日本語版

日本語参考資料
最新版英語データシートはこちら
QSOP採用、12.0 mW、16ビット、1 MSPSの
デュアル差動PulSAR ADC
AD7903
データシート
特長
概要
ノーミス・コードの 16 ビット分解能
スループット: 1 MSPS
低消費電力
1 MSPS で 7.0 mW (VDD1 と VDD2 の場合)
1 MSPS で 12.0 mW (総合)
10 kSPS で 140 µW
INL: ±0.5 LSB (typ)、±2.0 LSB (最大)
SINAD: 1 kHz で 93.5 dB
THD: 1 kHz で−112 dB
真の差動アナログ入力範囲: ±VREF
VREF = 2.4 V～5.1 V で 0 V～VREF
任意の入力範囲使用が可能
ADA4941-1 の使用による容易な駆動
パイプライン遅延なし
1.8 V/2.5 V/3 V/5 V ロジック・インターフェースによる単電源
2.5 V 動作
シリアル・ポート・インターフェース: (SPI)/QSPI/
MICROWIRE/DSP 互換
20 ピン QSOP パッケージを採用
広い動作温度範囲: −40°C～+125°C
AD7903 は 16 ビットの逐次比較型デュアル A/D コンバータ
(ADC)で、各 ADC は個別の単電源(VDDx)で動作します。この
デバイスは、2 個の低消費電力高速 16 ビット・サンプリング
ADC と多機能シリアル・インターフェース・ポート(SPI)を内蔵
しています。AD7903 は、CNVx の立上がりエッジで INx+ピン
と INx− ピンの間の電位差をサンプルします。これらのピンの電
圧は、0 V～VREF で逆相に振れます。REFx ピン (VREF)の外付け
リファレンス電圧は、各電源電圧ピン VDDx から独立して設定す
ることができます。デバイスの消費電力はスループットに比例
します。
SDIx 入力を使用する SPI 互換シリアル・インターフェースを使
うと、1 本の 3 線式バス上にある複数の ADC をデイジーチェー
ン接続することができ、オプションとしてビジー表示を行うこ
ともできます。個別電源 VIOx を使うと、1.8 V、2.5 V、3 V、
または 5 V ロジックとインターフェースすることができます。
AD7903 は 20 ピン QSOP パッケージを採用し、動作は−40°C～
+125℃で規定されています。
表 1.MSOP 14/16/18 ビット PulSAR® ADC
Bits
アプリケーション
18
バッテリ駆動の装置
通信
自動テスト装置(ATE)
データ・アクイジション
医療計測機器
計測機器の二重化
同時サンプリング
16
14
1
400 kSPS
to 500 kSPS
1000
kSPS
ADC
Driver
AD76911
AD76901
AD79821
AD76851
AD76871
AD7694
AD79421
AD76861
AD76881
AD76931
AD79461
AD79801
AD7903
AD7902
ADA4941-1
ADA4841-x
ADA4941-1
ADA4841-x
100 kSPS 250 kSPS
AD7680
AD7683
AD7684
AD7940
ピン互換。
機能ブロック図
REF = 2.5V TO 5V
2.5V
REF
IN1+
ADC1
±10V, ±5V, ...
IN1–
ADA4941-1
REF
IN2+
ADC2
±10V, ±5V, ...
IN2–
GND
VDD1 VDD2
VIO1
VIO1/VIO2
SDI1
SDI1/SDI2
SCK1
SCK1/SCK2
CNV1
CNV1/CNV2
SDO1
SDO1
VIO2
SDI2
SCK2
CNV2
SDO2
3-WIRE OR 4-WIRE
INTERFACE
(SPI, CS, AND
CHAIN MODES)
SDO2
AD7903
11755-001
REF1 REF2
ADA4941-1
図 1.
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. A
©2013–2014 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
AD7903
データシート
目次
特長 ......................................................................................................1
アナログ入力 ............................................................................... 15
アプリケーション ..............................................................................1
ドライバ・アンプの選択 ........................................................... 16
概要 ......................................................................................................1
シングル/差動ドライバ .............................................................. 16
機能ブロック図 ..................................................................................1
リファレンス電圧入力 ............................................................... 17
改訂履歴 ..............................................................................................2
電源............................................................................................... 17
仕様 ......................................................................................................3
デジタル・インターフェース ................................................... 17
タイミング仕様 ..............................................................................5
CS モード .................................................................................... 18
絶対最大定格 ......................................................................................6
チェーン・モード ....................................................................... 22
ESD の注意 .....................................................................................6
アプリケーション情報 ................................................................... 24
ピン配置およびピン機能説明 ..........................................................7
同時サンプリング ....................................................................... 24
代表的な性能特性 ..............................................................................8
機能安全について ....................................................................... 25
用語 ....................................................................................................13
レイアウト ....................................................................................... 26
動作原理 ............................................................................................14
AD7903 の性能評価..................................................................... 26
回路説明........................................................................................14
外形寸法 ........................................................................................... 27
コンバータの動作 ........................................................................14
オーダー・ガイド ....................................................................... 27
代表的な接続図 ............................................................................15
改訂履歴
1/14—Rev. 0 to Rev. A
Change to Gain Error Temperature Drift Parameter ............................. 3
Changes to Figure 12 ............................................................................ 9
Changes to Figure 17 and Figure 20 ................................................... 10
Changes to Figure 28 .......................................................................... 11
12/13—Revision 0: Initial Version
Rev. A
－ 2/27 －
AD7903
データシート
仕様
特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、VREF = 5 V、TA = −40°C to +125°C。 1
表 2.
Parameter
RESOLUTION
ANALOG INPUT
Voltage Range
Absolute Input Voltage
Common-Mode Input Range
Analog Input CMRR
Leakage Current at 25°C
Input Impedance
ACCURACY
No Missing Codes
Differential Nonlinearity Error
Integral Nonlinearity Error
Transition Noise
Gain Error 3
Gain Error Temperature Drift
Gain Error Match3
Offset Error3
Offset Temperature Drift
Offset Error Match3
Power Supply Sensitivity
THROUGHPUT
Conversion Rate
Transient Response
AC ACCURACY
Dynamic Range
Oversampled Dynamic Range
Signal-to-Noise Ratio (SNR)
Spurious-Free Dynamic Range (SFDR)
Total Harmonic Distortion (THD)
Signal-to-(Noise + Distortion) (SINAD)
Channel-to-Channel Isolation
Test Conditions/Comments
Min
16
Typ
INx+ − INx−
INx+, INx−
INx+, INx−
fIN = 450 kHz
Acquisition phase
−VREF
−0.1
VREF × 0.475
Max
Unit
Bits
+VREF
VREF + 0.1
VREF × 0.525
V
V
V
dB
nA
VREF × 0.5
67
200
See the Analog Inputs section
16
−1.0
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
VREF = 5 V
VREF = 2.5 V
TMIN to TMAX
−0.04
TMIN to TMAX
TMIN to TMAX
−0.5
−2.0
TMIN to TMAX
VDD = 2.5 V ± 5%
VIO ≥ 2.3 V up to 85°C, VIO ≥ 3.3 V above
85°C, up to 125°C
Full-scale step
VREF = 5 V
VREF = 2.5 V
fOUT = 10 kSPS
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
fIN = 1 kHz
fIN = 1 kHz
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
fIN = 10 kHz
±0.4
±0.7
±0.5
±0.4
0.75
1.2
±0.006
0.19
0.0
±0.015
0.3
0.05
±0.1
0
92
89
91.5
88.5
95.5
92.5
113.5
94
91
−115
−112
93.5
90.5
−120
+1.0
+2.0
+0.04
0.025
+0.5
1.0
Bits
LSB 2
LSB2
LSB2
LSB2
LSB2
LSB2
% FS
ppm/°C
% FS
mV
ppm/°C
mV
LSB2
1
MSPS
290
ns
dB 4
dB4
dB4
dB4
dB4
dB4
dB4
dB4
dB4
dB4
1
このデータシートでは、VDDx、VIOx、REFx の各ピンの電圧をそれぞれ VDD、VIO、VREF で表します。
2
入力範囲が 5 V の場合、1LSB = 152.6 µV。 入力範囲が 2.5 V の場合、1LSB = 76.3 µV。
3
用語のセクションを参照してください。これらの仕様にはすべての温度範囲の変動が含まれますが、外付けリファレンス電圧の変動による影響は含まれません。
4
dB 表示のすべての仕様はフルスケール入力 FSR を基準とします。 デシベル値で表すすべての仕様はフルスケール入力 FSR を基準とし、特に指定がない限り、フルス
ケールより 0.5 dB 低い入力信号を使ってテスト。
Rev. A
－ 3/27 －
AD7903
データシート
特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、TA = −40°C to +125°C。 1
表 3.
Parameter
Test Conditions/Comments
REFERENCE
Voltage Range
Load Current
1 MSPS, VREF = 5 V, each ADC
SAMPLING DYNAMICS
−3 dB Input Bandwidth
Aperture Delay
Aperture Delay Match
VDD = 2.5 V
VDD = 2.5 V
DIGITAL INPUTS
Logic Levels
VIL
VIH
Min
VOL
VOH
POWER SUPPLIES
VDDx
VIOx
VIOx Range
IVDDx
IVIOx
Standby Current 2, 3
Power Dissipation
5.1
330
V
µA
10
2.0
2.0
MHz
ns
ns
+0.3 × VIO
+0.1 × VVIO
VIO + 0.3
VIO + 0.3
+1
+1
V
V
V
V
µA
µA
0
Bits
Samples
Twos complement
No delay; conversion results available
immediately after conversion is complete
ISINK = +500 µA
ISOURCE = −500 µA
0.4
V
V
2.625
5.5
5.5
1.6
0.45
V
V
V
mA
mA
nA
µW
mW
mW
mW
mW
nJ/sample
VIO − 0.3
2.375
2.3
1.8
Specified performance
Full Range
Each ADC
Each ADC
VDD and VIO = 2.5 V, 25°C
10 kSPS throughput
1 MSPS throughput
2.5
1.4
0.2
0.35
140
12.0
7.0
3.3
1.7
7.0
−40
TMIN to TMAX
1
このデータシートでは、VDDx、VIOx、REFx の各ピンの電圧をそれぞれ VDD、VIO、VREF で表します。
2
すべてのデジタル入力を必要に応じて VIOx またはグランドに接続。
3
アクイジション・フェーズ時。
4
拡張温度範囲については最寄りのアナログ・デバイセズ代理店にお尋ねください。
Rev. A
Unit
−0.3
−0.3
0.7 × VIO
0.9 × VIO
−1
−1
VIO > 3 V
VIO ≤ 3 V
VIO > 3 V
VIO ≤ 3 V
VDD Only
REF Only
VIO Only
Energy per Conversion
TEMPERATURE RANGE 4
Specified Performance
Max
2.4
IIL
IIH
DIGITAL OUTPUTS
Data Format
Pipeline Delay
Typ
－ 4/27 －
16
+125
°C
AD7903
データシート
タイミング仕様
特に指定がない限り、−40°C～+125°C、VDD = 2.37 V～2.63 V、VIO = 2.3 V～5.5 V。負荷条件については図 2 と図 3 を参照してください。
表 4.
Parameter
Conversion Time (CNVx Rising Edge to Data Available)
Acquisition Time
Time Between Conversions
VIOx Above 2.3 V
CNVx Pulse Width (CS Mode)
Symbol
tCONV
tACQ
tCYC
SCKx Period (CS Mode)
tSCK
tCNVH
VIOx Above 4.5 V
VIOx Above 3 V
VIOx Above 2.7 V
VIOx Above 2.3 V
SCKx Period (Chain mode)
VIOx Above 4.5 V
VIOx Above 3 V
VIOx Above 2.7 V
VIOx Above 2.3 V
SCKx Low Time
SCKx High Time
SCKx Falling Edge to Data Remains Valid
SCKx Falling Edge to Data Valid Delay
VIOx Above 4.5 V
VIOx Above 3 V
VIOx Above 2.7 V
VIOx Above 2.3 V
CNVx or SDIx Low to SDOx, D15 (MSB) Valid (CS Mode)
Min
500
290
Typ
Max
710
Unit
ns
ns
1000
10
ns
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
tEN
VIOx Above 3 V
VIOx Above 2.3 V
CNVx or SDIx High or Last SCKx Falling Edge to SDOx High Impedance (CS Mode)
tDIS
SDIx Valid Setup Time from CNVx Rising Edge (CS Mode)
tSSDICNV
5
ns
SDIx Valid Hold Time from CNVx Rising Edge (CS Mode)
tHSDICNV
2
ns
SCKx Valid Setup Time from CNVx Rising Edge (Chain Mode)
SCKx Valid Hold Time from CNVx Rising Edge (Chain Mode)
SDIx Valid Setup Time from SCKx Falling Edge (Chain Mode)
SDIx Valid Hold Time from SCKx Falling Edge (Chain Mode)
SDIx High to SDOx High (Chain Mode with Busy Indicator)
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
5
5
2
3
ns
ns
ns
ns
ns
Y% VIOx1
IOL
X% VIOx1
tDELAY
1.4V
TO SDOx
CL
20pF
IOH
VIOx ≤ 3.0V, X = 90 AND Y = 10; FOR VIOx > 3.0V, X = 70 AND Y = 30.
VIH AND MAXIMUM VIL USED. SEE SPECIFICATIONS FOR DIGITAL
INPUTS PARAMETER IN TABLE 3.
2 MINIMUM
図 3.タイミング測定の電圧レベル
図 2.デジタル・インターフェース・タイミングの負荷回路
Rev. A
VIH2
VIL2
1 FOR
11755-002
500µA
tDELAY
VIH2
VIL2
－ 5/27 －
11755-003
500µA
15
AD7903
データシート
絶対最大定格
表 5.
Parameter
Analog Inputs
INx+, INx− to GND1
Supply Voltage
REFx, VIOx to GND
VDDx to GND
VDDx to VIOx
Digital Inputs to GND
Digital Outputs to GND
Storage Temperature Range
Junction Temperature
Lead Temperatures
Vapor Phase (60 sec)
Infrared (15 sec)
1
Rating
−0.3 V to VREF + 0.3 V or ±10 mA
−0.3 V to +6.0 V
−0.3 V to +3.0 V
+3 V to −6 V
−0.3 V to VIO + 0.3 V
−0.3 V to VIO + 0.3 V
−65°C to +150°C
150°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
ESD の注意
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
255°C
260°C
INx+と INx−についてはアナログ入力のセクションを参照してください。
Rev. A
－ 6/27 －
AD7903
データシート
ピン配置およびピン機能説明
REF1 1
20 VIO1
VDD1 2
19 SDI1
IN1+ 3
GND 5
AD7903
TOP VIEW
(Not to Scale)
17 SDO1
16 CNV1
REF2 6
15 VIO2
VDD2 7
14 SDI2
IN2+ 8
13 SCK2
IN2– 9
12 SDO2
GND 10
11 CNV2
11755-004
IN1– 4
18 SCK1
図 4.ピン配置
表 6.ピン機能の説明
1
ピン番号
記号
タイプ
1, 6
REF1, REF2
AI
リファレンス電圧入力。REFx 範囲は 2.4 V～5.1 V。これらのピンは GND ピンを基準とするため、10 µF
のコンデンサで GND ピンの近くにデカップリングする必要があります。
2, 7
P
電源.
3, 8
VDD1,
VDD2
IN1+, IN2+
AI
差動正アナログ入力。
4, 9
IN1−, IN2−
AI
差動負アナログ入力。
5, 10
GND
P
電源グラウンド。
11, 16
CNV2, CNV1
DI
変換入力。これらの入力は、複数の機能を持っています。前縁エッジで変換を開始し、デバイスのインタ
ーフェース・モード(チェーン・モード、またはアクティブ・ローの CS モード)を選択します。CS モード
では、CNVx ピンがロー・レベルのとき SDOx ピンがイネーブルされます。チェーン・モードでは、CNVx
がハイ・レベルのときにデータを読出す必要があります。
12, 17
SDO2, SDO1
DO
シリアル・データ出力。変換結果がこれらのピンに出力されます。変換結果は SCKx に同期化されます。
13, 18
SCK2, SCK1
DI
シリアル・データ・クロック入力。デバイスが選択されたとき、変換結果がこれらのクロックでシフトア
ウトされます。
14, 19
SDI2, SDI1
DI
シリアル・データ入力。これらの入力は、複数の機能を持っています。ADC のインターフェース・モード
を選択し、CNVx の立上がりエッジで SDIx がハイ・レベルのとき、CSモードが選択されます。このモー
ドでは、SDIx または CNVx がロー・レベルのとき、シリアル出力信号をイネーブルすることができま
す。変換が完了したとき SDIx または CNVx がロー・レベルの場合、ビジー・インジケータ機能がイネー
ブルされます。
15, 20
VIO2, VIO1
P
入出力インターフェースのデジタル電源。公称は、ホスト・インターフェース電源(2.5 V または 3.3 V)と
同じ電位。
1
説明
AI =アナログ入力、DI =デジタル入力、DO =デジタル出力、P =電源。
Rev. A
－ 7/27 －
AD7903
データシート
代表的な性能特性
特に指定がない限り、VDD = 2.5 V、VREF = 5.0 V、VIO = 3.3 V、TA = 25°C、fSAMPLE = 1 MSPS。
0.6
0.4
0.4
0.2
0.2
DNL (LSB)
0.6
0
–0.2
0
–0.2
–0.4
–0.4
–0.6
–0.6
–0.8
–0.8
32768
49152
65536
–1.0
CODE
0
16384
0.6
0.6
0.4
0.4
0.2
0.2
1.0
DNL (LSB)
INL (LSB)
0.8
0
–0.2
0
–0.4
–0.6
–0.6
–0.8
–0.8
49152
–1.0
11755-406
–1.0
65536
CODE
POSITIVE DNL: +0.39 LSB
NEGATIVE DNL: –0.39 LSB
–0.2
–0.4
32768
16384
0
65536
0
fSAMPLE = 1MSPS
fIN = 10kHz
–20
fSAMPLE = 1MSPS
fIN = 10kHz
SNR = 91.96dB
THD = –110.2dB
SFDR = 114.5dB
SINAD = 91.91dB
–20
SNR = 95.04dB
THD = –117.3dB
SFDR = 114.6dB
SINAD = 95.02dB
–40
–40
–60
SNR (dB)
–60
–80
–100
–80
–100
–120
–120
–140
–140
–160
–160
0
100
200
300
400
FREQUENCY (kHz)
500
–180
11755-407
SNR (dB)
49152
図 9.コード対微分非直線性、VREF = 2.5 V
0
0
100
200
300
400
FREQUENCY (kHz)
図 7.FFT プロット、VREF = 5 V
Rev. A
32768
CODE
図 6.コード対積分非直線性、VREF = 2.5 V
–180
65536
図 8.コード対微分非直線性、VREF = 5 V
1.0
POSITIVE INL: +0.39 LSB
0.8 NEGATIVE INL: –0.44 LSB
16384
49152
CODE
図 5.コード対積分非直線性、VREF = 5 V
0
32768
11755-408
16384
11755-405
–1.0
0
POSITIVE DNL: +0.31 LSB
NEGATIVE DNL: –0.38 LSB
0.8
11755-409
0.8
INL (LSB)
1.0
POSITIVE INL: +0.35 LSB
NEGATIVE INL: –0.39 LSB
図 10.FFT プロット、VREF = 2.5 V
－ 8/27 －
500
11755-410
1.0
AD7903
45000
45000
40000
40000
35000
35000
NUMBER OF OCCURRENCES
30000
25000
20000
15000
10000
5000
30000
25000
20000
15000
10000
5000
FFE1 FFE2 FFE3 FFE4 FFE5 FFE6 FFE7 FFE8 FFE9 FFEA
CODES IN HEX
0
11755-411
0
FFF1 FFF2 FFF3 FFF4 FFF5 FFF6 FFF7 FFF8 FFF9 FFFA FFFB
CODES IN HEX
図 11.コード中心での DC 入力のヒストグラム、VREF = 5 V
11755-414
NUMBER OF OCCURRENCES
データシート
図 14.コード中心での DC 入力のヒストグラム、VREF = 2.5 V
40000
98
35000
96
25000
SNR (dB)
20000
95
15000
94
10000
FFD2 FFD3 FFD4 FFD5 FFD6 FFD7 FFD8 FFD9 FFDA FFDB
CODES IN HEX
92
11755-412
0
–10
–9
–5
–4
–3
–2
–1
–95
115
–100
110
15.0
90
14.0
88
13.5
THD (dB)
92
ENOB (Bits)
14.5
–105
105
–110
100
–115
86
95
THD
13.0
84
–120
12.5
80
12.0
2.25 2.50 2.75 3.00 3.25 3.50 3.75 4.00 4.25 4.50 4.75 5.00 5.25
REFERENCE VOLTAGE (V)
–125
2.25
11755-413
82
SFDR (dB)
SFDR
94
90
2.75
3.25
3.75
4.25
4.75
REFERENCE VOLTAGE (V)
図 13.リファレンス電圧対 SNR、SINAD、ENOB
Rev. A
0
15.5
96
SNR, SINAD (dB)
–6
図 15.入力レベル対 SNR
16.0
SNR
SINAD
ENOB
98
–7
INPUT LEVEL (dB)
図 12.コード変化での DC 入力のヒストグラム、VREF = 5 V
100
–8
11755-415
93
5000
図 16.リファレンス電圧対 THD、SFDR
－ 9/27 －
85
5.25
11755-416
NUMBER OF OCCURRENCES
97
30000
AD7903
データシート
–80
96
95
–85
94
–90
93
–95
THD (dB)
SINAD (dB)
92
91
90
–100
–105
89
88
–110
87
–120
10
11755-417
85
10
100
INPUT FREQUENCY (kHz)
11755-420
–115
86
100
INPUT FREQUENCY (kHz)
図 17.入力周波数対 SINAD
図 20.入力周波数対 THD
94.8
–100
94.6
–105
THD (dB)
SNR (dB)
94.4
94.2
94.0
–110
–115
93.8
–120
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
–125
–55
11755-418
93.4
–55
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
図 18.SNR の温度特性
11755-421
93.6
図 21.THD の温度特性
1.6
1.4
TA = 25°C
IVDD
1.4
1.2
1.2
CURRENT (mA)
CURRENT (mA)
1.0
0.8
0.6
IREF
0.4
1.0
0.8
IVDD
0.6
0.4
IVIO
2.425
2.475
2.525
VDD VOLTAGE (V)
2.575
2.625
0
10
11755-050
0
2.375
0.2
100
1000
SAMPLE RATE (kSPS)
図 19.VDD 電源電圧対各 ADC の動作電流
Rev. A
IVIO
図 22.サンプル・レート Cr 対各 ADC の動作電流
－ 10/27 －
11755-422
0.2
AD7903
データシート
8
1.4
IVDD
7
1.2
6
CURRENT (µA)
CURRENT (mA)
1.0
0.8
0.6
IREF
0.4
5
4
3
IVDD + IVIO
2
IVIO
0.2
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
0
–55
0.10
0.10
0.08
0.08
0.06
0.06
0.04
0.02
0
–0.02
–0.04
–0.06
–0.08
85
105
125
0.04
0.02
0
–0.02
–0.04
–0.06
–15
5
25
45
65
85
105
125
–0.10
–55
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
図 24.オフセット誤差の温度特性
11755-427
–35
TEMPERATURE (°C)
図 27.オフセット誤差マッチの温度特性
0.05
0.010
GAIN ERROR MATCH (% FS)
0.03
GAIN ERROR (% FS)
5
25
45
65
TEMPERATURE (°C)
–0.08
11755-424
–0.10
–55
–15
図 26.各 ADC のパワーダウン電流温度特性
OFFSET ERROR MATCH (mV)
OFFSET ERROR (mV)
図 23.各 ADC の動作電流温度特性
–35
11755-054
–35
11755-053
0
–55
1
0.01
–0.01
0.005
0
–0.005
–35
–15
5
25
45
65
85
TEMPERATURE (°C)
105
125
–0.010
–55
11755-425
–0.05
–55
–15
5
25
45
65
85
TEMPERATURE (°C)
図 28.ゲイン誤差マッチの温度特性
図 25.ゲイン誤差の温度特性
Rev. A
–35
－ 11/27 －
105
125
11755-428
–0.03
AD7903
データシート
–112
–114
–115
–116
–117
–118
–119
–120
–121
–55
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
–116
–118
–120
–122
–124
10
100
INPUT FREQUENCY (MHz)
図 29.チャンネル間アイソレーションの温度特性
Rev. A
–114
図 30.チャンネル間アイソレーションの周波数特性
－ 12/27 －
11755-430
CHANNEL-TO-CHANNEL ISOLATION (dB)
fIN = 10kHz
–113 fSAMPLE = 1MSPS
11755-429
CHANNEL-TO-CHANNEL ISOLATION (dB)
–112
AD7903
データシート
用語
積分非直線性誤差(INL)
INL は、負側のフルスケールと正側のフルスケールを結ぶ直線
と実際のコード出力との誤差として定義されます。負側フルス
ケールとして使用されるポイントは、最初のコード遷移より 1/2
LSB だけ下に存在します。正フルスケールは、最後のコード遷
移より 1+1/2 LSB だけ上のレベルと定義されます。許容誤差は
各コードの中央と直線との間の距離として測定されます。
微分非直線性誤差(DNL)
理論 ADC では、各コード遷移は 1 LSB だけ離れた位置で発生し
ます。DNL は、この理論値からの最大許容誤差を意味します。
微分非直線性は、ノーミス・コードが保証される分解能として
規定されることがあります。
オフセット誤差
オフセット誤差は、理論ミッドスケール電圧値(0 V)とミッドス
ケール値出力コード(0 LSB)を発生する実際の電圧との差を意味
します。
スプリアス・フリー・ダイナミックレンジ(SFDR)
SFDR は入力信号の rms 振幅値とピーク・スプリアス信号との
差を意味し、dB 値で表します。
実効ビット数(ENOB)
ENOB は、正弦波を入力したときの分解能を表します。次式に
より、SINAD と関係します。
ENOB = (SINADdB − 1.76)/6.02
ENOB はビット数で表されます。
ノイズ・フリー・コード分解能(NFCR)
超えると、個々のコードが区別できなくなるビット数。次のよ
うに計算されます。
ノイズ・フリー・コード分解能= log2(2N/ピーク to ピーク・
ノイズ)
ノイズフリー・コード分解能はビット数で表されます。
オフセット誤差マッチ
これは、多チャンネル・コンバータのチャンネル間のオフセッ
ト差をミリボルトで表したものです。これは次式で計算されま
す。
実効分解能
次のように計算されます。
オフセット・マッチング = VOFFSETMAX − VOFFSETMIN
実効分解能はビット数で表されます。
ここで、
VOFFSETMAX は正の最大オフセット誤差。
VOFFSETMIN は負の最大オフセット誤差。
全高調波歪み(THD)
THD は、基本波から 5 次高調波成分までの rms 値の総和の、フ
ルスケール入力信号の rms 値に対する比を意味し、デシベル値
(dB)で表します。
実効分解能= log2(2N/RMS 入力ノイズ)
オフセット・マッチングは製品データシートで規定されるフル
スケール入力範囲に対してミリボルトで表されます。
ゲイン誤差
最初の変化(100 … 00→100 … 01)は公称負フルスケール(±5 V レ
ンジの場合は-4.999981 V)より 0.5 LSB 上のレベルで発生する必
要があります。最後の変化(011 … 10→011 … 11)は、公称フルス
ケール(±5 V レンジの場合は 4.999943 V)より 1.5 LSB 低いアナ
ログ電圧で発生します。ゲイン誤差は、最後の変化の実際のレ
ベルと最初の変化の実際のレベルとの差と、対応する両理論レ
ベル間の差との間の違いを表します。
ゲイン誤差のマッチング
これは、多チャンネル ADC で最小フルスケールに対する最大フ
ルスケールの比を表します。次式によりフルスケールのパーセ
ント値で表示します。

 FSR − FSR
MIN
MAX
Gain Matching = 
 FSRMAX + FSRMIN
2

ここで、
FSRMAX は ADC の正の最大ゲイン誤差。
FSRMIN は負の最大ゲイン誤差。
Rev. A


 × 100%


ダイナミックレンジ
入力を短絡して測定した合計 rms ノイズに対するフルスケール
の rms 値の比を表します。ダイナミックレンジの値は dB で表さ
れます。すべてのノイズ・ソースと DNL 効果を含むように−60
dBFS の信号を使って測定します。
信号対ノイズ比(SNR)
SNR は、実際の入力信号 rms 値の、ナイキスト周波数より下の
全スペクトル成分の rms 値総和から高調波成分と DC 成分を除
いた分に対する比です。SNR は、デシベル値(dB)で表されます。
信号対(ノイズ + 歪)比(SINAD)
SINAD は、実際の入力信号 rms 値の、ナイキスト周波数より下
の全スペクトル成分の rms 値総和(DC 以外の高調波を含む)に対
する比です。SINAD は、デシベル値(dB)で表されます。
アパーチャ遅延
アパーチャ遅延は、アクイジション性能を表します。CNVx 入
力の立上がりエッジから入力信号が変換用に保持されまでの時
間を表します。
過渡応答
フルスケールのステップ関数が入力された後に ADC が正確に入
力を取得するまでに要する時間を表します。
－ 13/27 －
AD7903
データシート
動作原理
INx+
MSB
LSB
32,768C
16,384C
4C
2C
C
SWITCHES CONTROL
SWx+
C
BUSY
REFx
CONTROL
LOGIC
COMP
GND
32,768C
16,384C
4C
2C
C
OUTPUT CODE
C
LSB
MSB
SWx–
11755-011
CNVx
INx–
図 31.ADC の簡略化した回路図
回路説明
ーズに戻り、コントロール・ロジックが ADC 出力コードとビ
ジー表示を発生します。
AD7903 は逐次比較型アーキテクチャを採用した高速高精度
低消費電力 16 ビットのデュアル A/D コンバータ(ADC)です。
AD7903 は変換クロックを内蔵しているため、変換プロセス
のためのシリアル・クロック、SCKx は不要です。
AD7903 は毎秒 1,000,000 サンプル(1 MSPS)の同時変換が可能
で、変換と変換の間にパワーダウンします。例えば、10 kSPS 動
作時の消費電力が ADC あたり 70 µW であるため、バッテリ駆
動のアプリケーションに最適です。
AD7903 の理論伝達特性を図 32 と表 7 に示します。
ADC CODE (TWOS COMPLEMENT)
伝達関数
AD7903はトラック・アンド・ホールドを内蔵し、パイプライ
ン遅延またはレイテンシがないため、マルチプレクスされた複
数チャンネルのアプリケーションに最適です。
AD7903 は、1.8 V～5 V のデジタル・ロジック・ファミリーに
インターフェースすることができます。このデバイスは、柔軟
構成を可能にする 20 ピン QSOPなパッケージを採用しています。
このデバイスは、疑似差動 16 ビット AD7902 とピン・コンパチ
ブルです。
011...111
011...110
011...101
100...010
100...000
–FSR
AD7903 は、電荷再分配型 DAC を採用した逐次比較型デュアル
ADC です。図 31 に、ADC の簡単化した回路図を示します。容
量を使用するこの DAC は、2 進数の重みを持った 16 個コンデ
ンサで構成される 2 個の同じアレイで構成されており、各アレ
イは 2 個のコンパレータ入力に接続されています。
各 ADC のアクイジション・フェーズでは、コンパレータ入力
に接続されたアレイのピンは、SWx+と SWx-を経由して GND
に接続されます。独立なすべてのスイッチはアナログ入力に接
続されます。したがって、コンデンサ・アレイはサンプリン
グ・コンデンサとして使用されて、INx+入力と INx-入力上のア
ナログ信号が取り込まれます。アクイジション・フェーズが終
わり、CNVx 入力がハイ・レベルになると、変換フェーズが開
始されます。変換フェーズが開始されると、先ず SWx+と SWxが開きます。2 個のコンデンサ・アレイは入力から切り離され
て、GND 入力に接続されます。そのため、アクイジション・フ
ェーズの終わりに取り込まれた、入力 INx+と INx-の間の差動電
圧がコンパレータ入力に接続されて、コンパレータは平衡しな
くなります。コンデンサ・アレイの各エレメントを GND と
REFx の間でスイッチングすることにより、コンパレータ入力
を 2 進数重みの電圧ステップ(VREF/2、VREF/4 ... VREF/65,536)で変
えます。コントロール・ロジックがこれらのスイッチをトグル
して(MSB から開始)、コンパレータが再度平衡するようにしま
す。この処理が終了すると、デバイスはアクイジション・フェ
Rev. A
–FSR + 1 LSB
–FSR + 0.5 LSB
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
11755-112
100...001
コンバータの動作
図 32.ADC の理論伝達関数
表 7.出力コードと理論入力電圧
Description
Analog Input,
VREF = 5 V
Digital Output Code
(Hex)
FSR − 1 LSB
Midscale + 1 LSB
Midscale
Midscale − 1 LSB
−FSR + 1 LSB
−FSR
+4.999962 V
+38.15 µV
0V
−38.15 µV
−4.999962 V
−5 V
0x7FFF1
0x0001
0x0000
0xFFFF
0x8001
0x80002
1
これは、アナログ入力範囲より上(VREF - VGND より上の VIN+ - VIN-)に対するコー
ドでもあります。
2
これは、アナログ入力範囲より下(VGND より下の VIN+ - VIN-)に対するコード
でもあります。
－ 14/27 －
AD7903
データシート
90
代表的な接続図
図 35 に、複数の電源が使用可能な場合の AD7903 の推奨接続
85
図例を示します。
80
CMRR (dB)
アナログ入力
図 33 に、AD7903 の入力構造の等価回路を示します。
ダイオード D1 と D2 は、アナログ入力 INx+と INx-に対する
ESD 保護用です。アナログ入力信号は、リファレンス入力電圧
(VREF)より 0.3 V 以上高くならないよう注意する必要があります。
アナログ入力信号がこのレベルを超えると、これらのダイオー
ドが順方向にバイアスされて、電流が流れるようになります。
これらのダイオードは、最大 130 mA の順方向バイアス電流を
処理することができます。ただし、入力バッファの電源 (例え
ば、図 35 の ADA4841-1 の電源)が VREF の電源と異なる場合には、
アナログ入力信号が電源レールを 0.3 V 以上超えることができ
ます。このような場合(例えば入力バッファが短絡)、電流制限
機能を使ってデバイスを保護することができます。
70
60
1k
D2
11755-114
CPIN
10M
スイッチが閉じているサンプリング・フェーズでは、入力イン
ピーダンスは CPIN に制限されます。RIN と CIN により、1 極ロー
パス・フィルタが構成されるため、不要な折り返し効果が削減
され、ノイズが制限されます。
図 33.アナログ入力の等価回路
このアナログ入力構造を使うと、INx+と INx−の間の差動信号の
サンプリングが可能になります。この差動入力の採用により、
許容同相モード入力範囲内で両入力に共存する信号が除去され
ます。
V+
1M
アクイジション・フェーズでは、アナログ入力(INx+または
INx-)のインピーダンスは、コンデンサ CPIN と、RIN および CIN の
直列接続の回路との並列組み合わせとしてモデル化することが
できます。CPIN は主にピン容量です。RIN は 400 Ω (typ)であり、
直列抵抗とスイッチのオン抵抗から構成される集中定数です。
CIN は 30 pF(typ)であり、主に ADC サンプリング・コンデンサ
から構成されています。
INx+ OR INx–
GND
100k
FREQUENCY (Hz)
図 34.アナログ入力 CMRR の周波数特性
CIN
RIN
10k
駆動回路のソース・インピーダンスが小さい場合は、AD7903
を直接駆動することができます。ソース・インピーダンスが大
きい場合には、AC 性能、特に THD が大きい影響を受けます。
DC 性能は、入力インピーダンスからあまり影響を受けません。
最大ソース・インピーダンスは、許容可能な THD の大きさに依
存します。THD は、ソース・インピーダンスと最大入力周波数
の関数として性能低下します。
REF1
2.5V
100nF
10µF2
V+
1.8V TO 5V
100nF
20Ω
0V TO VREF
REFx
2.7nF
VDDx
VIOx SDIx
INx+
V–
4
SCKx
AD7903
ADCx
V+
INx–
20Ω
VREF TO 0V
ADA4841-1 3
GND
SDOx
3-WIRE INTERFACE
CNVx
2.7nF
V–
4
1 SEE
THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
SEE RECOMMENDED LAYOUT IN FIGURE 54.
3 SEE THE DRIVER AMPLIFIER CHOICE SECTION.
4 OPTIONAL FILTER. SEE THE ANALOG INPUTS SECTION.
図 35.複数の電源を使用する代表的なアプリケーション図
－ 15/27 －
11755-013
2C
REF
Rev. A
11755-040
65
REFx
D1
75
AD7903
データシート
ドライバ・アンプの選択
表 8.推奨ドライバ・アンプ
AD7903 の駆動は簡単ですが、ドライバ・アンプは次の条件
Amplifier
ADA4941-1
ADA4841-x
AD8021
AD8022
OP184
AD8655
AD8605, AD8615
を満たす必要があります。
•
AD7903 の SNR 性能と遷移ノイズ性能を維持するためには、
ドライバ・アンプが発生するノイズをできるだけ低く抑え
る必要があります。ドライバから発生するノイズは、
AD7903 アナログ入力回路の RIN と CINから構成される 1 極
ローパス・フィルタまたは外付けフィルタ(使用した場
合)により除去されます。AD7903 のノイズは 40 µV rms
(typ)であるため、アンプに起因する SNR の性能低下は、
次式で与えられます。


40
SNRLOSS = 20 log

π
2
2
 40 + f − 3dB (NeN )
2

シングルエンド・アナログ信号(バイポーラまたはユニポーラ)
を使うアプリケーションの場合、ADA4941-1シングルエンド/差
動変換ドライバを使うと、差動入力をデバイスに入力すること
ができます。図 36 にこの回路図を示します。






•
AC アプリケーションの場合、ドライバは AD7903 と釣り
合う THD 性能を持つ必要があります。
•
多チャンネルをマルチプレクスするアプリケーションの場
合、ドライバ・アンプとAD7903アナログ入力回路は、コン
デンサ・アレイへのフルスケール・ステップに対して16
ビット・レベル (0.0015%、15 ppm)でセトリングする必要
があります。アンプのデータシートでは、一般に 0.1%～
0.01%でのセトリングが規定されています。これは、16 ビ
ット・レベルでのセトリング・タイムから大幅に異なるこ
とがあります。ドライバの選択の前にセトリング・タイム
を確認して下さい。
R5
R6
R3
R4
R1 と R2 は、入力範囲と ADC 範囲(VREF)の間の減衰比を設定し
ます。R1、R2、CF は、入力抵抗、信号帯域幅、折り返しノイズ
除去、ノイズ成分に応じて決定されます。例えば、±10 V 範囲で
4 kΩ インピーダンスの場合、R1 = 4 kΩ と R2 = 1 kΩ なります。
R3 と R4 は ADC の INx−入力の同相モードを、R5 と R6 は INx+
入力の同相モードを、それぞれ設定します。同相モードは
VREF/2 に近い必要があります。例えば、±10 V 範囲で単電源の場
合、R3 = 8.45 kΩ、R4 = 11.8 kΩ、R5 = 10.5 kΩ、R6 = 9.76 kΩ に
なります。
+5V REF
10µF
+5.2V
REF
OUTN
20Ω
2.7nF
2.7nF
OUTP
100nF
Very low noise, low power, single to differential
Very low noise, small, and low power
Very low noise and high frequency
Low noise and high frequency
Low power, low noise, and low frequency
5 V single supply, low noise
5 V single supply, low power
シングル/差動ドライバ
ここで、
f–3dB は MHz で表した AD7903 の入力帯域幅(10 MHz)、ま
たは入力フィルタ(使用した場合)のカットオフ周波数。
N はアンプのノイズ・ゲイン(例えば、バッファ構成の場合
はゲイン = 1、図 35 参照)。
eN は nV/√Hz で表したオペアンプの等価入力ノイズ電圧。
100nF
Typical Application
20Ω
IN
+2.5V
REFx
INx+
VDDx
AD7903
ADCx
INx–
GND
FB
ADA4941-1
R1
–0.2V
R2
11755-115
±10V,
±5V, ..
CF
図 36.シングルエンド/差動変換ドライバ回路
Rev. A
－ 16/27 －
AD7903
データシート
10
リファレンス電圧入力
REF を非常に小さいインピーダンス・ソースで駆動する場合は
(例えば、AD8031またはAD8605を使用するリファレンス・バ ッ
ファ)、10 µF のセラミック・チップ・コンデンサ(X5R、0805サ
イズ)は最適性能を得るために十分です。
バッファなしでリファレンス電圧を使う場合は、デカップリン
グ値は使用するリファレンスに依存します。例えば、22 µF の
セラミック・チップ・コンデンサ(X5R、1206 サイズ)は、低温
度ドリフト ADR43x リファレンスを使って最適性能を得るため
に十分です。
必要な場合には、2.2 µF までの小型なリファレンス・デカップ
リング・コンデンサ値を使うことができ、性能特に DNL への影
響は最小に抑えられます。
REFx ピンと GND ピンの間に小さい値のセラミック・デカップ
リング・コンデンサ(例えば、100 nF)を追加する必要はありませ
ん。
電源
AD7903 は各 ADC に対してコア電源(VDDx)とデジタル入力/出
力インターフェース電源(VIOx)の 2 種類の電源ピンを使ってい
ます。VIOx を使うと、1.8 V～5.5 V で動作するロジックとの直
接インターフェースが可能になります。必要な電源数を減らす
ときは、VIOx と VDDx を接続することができます。AD7903 は
VIOx と VDDx の間の電源シーケンスに依存しません。さらに、
広い周波数範囲で電源変動に対して安定です(図 37)。
95
PSRR (dB)
85
80
75
0.1
IREF
IVIO
0.01
0.001
10000
100000
SAMPLING RATE (SPS)
1000000
図 38.サンプリング・レート対 ADC あたりの動作電流
デジタル・インターフェース
AD7903 のピン数は少ないですが、シリアル・インター
フェース・モードで柔軟性を提供します。
CSモードでは、AD7903はSPI、QSPI、デジタル・ホスト、
DSP と互換性を持っています。このモードでは、3 線式または 4
線式のインターフェースを使うことができます。CNVx 信号、
SCKx 信号、SDOx 信号を使う 3 線式インターフェースは、配線
数が少ないため、例えば、孤立しているアプリケーションで便
利です。SDIx 信号、CNVx 信号、SCKx 信号、SDOx 信号を使う
4 線式インターフェースを使用すると、CNVx(変換を開始しま
す)をリードバック・タイミング(SDIx)に依存しないようにする
ことができます。この機能は、低ジッタ・サンプリング・アプ
リケーションまたは同時サンプリング・アプリケーションで便
利です。
デバイスが動作するモードは、CNVx の立上がりエッジ時の
SDIx のレベルで決定されます。SDIx がハイ・レベルのときに
は CS モードが、SDIx がロー・レベルときにはチェーン・モー
ドが、それぞれ選択されます。SDIx ホールド・タイムは、SDIx
と CNVx が接続されているとき、チェーン・モードが常に選択
されるようにします。
70
10k
100k
FREQUENCY (Hz)
1M
11755-139
65
図 37.PSRR の周波数特性
最 適性 能を得 るた めには 、 VDDx を リ ファ レン ス電圧 入力
(REFx)の約 1/2 にする必要があります。例えば、REFx = 5.0 V
の場合、VDDx = 2.5 V (±5%)にする必要があります。
AD7903 は各変換フェーズの終わりに自動的にパワーダウン
するため、消費電力はサンプリング・レートに比例します。こ
の
ため、低サンプリング・レート(例えば数
Hz)とバッテリ駆動ア
プリケーションに最適なデバイスになっています。
Rev. A
IVDD
AD7903 をチェーン・モードで使うと、シフトレジスタに似た 1
本のデータライン上での複数の ADC のカスケード接続に対し
て、SDIx 入力を使ったデイジーチェーン機能を提供することが
できます。AD7903 は 2 個の ADC を 1 つのパッケージに内蔵し
ているため、チェーン・モードを使って両 ADC からデータを
取得することができますが、使用する 4 線式ユーザー・インタ
ーフェース信号は 1 セットだけで済みます。
90
60
1k
1
11755-137
OPERATING CURRENTS (mA)
AD7903 のリファレンス電圧入力 REF は動的入力インピーダ
ンスを持っています。このため、REFx ピンと GND ピンとの
間を効果的にデカップリングした低インピーダンス・ソースか
ら駆
動する必要があります(レイアウトのセクション参照)。
いずれのモードででも、AD7903はデータビットの前にスター
ト・ビットを発生させるオプションを提供します。このスター
ト・ビットをビジー信号表示と組合せて使用して、デジタル・
ホストに対して割込みを行い、データの読出しを開始させるこ
とができます。ビジー表示を使わない場合は、リードバックの
前に最大変換時間の経過を待たなければなりません。
ビジー表示機能は、次のようにイネーブルされます。
•
•
－ 17/27 －
CS モードでは、ADC 変換が終了したとき CNVx または
SDIx がロー・レベルになった場合(図 42 と図 46 参照)。
チェーン・モードでは、CNVx 立上がりエッジ時に SCKx
がハイ・レベルになった場合(図 50 参照)。
AD7903
データシート
スを選択することができますが、
CS モード
ビジー信号の発生を防止するため、最小変換時間が経過する前
にCNVx をハイ・レベルに戻して、最大変換時間の間ハイ・レ
ベルを維持する必要があります。変換が完了すると、AD7903
はアクイジション・フェーズに入りパワーダウンします。
CNVx がロー・レベルになると、MSB が SDOx に自動的に出力
されます。残りのデータビットは、後続の SCKx の立下がりエ
ッジで出力されます。データは、両 SCKx エッジで有効です。
立上がりエッジを使ってデータを取込むことができますが、
SCKx の立下がりエッジを使うデジタル・ホストを使うと、ホ
ールド・タイムが許容できる限り、高速な読出しレートが可能
になります。16 番目の SCKx 立下がりエッジの後、または
CNVx がハイ・レベルになったときのいずれか早い方で、SDOx
はハイ・インピーダンスに戻ります。
CS モード 3 線式、ビジー表示なし
ビジー表示なしで 3 線式インターフェースを使用する CS モー
ドは、1 個の AD7903 を SPI 互換デジタル・ホストに接続する際
に使用されます。
図 39 に接続図を、図 40 に対応するタイミングを、それぞれ示
します。
SDIx と VIOx を接続した状態では、CNVx の立上がりエッジで
変換が開始され、CS モードが選択され、SDOx はハイ・インピ
ーダンスになります。変換が開始されると、CNVx の状態に関
係なく完了するまで継続されます。例えば、CNVx をロー・レ
ベルにしてアナログ・マルチプレクサのような他の SPI デバイ
CONVERT
DIGITAL HOST
CNVx
VIOx
SDIx
AD7903
DATA IN
SDOx
11755-116
SCKx
CLK
図 39.CS モード 3 線式インターフェース、ビジー表示なしの接続図(SDIx ハイ・レベル)
SDIx = 1
tCYC
tCNVH
CNVx
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
2
3
14
tHSDO
16
tSCKH
tEN
SDOx
15
tDSDO
D15
D14
D13
tDIS
D1
D0
11755-216
1
SCKx
図 40.CS モード 3 線式インターフェース、ビジー表示なしのシリアル・インターフェース・タイミング(SDI ハイ・レベル)
Rev. A
－ 18/27 －
AD7903
データシート
変換が完了すると、SDO はハイ・インピーダンスから低インピ
ーダンスになります。SDOx ラインをプルアップして、この変
化を割込み信号として使って、デジタル・ホストにより制御さ
れるデータの読出しを開始させることができます。その後
AD7903はアクイジション・フェーズに入り、パワーダウンし
ます。その後データビットは MSB ファーストで、後続の SCKx
の立下がりエッジで出力されます。データは、両 SCKx エッジ
で有効です。立上がりエッジを使ってデータを取込むことがで
きますが、SCKx の立下がりエッジを使うデジタル・ホストを
使うと、ホールド・タイムが許容できる限り、高速な読出しレ
ートが可能になります。オプションの 17 番目の SCKx 立下がり
エッジの後、または CNVx がハイ・レベルになったときのいず
れか早い方で、SDOx はハイ・インピーダンスに戻ります。
CS モード 3 線式、ビジー表示あり
ビジー表示ありで 3 線式インターフェースを使用する CS モー
ドは、1 個の AD7903 を割込み入力を持つ SPI互換デジタル・ホ
ストに接続する際に使用されます。
図 41 に接続図を、図 42 に対応するタイミングを、それぞれ示
します。
SDIx と VIOx を接続した状態では、CNVx の立上がりエッジで
変換が開始され、CS モードが選択され、SDOx はハイ・インピ
ーダンスになります。CNVx の状態に無関係に変換が完了する
まで SDOx はハイ・インピーダンスを維持します。最小変換時
間の前に、CNVx を使ってアナログ・マルチプレクサのような
他の SPI デバイスを選択することができますが、最小変換時間
が経過する前に CNVx がロー・レベルに戻り、最大変換時間の
間ロー・レベルを維持して、ビジー信号が確実に発生するよう
にする必要があります。
複数の ADC を同時に選択した場合、SDOx 出力ピンが損傷また
はラッチアップなしにこの接続を処理します。余分な電力消費
を回避するためこの競合をできるだけ短くすることをお薦めし
ます。
CONVERT
VIOx
CNVx
AD7903
DATA IN
SDOx
IRQ
SCKx
11755-118
SDIx
DIGITAL HOST
47kΩ
VIOx
CLK
図 41.CS モード 3 線式インターフェース、ビジー表示ありの接続図(SDIx ハイ・レベル)
SDIx = 1
tCYC
tCNVH
CNVx
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
15
tHSDO
16
17
tSCKH
tDIS
tDSDO
SDOx
D15
D14
D1
D0
11755-218
SCKx
図 42.CS モード 3 線式インターフェース、ビジー表示ありのシリアル・インターフェース・タイミング(SDIx ハイ・レベル)
Rev. A
－ 19/27 －
AD7903
データシート
に SDIx がハイ・レベルに戻るため、最大変換時間の間ハイ・
レベルを維持して、ビジー信号の発生を防止する必要がありま
す。変換が完了すると、AD7903はアクイジション・フェーズ
に入りパワーダウンします。対応する SDIx 入力にロー・レベ
ルを入力すると、各 ADC の変換結果を読出すことができ、
MSB が SDOx へ出力されます。残りのデータビットは、後続の
SCKx の立下がりエッジで出力されます。データは、両 SCKx エ
ッジで有効です。立上がりエッジを使ってデータを取込むこと
ができますが、SCKx の立下がりエッジを使うデジタル・ホス
トを使うと、ホールド・タイムが許容できる限り、高速な読出
しレートが可能になります。16 番目の SCKx 立下がりエッジの
後、または SDIx がハイ・レベルになったときのいずれか早い
方で、SDOx はハイ・インピーダンスに戻り、もう一方の ADC
を読出すことができるようになります。
CS モード 4 線式インターフェース、ビジー表示なし
ビジー表示なしで 4 線式インターフェースを使用する CS モー
ドは、AD7903 内の両 ADC を SPI 互換デジタル・ホストに接続
する際に使用されます。
図 43 に、AD7903 の接続図例を示します。対応するタイミン
グ図を図 44に示します。
SDIx にハイ・レベルを入力した状態では、CNVx の立上がりエ
ッジで変換が開始され、CS モードが選択され、SDOx はハイ・
インピーダンスになります。このモードでは、変換フェーズと
それに続くデータ・リードバックの間、CNVx がハイ・レベル
に維持される必要があります(SDIx と CNVx をロー・レベルに
すると、SDOx がロー・レベルに駆動されます)。最小変換時間
の前に、SDIx を使ってアナログ・マルチプレクサのような他の
SPI デバイスを選択することができますが、最小変換時間の前
CS2
CS1
CONVERT
CNV1
AD7903
SDO1
SDI2
AD7903
ADC1
ADC2
SCK1
SCK2
DIGITAL HOST
SDO2
11755-120
SDI1
CNV2
DATA IN
CLK
図 43.CS モード 4 線式インターフェース、ビジー表示なしの接続図
tCYC
CNVx
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI1 (CS1)
tHSDICNV
SDI2 (CS2)
tSCK
tSCKL
1
2
3
14
tHSDO
16
17
18
30
31
32
tSCKH
tEN
SDOx
15
tDIS
tDSDO
D115
D114
D113
D11
D10
D215
D214
D 21
D20
図 44.CS モード 4 線式インターフェース、ビジー表示なしのシリアル・インターフェース・タイミング
Rev. A
－ 20/27 －
11755-220
SCKx
AD7903
データシート
SPI デバイスを選択することができますが、最小変換時間が経
過する前に SDIx がロー・レベルに戻り、最大変換時間の間ロ
ー・レベルを維持して、ビジー信号が確実に発生するようにす
る必要があります。変換が完了すると、SDOx はハイ・インピ
ーダンスから低インピーダンスになります。SDOx ラインをプ
ルアップして、この変化を割込み信号として使って、デジタ
ル・ホストにより制御されるデータのリードバックを開始させ
ることができます。その後 AD7903 はアクイジション・フェーズ
に入り、パワーダウンします。その後データビットは MSB
ファーストで、後続の SCKx の立下がりエッジで出力されます。
データは、両 SCKx エッジで有効です。立上がりエッジを使っ
てデータを取込むことができますが、SCKx の立下がりエッジ
を使うデジタル・ホストを使うと、ホールド・タイムが許容で
きる限り、高速な読出しレートが可能になります。オプション
の 17 番目の SCKx 立下がりエッジの後、または SDIx がハイ・
レベルになったときのいずれか早い方で、SDOx はハイ・イン
ピーダンスに戻ります。
CS モード 4 線式インターフェース、ビジー表示あり
ビジー表示ありで 4 線式インターフェースを使用する CS モー
ドは、1 個の AD7903 を割込み入力を持つ SPI互換デジタル・ホ
ストに接続する際に使用されます。この CS モードは、CNVx
(アナログ入力をサンプルするために使われます)がデータの読出
しを選択する際に使われる信号に依存しないようにするときに
も使われます。この独立性は、CNVx 上のジッタが小さいこと
が要求されるアプリケーションで特に重要です。
図 45 に接続図を、図 46 に対応するタイミングを、それぞれ示
します。
SDIx にハイ・レベルを入力した状態では、CNVx の立上がりエ
ッジで変換が開始され、CS モードが選択され、SDOx はハイ・
インピーダンスになります。このモードでは、変換フェーズと
それに続くデータ・リードバックの間、CNVx がハイ・レベル
に維持される必要があります(SDIx と CNVx をロー・レベルに
すると、SDOx がロー・レベルに駆動されます)。最小変換時間
の前に、SDIx を使ってアナログ・マルチプレクサのような他の
CS1
CONVERT
VIOx
CNVx
AD7903
DATA IN
SDOx
IRQ
SCKx
11755-122
SDIx
DIGITAL HOST
47kΩ
CLK
図 45.CS モード 4 線式インターフェース、ビジー表示ありの接続図
tCYC
CNVx
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDIx
tSCK
tHSDICNV
tSCKL
2
3
15
tHSDO
16
17
tSCKH
tDIS
tDSDO
tEN
SDOx
D15
D14
D1
D0
11755-222
1
SCKx
図 46.CS モード 4 線式インターフェース、ビジー表示ありのシリアル・インターフェース・タイミング
Rev. A
－ 21/27 －
AD7903
データシート
ェーズとそれに続くデータ・リードバックの間、CNVx がハ
イ・レベルに維持されます。変換が完了すると、MSB が SDOx
に出力され、AD7903 はアクイジション・フェーズに入りパワ
ーダウンします。内部シフトレジスタに保存されている残りの
データビットは、後続の SCKx の立下がりエッジで出力されま
す。各 ADC で、SDIx が内部シフトレジスタの入力に接続され、
SCKx の立下がりエッジでクロック駆動されます。チェーン内
の各 ADC はデータを MSB ファーストで出力し、N 個の ADC
をリードバックするためには 16 × N 個のクロックが必要です。
データは、両 SCKx エッジで有効です。立上がりエッジを使っ
てデータを取込むことができますが、SCKx の立下がりエッジ
を使うデジタル・ホストを使うと、ホールド・タイムが許容で
きる限り、高速な読出しレートが可能になり、かつチェーン内
の AD7903 数を増やすことができます。最大変換レートは、合
計リードバック時間により低下することがあります。
チェーン・モード
チェーン・モード、ビジー表示なし
このモードを使って、3 線式シリアル・インターフェースに
AD7903 内の両 ADC をデイジーチェーン接続することができ
ます。この機能は部品数と接続配線数の削減に役立ちます。例
えば、孤立した複数のコンバータを使用するアプリケーション
またはインターフェース能力が制限されているシステムではこ
の接続が使用されます。データのリードバックは、シフトレジ
スタをクロック駆動するのに似ています。
図 47 に、AD7903 内の両 ADCを使う接続図例を示します。対応
するタイミングを図 48 に示します。
SDIx と CNVx をロー・レベルにすると、SDOx がロー・レベル
に駆動されます。SCKx がロー・レベルのとき、CNVx の立上が
りエッジで変換が開始され、チェーン・モードが選択され、ビ
ジー表示がディスエーブルされます。このモードでは、変換フ
CONVERT
CNV2
AD7903
ADC1
SDO1
SDI2
SCK1
DIGITAL HOST
ADC2
SDO2
DATA IN
SCK2
11755-124
SDI1
CNV1
AD7903
CLK
図 47.チェーン・モード、ビジー表示なしの接続図
SDI1 = 0
tCYC
CNVx
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCKx
1
2
3
15
16
17
18
30
31
32
D11
D10
tSCKH
tHSDISCK
tEN
SDO1 = SDI2
14
tSSDISCK
tHSCKCNV
D115
D114
D113
D 11
D 10
D 21
D20
tHSDO
SDO2
D215
D214
D213
D115
D114
図 48.チェーン・モード、ビジー表示なしのシリアル・インターフェース・タイミング
Rev. A
－ 22/27 －
11755-224
tDSDO
AD7903
データシート
イ・レベルに維持されます。チェーン内のすべての ADC で変
換が完了すると、デジタル・ホストに最も近いADC (図 49 の
AD7903 B ボックス内で ADCxと表示された ADC)の SDOx ピン
がハイ・レベルに駆動されます。SDOx上のこの変化をビジー
表示として使って、デジタル・ホストから制御されるデータ・
リードバックを開始することができます。その後 AD7903 はア
クイジション・フェーズに入り、パワーダウンします。内部シ
フトレジスタに保存されているデータビットは、後続の SCKx
の立下がりエッジで MSB ファーストで出力されます。各 ADC
で、SDIx が内部シフトレジスタの入力に接続され、SCKx の立
下がりエッジでクロック駆動されます。チェーン内の各 ADC
はデータを MSB ファーストで出力し、N 個の ADC をリードバ
ックするためには 16 × N + 1 個のクロックが必要です。立上が
りエッジを使ってデータを取込むことができますが、SCKx の
立下がりエッジを使うデジタル・ホストを使うと、ホールド・
タイムが許容できる限り、高速な読出しレートが可能になり、
かつチェーン内の ADC 数を増やすことができます。
チェーン・モード、ビジー表示あり
ビジー表示ありのチェーン・モードは、3 線式シリアル・イ
ンターフェースに AD7903 内の両 ADC をデイジーチェーン接続
するときにも使用することができます。この機能は部品数と接
続配線数の削減に役立ちます。例えば、孤立した複数のコン
バータを使用するアプリケーションまたはインターフェース能
力が制限されているシステムではこの接続が使用されます。
データのリードバックは、シフトレジスタをクロック駆動する
のに似ています。
図 49 に、AD7903 の 3 個の ADC を使う接続図例を示します。対
応するタイミングを図 50 に示します。
SDIx と CNVx をロー・レベルにすると、SDOx がロー・レベル
に駆動されます。SCKx がハイ・レベルのとき、CNVx の立上が
りエッジで変換が開始され、チェーン・モードが選択され、ビ
ジー表示機能がイネーブルされます。このモードでは、変換フ
ェーズとそれに続くデータ・リードバックの間、CNVx がハ
CONVERT
SDI1A
CNVx
CNVx
CNVx
AD7903
AD7903
AD7903
ADC1 SDO1A
SDI2A
ADC2 SDO2A
SDIxB
SCKx
SCKx
DIGITAL HOST
ADCx SDOxB
DATA IN
SCKx
IRQ
CLK
AD7903 A
AD7903 B
11755-126
NOTES
1. DASHED LINE DENOTED ADCs ARE WITHIN A GIVEN PACKAGE.
2. SDI1A AND SDO1A REFER TO THE SDI1 AND SDO1 PINS IN ADC1 IN THE FIRST AD7903 OF THE CHAIN (AD7903 A).
SDI2A AND SDO2A REFER TO THE SDI2 AND SDO2 PINS IN ADC2 OF AD7903 A. LIKEWISE, SDIxB AND SDOxB REFER
TO THE SDIx AND SDOx PINS IN BOTH ADC1 AND ADC2 OF THE SECOND AD7903 IN THE CHAIN (AD7903 B)
図 49.チェーン・モード、ビジー表示ありの接続図
tCYC
CNVx = SDI1A
tCONV
tACQ
ACQUISITION
CONVERSION
ACQUISITION
tSCK
tSCKH
SCKx
1
2
3
4
15
16
tSSDISCK
tHSCKCNV
17
18
19
31
32
33
34
35
tSCKL
DA115
SDO1A = SDI2A
DA114
DA113
DA11
tDSDOSDI
tDSDO
SDO2A = SDIxB
DA215
DA214
DA213
DA21
DA20
DA115
DA114
DA11
DA10
DBx15
DBx14
DBx13
DBx1
DBx0
DA215
DA214
DA21
DA20
tDSDOSDI
SDOxB
tDSDODSI
DA115
DA114
図 50.チェーン・モード、ビジー表示ありのシリアル・インターフェース・タイミング
Rev. A
49
DA10
tHSDO
tDSDOSDI
48
tDSDOSDI
tHSDISCK
tEN
47
－ 23/27 －
DA11
DA10
11755-226
tSSCKCNV
AD7903
データシート
アプリケーション情報
あるいは、同時サンプリングが必要であるが、デジタル・ホス
トのピン数が制限されているアプリケーションでは、AD7903
上の 2 つのユーザー・インターフェースを図 47 と図 49 に示すい
ずれかのデイジーチェーン構成で接続することができます。この
デイジーチェーン接続を使うと、1 本のデジタル・ホスト入力ピ
ンを使って同時サンプリング機能を実現することができます。
この方法では、ADC からデータを取得するために、ビジー・イ
ンジケータのステータスに応じて 31 個または 32 個の SCKx 立
下がりエッジが必要です。
同時サンプリング
AD7903は 2 つの独自なユーザー・インターフェースを内蔵する
ため、デバイスから変換結果を取得する際に最大の柔軟性を提
供します。AD7903 は、2 つのユーザー・インターフェースがデ
ジタル・ホストからの変換スタート (CNVx) 信号を共用して 2 チ
ャンネル同時サンプリング・デバイスを作成するオプションを提
供します。サンプリング時点とデジタル・ホストでの変換結果
使用時点との間の遅延が重要となる制御アプリケーションのよ
うなアプリケーションでは、AD7903 を図 51 のように構成する
ことが推奨されます。この構成を使うと、同時サンプリングに
加えて同時データ読出しが可能になります。ただし、この構成
でもデジタル・ホストにデータ入力ピンの追加が必要になりま
す。この方法では、ADC からデータを取得するために必要な
SCKx 立下がりエッジがビジー・インジケータのステータスに
応じて 15 個または 16 個で済むため、最大スループットが可能
になります。
図 51 に、デジタル・ホストで 2 つのデータ入力を使用する同時
サンプリング・システムの例を示します。対応するタイミング
図(図 52)に、 CS モード、3 線式同時サンプリング・シリアル・
インターフェース、ビジー表示なしを示します。ただし、3 線式
または 4 線式のシリアル・インターフェース・タイミング・オ
プションを使用することができます。
CONVERT
CNV1
SDI1
ADC1
CNV2
VIO2
AD7903
SDO1
DIGITAL HOST
AD7903
SDI2
SCK1
ADC2
SDO2
DATA IN 2
DATA IN 1
SCK2
11755-324
VIO1
CLK
図 51.同時サンプリング例の接続図
SDIx = 1
tCYC
tCNVH
CNVx
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
2
3
14
tHSDO
15
16
tSCKH
tEN
tDSDO
tDIS
SDO1
D15
D14
D13
D1
D0
SDO2
D15
D14
D13
D1
D0
図 52.同時サンプリング・シリアル・インターフェース例のタイミング
Rev. A
－ 24/27 －
11755-316
1
SCKx
AD7903
データシート
機能安全について
AD7903 は物理的に分離された 2 個の ADC を内蔵しているため、
機能安全アプリケーションに最適です。この分離のため、各
ADC は、独立なユーザー・インターフェース、独立なリファレ
ンス入力、独立なアナログ入力、独立な電源を持っています。
デバイスは物理的に分離されているため、評価/バックアップ測
定値の取得に適しており、同時に、評価に使う ADC を制御を受
けているシステムから分離することができます。
同時サンプリングのセクションでは、デバイスが同時動作す
る方法を説明していますが、この回路は実際には2系統のシグ
ナル・チェーンで構成されています。この分離により、AD7903
は
計測アプリケーションの二重化に最適になっています。冗長な
ADC 測定値を使用するシグナル・チェーンを構成すると、ノ
ー・シングル・エラー・システムの実現に役立ちます。図 53 に、
反転信号のモニタリングを採用した冗長測定値から構成される、
代表的な機能安全アプリケーション回路を示します。正常では
同じ方向に向かう回路出力が、故障状態では反対方向へ向かう
ような一般的な原因による故障を検出するために、反転が行わ
れています。
さらに、検査のときには、デバイスで使用している QSOP パッ
ケージのリードに接触することができます。
REF = 2.5V TO 5V
2.5V
REF
IN1+
ADC1
±10V, ±5V, ...
PHYSICALLY
ISOLATED ADCs
IN1–
ADA4941-1
IN2+
ADC2
IN2–
GND
VDD1 VDD2
VIO1
VIO1
SDI1
SDI1
SCK1
SCK1
CNV1
CNV1
SDO1
SDO1
VIO2
VIO2
SDI2
SDI2
SCK2
SCK2
CNV2
CNV2
SDO2
SDO2
AD7903
図 53.代表的な機能安全ブロック図
Rev. A
－ 25/27 －
11755-146
REF1 REF2
ADA4941-1
AD7903
データシート
レイアウト
AD7903 のプリント回路ボード(PCB)は、アナログ部とデジタル
部を分離して、ボード内でそれぞれをまとめて配置するように
デザインする必要があります。AD7903では、すべてのアナロ
グ信号を左側に、すべてのデジタル信号を右側に配置している
ため、この作業が容易になります。
ーダンスを持っています。リファレンス電圧のデカップリン
グ・セラミック・コンデンサを REFx ピンと GND ピンの近くに、
理想的には直接に接続して、寄生インダクタンスを小さくして
これらのリファレンス入力をデカップリングし、太い低インピ
ーダンスのパターンでこれらのピンを接続してください。最後
に、電源(VDDx と VIOx)を 100 nF (typ)のセラミック・コンデンサ
でデカップリングします。これらは AD7903 の近くに配置し、短
く太いパターンで接続して、低インピーダンス・パスを提供し、
電源ライン上のグリッチの影響を小さくします。
AD7903の下のグラウンド・プレーンがシールドして使われて
ない限り、ノイズがチップに混入するので、デバイスの真下を
デジタル・ラインが通らないようにしてください。CNVx やク
ロックのような高速なスイッチング信号は、アナログ信号パス
の近くを通らないようにしてください。デジタル信号とアナロ
グ信号の交差は回避する必要があります。信号忠実度問題を回
避するため、PCB レイアウトでデジタル・エッジの単調性を実
現するように注意してください。
図 54 に、これらの規則に従うレイアウト例を示します。
AD7903 の性能評価
AD7903 に対するその他の推奨レイアウトは、ユーザー・ガイ
ド UG-609 に 示 し て あ り ま す 。 評 価 用 ボ ー ド (EVALAD7903SDZ)の梱包には、組み立て/テスト済みの評価用ボード、
ユーザー・ガイド、EVAL-SDP-CB1Z を介して PC からボードを
制御するソフトウェアが添付されています。
少なくとも 1 枚のグラウンド・プレーンを使う必要があります。
デジタル部とアナログ部に共通に、または分けて使うことがで
きます。後者の場合、各プレーンは AD7903 の下で接続する必
要があります。
AD7903 のリファレンス入力(REF1 と REF2)は、動的入力インピ
GND
REF
VDD
VIO
GND
GND
REF
VIO1
REF1
SDI1
VDD1
IN1+
SCK1
IN1–
SDO1
GND
REF
REF2
CNV1
GND
VIO2
VDD2
SDI2
IN2+
SCK2
IN2–
SDO2
GND
CNV2
VIO
VDD
GND
図 54.AD7903 のレイアウト例 (表面層)
Rev. A
－ 26/27 －
11755-147
GND
AD7903
データシート
外形寸法
0.345 (8.76)
0.341 (8.66)
0.337 (8.55)
20
11
1
10
0.010 (0.25)
0.006 (0.15)
0.069 (1.75)
0.053 (1.35)
0.065 (1.65)
0.049 (1.25)
0.010 (0.25)
0.004 (0.10)
COPLANARITY
0.004 (0.10)
0.158 (4.01)
0.154 (3.91)
0.150 (3.81) 0.244 (6.20)
0.236 (5.99)
0.228 (5.79)
0.025 (0.64)
BSC
SEATING
PLANE
0.012 (0.30)
0.008 (0.20)
8°
0°
0.020 (0.51)
0.010 (0.25)
0.050 (1.27)
0.016 (0.41)
0.041 (1.04)
REF
08-19-2008-A
COMPLIANT TO JEDEC STANDARDS MO-137-AD
CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 55.20 ピン・シュリンク・スモール・アウトライン・パッケージ[QSOP]
(RQ-20)
寸法:インチ(mm)
オーダー・ガイド
Model 1
AD7903BRQZ
AD7903BRQZ-RL7
EVAL-AD7903SDZ
EVAL-SDP-CB1Z
1
Temperature Range
−40°C to +125°C
−40°C to +125°C
Package Description
20-Lead Shrink Small Outline Package (QSOP)
20-Lead Shrink Small Outline Package (QSOP)
Evaluation Board
Controller Board
Z = RoHS 準拠製品。
Rev. A
－ 27/27 －
Package Option
RQ-20
RQ-20
Ordering Quantity
Tube, 56
Reel, 1,000