AKM AK4495S

[AK4495S]
AK4495S
Quality-oriented Premium 32-Bit 2ch DAC
1. 概
要
AK4495Sは、BD, DVD-Audioに対応した32-bit DACです。内部回路は新開発の音質を考慮した32bit Digital
Filterを採用、新規方式の回路により優れた低歪特性に加えて、広いダイナミックレンジを実現していま
す。内蔵のポストフィルタには新規スイッチトキャパシタフィルタ(SCF)を採用し、クロックジッタに
よる精度の劣化を改善します。ディジタル入力は768kHzのPCM入力と5.6MHzのDSD入力の両方に対応
しており、音質を重視するNetwork Audio, SACD等のシステムに最適です。
2. 特
長
 128倍オーバサンプリング
 サンプリングレート: 30kHz  768kHz
 32ビット8倍ディジタルフィルタ
- Ripple: 0.005dB, Attenuation: 100dB
- ショートディレイシャープロールオフ, GD=6.25/fs
- ショートディレイスローロールオフ, GD=5.3/fs
- シャープロールオフ
- スローロールオフ
- スーパースローロールオフ
 強ジッタ耐力
 低歪差動出力
 2.8MHz, 5.6MHz DSD入力対応
 32, 44.1, 48kHz対応ディジタルディエンファシス内蔵
 ソフトミュート
 ディジタルATT(255 levels and 0.5dB step)
 Mono Mode
 外部ディジタルフィルタ インタフェース
 THD+N: -101dB
 DR, S/N: 123dB (Mono mode 時 126dB, アナログ部電源7V)
 オーディオI/Fフォーマット: 24/32 ビット前詰め, 16/20/24/32 ビット後詰め, I2S, DSD
 マスタクロック
30kHz ~ 32kHz: 1152fs
30kHz ~ 54kHz: 512fs or 768fs
30kHz ~ 108kHz: 256fs or 384fs
108kHz ~ 216kHz: 128fs or 192fs
~ 384kHz: 64fs or 128fs
~ 768kHz: 64fs
 電源電圧: DVDD=AVDD=3.0  3.6V, VDD1/2=4.75  7.2V
 ディジタル入力レベル: CMOS
 パッケージ: 44ピンLQFP
MS1560-J-01
2013/11
-1-
[AK4495S]
3. 目
次
1. 概
要 ............................................................................................................................................................... 1
2. 特
長 ............................................................................................................................................................... 1
3. 目 次 ................................................................................................................................................................... 2
4. ブロック図と機能説明 ....................................................................................................................................... 4
5. ピン配置と機能説明 ........................................................................................................................................... 5
■ オーダリングガイド ...................................................................................................................................... 5
■ ピン配置 .......................................................................................................................................................... 5
■ 機能説明 .......................................................................................................................................................... 6
■ 使用しないピンの処理について .................................................................................................................. 8
6. 絶対最大定格 ....................................................................................................................................................... 9
7. 推奨動作条件 ....................................................................................................................................................... 9
8. 電気的特性 ......................................................................................................................................................... 10
■ アナログ特性 ................................................................................................................................................ 10
■ シャープロールオフ・フィルタ特性(fs = 44.1kHz) ................................................................................. 11
■ シャープロールオフ・フィルタ特性(fs = 96kHz) .................................................................................... 11
■ シャープロールオフ・フィルタ特性(fs = 192kHz) .................................................................................. 11
■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 44.1kHz) ................................................ 12
■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 96kHz) ................................................... 12
■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 192kHz) ................................................. 12
■ スローロールオフ・フィルタ特性(fs = 44.1kHz) ..................................................................................... 13
■ スローロールオフ・フィルタ特性(fs = 96kHz) ........................................................................................ 13
■ スローロールオフ・フィルタ特性(fs = 192kHz) ...................................................................................... 13
■ ショートディレイ・スローロールオフフィルタ特性 (fs = 44.1kHz) .................................................... 14
■ ショートディレイ・スローロールオフフィルタ特性 (fs = 96kHz) ....................................................... 14
■ ショートディレイ・スローロールオフフィルタ特性 (fs = 192Hz) ....................................................... 14
■ DC特性........................................................................................................................................................... 15
■ スイッチング特性 ........................................................................................................................................ 16
■ タイミング波形 ............................................................................................................................................ 18
9. 機能説明 ............................................................................................................................................................. 22
■ D/A変換モード ............................................................................................................................................. 22
■ システムクロック ........................................................................................................................................ 22
■ オーディオインタフェースフォーマット................................................................................................. 28
■ D/A変換モード切り替えタイミング.......................................................................................................... 32
■ ディエンファシスフィルタ ........................................................................................................................ 32
■ 出力ボリューム (PCM, DSD) ...................................................................................................................... 32
■ ゼロ検出機能 (PCM, DSD) .......................................................................................................................... 33
■ モノラル出力機能(PCM, DSD, Ex DF I/F) ................................................................................................. 33
■ 音質調整機能(PCM, DSD, Ex DF I/F) ......................................................................................................... 33
■ ソフトミュート機能 (PCM, DSD) .............................................................................................................. 34
■ システムリセット ........................................................................................................................................ 34
■ パワーON/OFF タイミング ......................................................................................................................... 35
■ リセット機能 ................................................................................................................................................ 36
■ 同期化機能 .................................................................................................................................................... 38
■ レジスタコントロールインタフェース .................................................................................................... 40
■ レジスタマップ ............................................................................................................................................ 45
■ 詳細説明 ........................................................................................................................................................ 45
10. 外部接続回路例 ............................................................................................................................................... 51
11. パッケージ ....................................................................................................................................................... 55
MS1560-J-01
2013/11
-2-
[AK4495S]
■ 外形寸法図 .................................................................................................................................................... 55
■ 材質・メッキ仕様 ........................................................................................................................................ 55
■ マーキング .................................................................................................................................................... 56
12. 改訂履歴 ........................................................................................................................................................... 57
重要な注意事項 ..................................................................................................................................................... 58
MS1560-J-01
2013/11
-3-
[AK4495S]
4. ブロック図と機能説明
DVDD
BICK/DCLK/BCK
LRCK/DSDR/DINL
DVSS
PDN
AVDD
AVSS
VSSL
VDDL
PCM
Data
Interface
8X
Interpolator
SCF
AOUTLP
AOUTLN
SDATA/DSDL/DINR
DSD
Data
Interface
DATT
Soft Mute
Bias
Vref

Modulator
External
DF
Interface
SCF
VCML
VREFHL
VREFLL
VREFLR
VREFLL
VCMR
AOUTRP
AOUTRN
WCK/SSLOW
DEM0
DEM1
Control
Register
Clock
Divider
CSN/SMUTE
CCLK/SCL/SD
VDDR
VSSR
CDTI/SDA/SLOW
ACKS/CAD1 CAD0/DIF2 PSN DZFL/DIF0 I2C DZFR/DIF1
1
MCLK
Block Diagram
MS1560-J-01
2013/11
-4-
[AK4495S]
5. ピン配置と機能説明
■ オーダリングガイド
40  +85C
44pin LQFP (0.8mm pitch)
AK4495S評価用ボード
AK4495SEQ
AKD4495S
AOUTLN
VDDL
VDDL
VSSL
VSSL
NC
VSSR
VSSR
VDDR
VDDR
AOUTRN
33
32
31
30
29
28
27
26
25
24
23
■ ピン配置
AOUTLP
34
22
AOUTRP
VCOML
35
21
VCOMR
VREFLL
36
20
VREFLR
VREFLL
37
19
VREFLR
18
VREFHR
17
VREFHR
16
ACKS/CAD1
OUTRP
15
DEM1
42
AK4495S
VREFHL
38
VREFHL
39
AVDD
40
AVSS
1
MCLK
DVSS
41
14
DEM0
43
13
I2C
DVDD
44
12
PSN
10
11
DIF2/CAD0
9
DIF0/DZFL
MS1560-J-01
DIF1/DZFR
8
SLOW/CDTI/SDA
5
WCK/SSLOW
SD/CCLK/SCL
4
LRCK/DSDR/DINR
7
3
6
2
SDATA/DSDL/DINL
SMUTE/CSN
1
PDN
BICK/DCLK/BCK
Top View
2013/11
-5-
[AK4495S]
■ 機能説明
No.
1
2
3
4
5
6
7
8
Pin Name
I/O
PDN
I
BICK
DCLK
BCK
SDATA
DSDL
DINL
LRCK
DSDR
DINR
SSLOW
WCK
I
I
I
I
I
I
I
I
I
I
I
SMUTE
I
CSN
SD
CCLK
I
I
I
SCL
I
SLOW
CDTI
I
I
SDA
I/O
DIF0
DZFL
I
O
DIF1
DZFR
DIF2
CAD0
I
O
I
I
12
PSN
I
13
I2C
I
9
10
11
Function
Power-Down Mode Pin
When at “L”, the AK4495S is in power-down mode and is held in reset.
The AK4495S must always be reset upon power-up.
Audio Serial Data Clock Pin in PCM Mode
DSD Clock Pin in DSD Mode
Audio Serial Data Clock Pin
Audio Serial Data Input Pin in PCM Mode
DSD Lch Data Input Pin in DSD Mode
Lch Audio Serial Data Input Pin
L/R Clock Pin in PCM Mode
DSD Rch Data Input Pin in DSD Mode in Serial Control Mode
Rch Audio Serial Data Input Pin in Serial Control Mode
Digital filter setting in Parallel Control Mode
Word Clock input pin in Serial Control Mode
Soft Mute Pin in Parallel Control Mode
When this pin is changed to “H”, soft mute cycle is initiated.
When returning “L”, the output mute releases.
Chip Select Pin in Serial Control Mode in Serial Control Mode, I2C=”L”
Digital filter setting in Parallel Control Mode
Control Data Clock Pin in Serial Control Mode in Serial Control Mode, I2C=”L”
Control Data Clock Pin in Serial Control Mode in Serial Control Mode,
I2C=”H”
Digital filter setting in Parallel Control Mode
Control Data Input Pin in Serial Control Mode in Serial Control Mode, I2C=”L”
Control Data Clock Pin in Serial Control Mode in Serial Control Mode, I2C=
“H”
Digital Input Format 0 Pin in PCM Mode
Lch Zero Input Detect Pin in Serial Control Mode
Digital Input Format 1 Pin in PCM Mode
Rch Zero Input Detect Pin in Serial Control Mode
Digital Input Format 2 Pin in PCM Mode
Chip Address 0 Pin in Serial Control Mode
(Internal pull-down pin)
Parallel or Serial Select Pin
(Internal pull-up pin)
“L”: Serial Control Mode, “H”: Parallel Control Mode
I2C mode select pin in Serial mode (Internal pull-down pin)
14 DEM0
I
De-emphasis Enable 0 Pin in Parallel Control Mode (Internal pull-up pin)
Note: All input pins except internal pull-up/down pins must not be left floating.
MS1560-J-01
2013/11
-6-
[AK4495S]
15
DEM1
ACKS
CAD1
I
I
I
De-emphasis Enable 1 Pin in Parallel Control Mode (Internal pull-down pin)
Master Clock Auto Setting Mode Pin in Parallel Mode (Internal pull-down pin)
Chip Address 1 Pin in Serial Control Mode
17
VREFHR
I
Rch High Level Voltage Reference Input Pin
18
19
20
VREFHR
VREFLR
VREFLR
I
I
I
16
Rch High Level Voltage Reference Input Pin
Rch Low Level Voltage Reference Input Pin
Rch Low Level Voltage Reference Input Pin
Right channel Common Voltage Pin,
21 VCOMR
Normally connected to VREFLL with a 10uF electrolytic cap.
22 AOUTRP
O Rch Positive Analog Output Pin
23 AOUTRN
O Rch Negative Analog Output Pin
24 VDDR
Rch Analog Power Supply Pin, 4.75  7.2V
25 VDDR
Rch Analog Power Supply Pin, 4.75  7.2V
26 VSSR
Ground Pin
27 VSSR
Ground Pin
No internal bonding.
28 NC
Connect to GND.
29 VSSL
Ground Pin
30 VSSL
Ground Pin
31 VDDL
Lch Analog Power Supply Pin, 4.75  7.2V
32 VDDL
Lch Analog Power Supply Pin, 4.75  7.2V
33 AOUTLN
O Lch Negative Analog Output Pin
34 AOUTLP
O Lch Positive Analog Output Pin
Left channel Common Voltage Pin,
35 VCOML
Normally connected to VREFLR with a 10uF electrolytic cap.
36 VREFLL
I
Lch Low Level Voltage Reference Input Pin
37 VREFLL
I
Lch Low Level Voltage Reference Input Pin
38 VREFHL
I
Lch High Level Voltage Reference Input Pin
39 VREFHL
I
Lch High Level Voltage Reference Input Pin
40 AVDD
Analog Power Supply Pin, 3.0  3.6V
41 AVSS
Ground Pin
42 MCLK
I
Master Clock Input Pin
43 DVSS
Ground Pin
44 DVDD
Digital Power Supply Pin, 3.0  3.6V
Note: All input pins except internal pull-up/down pins must not be left floating.
MS1560-J-01
2013/11
-7-
[AK4495S]
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
(1) パラレルモード (PCM modeのみ)
区分
Analog
Digital
ピン名
AOUTLP, AOUTLN
AOUTRP, AOUTRN
SMUTE
設定
オープン
オープン
DVSSに接続
ピン名
AOUTLP, AOUTLN
AOUTRP, AOUTRN
DIF2
DZFL, DZFR
設定
オープン
オープン
DVSSに接続
オープン
(2) シリアルモード
1. PCM Mode
区分
Analog
Digital
2. DSD Mode
区分
Analog
ピン名
AOUTLP, AOUTLN
AOUTRP, AOUTRN
DZFL, DZFR
MS1560-J-01
設定
オープン
オープン
オープン
2013/11
-8-
[AK4495S]
6. 絶対最大定格
(AVSS=DVSS=VSSL=VSSR=VREFLL=VREFLR=0V; Note 1)
Parameter
Symbol
min
0.3
Analog
AVDD
Power Supplies:
0.3
Analog
VDDL/R
Digital
DVDD
0.3
|AVSS  DVSS| (Note 2)
GND
Input Current, Any Pin Except Supplies
IIN
Digital Input Voltage
VIND
0.3
Ambient Temperature (Power applied)
Ta
40
Storage Temperature
Tstg
65
Note 1. 電圧は全てグランドピンに対する値です。
Note 2. AVSS, DVSS, VSSL, VSSR は同じアナロググランドに接続して下さい。
max
4.6
7.5
4.6
0.3
10
DVDD+0.3
85
150
Unit
V
V
V
V
mA
V
C
C
注意 : この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
7. 推奨動作条件
(AVSS=DVSS=VSSL=VSSR =0V; Note 1)
Parameter
Symbol
min
typ
max
Analog
AVDD
3.0
3.3
3.6
Power Supplies
Analog
VDDL/R
4.75
5.0
7.2
(Note 3)
Digital
DVDD
3.0
3.3
3.6
Voltage
“H” voltage reference VREFHL/R
VDDL/R0.5
VDDL/R
Reference
“L” voltage reference
VREFLL/R
VSS
(Note 4)
VREEH - VREFL
ΔVREF
3.0
VDDL/R
Note 1. 電圧は全てグランドピンに対する値です。
Note 3. AVDD, VDDL/R, DVDDの電源立ち上げシーケンスを考慮する必要はありません。
Note 4. アナログ出力電圧は(VREFH  VREFL)の電圧に比例します。
AOUT (typ.@0dB) = (AOUT+)  (AOUT) = 2.8Vpp  (VREFHL/R  VREFLL/R)/5.
Unit
V
V
V
V
V
V
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
MS1560-J-01
2013/11
-9-
[AK4495S]
8. 電気的特性
■ アナログ特性
(Ta=25C; AVDD=DVDD=3.3V; AVSS=DVSS=VSSL/R=0V; VREFHL/R=VDDL/R=5V, VREFLL/R=
VSSL/R=0V; Input data = 24bit; RL  1k; BICK=64fs; Signal Frequency = 1kHz; Sampling Frequency =
44.1kHz; Measurement bandwidth = 20Hz ~ 20kHz; External Circuit: Figure 31; unless otherwise specified.)
Parameter
min
typ
max
Unit
Resolution
32
Bits
Dynamic Characteristics
(Note 5)
0dBFS
fs=44.1kHz
-101
-93
dB
THD+N
BW=20kHz
-57
-47
dB
60dBFS
0dBFS
fs=96kHz
-98
-88
dB
BW=40kHz
-54
-44
dB
60dBFS
0dBFS
fs=192kHz
-98
-88
dB
BW=40kHz
60dBFS
-54
-44
dB
BW=80kHz
-51
-41
dB
60dBFS
Dynamic Range (60dBFS with A-weighted)
(Note 6)
114
120
dB
S/N (A-weighted)
(Note 7)
114
120
dB
S/N (A-weighted, VDDL/R=7.0V)
100
123
dB
S/N (Mono mode, A-weighted, VDDL/R=7.0V)
100
126
dB
Interchannel Isolation (1kHz)
110
120
dB
DC Accuracy
Interchannel Gain Mismatch
0.15
0.3
dB
Gain Drift
(Note 8)
20
ppm/C
Output Voltage
(Note 9)
2.65
2.8
2.95
Vpp
Load Capacitance
25
pF
Load Resistance
(Note 10)
1
k
Power Supplies
Power Supply Current
Normal operation (PDN pin = “H”)
VDDL/R
33
42
mA
AVDD
1
2
mA
DVDD (fs= 44.1kHz)
8
12
mA
DVDD (fs= 96kHz)
14
20
mA
DVDD (fs = 192kHz)
15
23
mA
Power down (PDN pin = “L”)
(Note 11)
AVDD+VDDL/R+DVDD
10
100
A
Note 5. Audio Precision System Two使用。平均値測定。測定結果は評価ボードマニュアルを参照下さい。
SC2:SC1:SC0 bit = 0:1:0のとき。
Note 6. Figure 31 (回路例2)使用時。 101dB at 16bit data and 118dB at 20bit data.
Note 7. Figure 31 (回路例2)使用時。 S/N比は入力ビット長に依存しません。
Note 8. (VREFH  VREFL)の電圧は+5V一定。
Note 9. フルスケール電圧(0dB)。出力電圧は(VREFHL/R  VREFLL/R)の電圧に比例します。
AOUT (typ.@0dB) = (AOUT+)  (AOUT) = 2.8Vpp  (VREFHL/R  VREFLL/R)/5.
Note 10. Load Resistanceについては、AC負荷(DCカット用コンデンサあり)に対して1k ohm (min)です。Figure 31
を参照してください。DC負荷(DCカット用コンデンサなし)に対して1.5k ohm (min)です。Figure 30を参照
してください。Load Resistanceはグランドに対する値です。アナログ特性は出力ピンに接続される容量
性負荷に敏感なため、容量性負荷が極力小さくなるようにしてください。
Note 11. パワーダウン時、PSN pin = DVDD、それ以外の外部クロック(MCLK, BICK, LRCK)を含む
全てのディジタル入力をDVSSに固定した場合の値です。
MS1560-J-01
2013/11
- 10 -
[AK4495S]
■ シャープロールオフ・フィルタ特性(fs = 44.1kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Normal Speed Mode; DEM=OFF;
SD bit=“0” or SD pin = “L”, SLOW bit=“0” or SLOW pin = “L”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
20.0
kHz
6.0dB
22.05
kHz
Stopband
(Note 12)
SB
24.1
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
100
dB
Group Delay
(Note 13)
GD
29.4
1/fs
Digital Filter + SCF
Frequency Response: 0  20.0kHz
0.2
dB
■ シャープロールオフ・フィルタ特性(fs = 96kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Double Speed Mode; DEM=OFF;
SD bit=“0” or SD pin = “L”, SLOW bit=“0” or SLOW pin = “L”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12)
0.01dB
PB
0
43.5
kHz
6.0dB
48.0
kHz
Stopband
(Note 12)
SB
52.5
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
100
dB
Group Delay
(Note 13)
GD
28.8
1/fs
Digital Filter + SCF
Frequency Response: 0  40.0kHz
0.3
dB
■ シャープロールオフ・フィルタ特性(fs = 192kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Quad Speed Mode; DEM=OFF;
SD bit=“0” or SD pin = “L”, SLOW bit=“0” or SLOW pin = “L”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
87.0
kHz
6.0dB
96.0
kHz
Stopband
(Note 12)
SB
105
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
92
dB
Group Delay
(Note 13)
GD
28.8
1/fs
Digital Filter + SCF
Frequency Response: 0  80.0kHz
+0/1
dB
Note 12.通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、PB = 0.4535  fs(@0.01dB)、SB
= 0.546  fsです。
Note 13. ディジタルフィルタによる演算遅延で、16/20/24/32ビットデータが入力レジスタにセットされてからアナロ
グ信号が出力されるまでの時間です。
MS1560-J-01
2013/11
- 11 -
[AK4495S]
■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 44.1kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Normal Speed Mode; DEM=OFF;
SD bit=“1” or SD pin = “H”, SLOW bit=“0” or SLOW pin = “L”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
20.0
kHz
6.0dB
22.05
kHz
Stopband
(Note 12)
SB
24.1
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
100
dB
Group Delay
(Note 13)
GD
6.25
1/fs
Digital Filter + SCF
Frequency Response : 0  20.0kHz
0.2
dB
■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 96kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Double Speed Mode; DEM=OFF;
SD bit=“1” or SD pin = “H”, SLOW bit=“0” or SLOW pin = “L”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
43.5
kHz
6.0dB
48.0
kHz
Stopband
(Note 12)
SB
52.5
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
100
dB
Group Delay
(Note 13)
GD
5.63
1/fs
Digital Filter + SCF
Frequency Response : 0  40.0kHz
0.3
dB
■ ショートディレイ・シャープロールオフフィルタ特性 (fs = 192kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Quad Speed Mode; DEM=OFF;
SD bit=“1” or SD pin = “H”, SLOW bit=“0” or SLOW pin = “L”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
87.0
kHz
6.0dB
96.0
kHz
Stopband
(Note 12)
SB
105
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
92
dB
Group Delay
(Note 13)
GD
5.63
1/fs
Digital Filter + SCF
Frequency Response : 0  80.0kHz
+0/1
dB
MS1560-J-01
2013/11
- 12 -
[AK4495S]
■ スローロールオフ・フィルタ特性(fs = 44.1kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Normal Speed Mode; DEM=OFF;
SD bit=“0” or SD pin = “L”, SLOW bit=“1” or SLOW pin = “H”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12)
0.01dB
PB
0
8.1
kHz
6.0dB
18.2
kHz
Stopband
(Note 12)
SB
39.2
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
94
dB
Group Delay
(Note 13)
GD
6.63
1/fs
Digital Filter + SCF
Frequency Response: 0  20.0kHz
0.2
dB
■ スローロールオフ・フィルタ特性(fs = 96kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Double Speed Mode; DEM=OFF;
SD bit=“0” or SD pin = “L”, SLOW bit=“1” or SLOW pin = “H”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12)
0.01dB
PB
0
17.7
kHz
6.0dB
39.6
kHz
Stopband
(Note 12)
SB
85.3
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
100
dB
Group Delay
(Note 13)
GD
6.00
1/fs
Digital Filter + SCF
Frequency Response: 0  40.0kHz
0.3
dB
■ スローロールオフ・フィルタ特性(fs = 192kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Quad Speed Mode; DEM=OFF;
SD bit=“0” or SD pin = “L”, SLOW bit=“1” or SLOW pin = “H”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
35.5
kHz
6.0dB
79.1
kHz
Stopband
(Note 12)
SB
171
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
97
dB
Group Delay
(Note 13)
GD
6.00
1/fs
Digital Filter + SCF
Frequency Response: 0  80.0kHz
+0/1
dB
Note 14.通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、PB = 0.4535  fs(@0.01dB)、SB
= 0.546  fsです。
Note 15. ディジタルフィルタによる演算遅延で、16/20/24/32ビットデータが入力レジスタにセットされてからアナロ
グ信号が出力されるまでの時間です。
MS1560-J-01
2013/11
- 13 -
[AK4495S]
■ ショートディレイ・スローロールオフフィルタ特性 (fs = 44.1kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Normal Speed Mode; DEM=OFF;
SD bit=“1” or SD pin = “H”, SLOW bit=“1” or SLOW pin = “H”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
zzzPassband
(Note 12) 0.01dB
PB
0
8.1
kHz
6.0dB
18.2
kHz
Stopband
(Note 12)
SB
39.1
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
94
dB
Group Delay
(Note 13)
GD
5.3
1/fs
Digital Filter + SCF
Frequency Response : 0  20.0kHz
0.2
dB
■ ショートディレイ・スローロールオフフィルタ特性 (fs = 96kHz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Double Speed Mode; DEM=OFF;
SD bit=“1” or SD pin = “H”, SLOW bit=“1” or SLOW pin = “H”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
43.5
kHz
6.0dB
48.0
kHz
Stopband
(Note 12)
SB
85.0
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
100
dB
Group Delay
(Note 13)
GD
4.68
1/fs
Digital Filter + SCF
Frequency Response : 0  40.0kHz
0.3
dB
■ ショートディレイ・スローロールオフフィルタ特性 (fs = 192Hz)
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V; Quad Speed Mode; DEM=OFF;
SD bit=“1” or SD pin = “H”, SLOW bit=“1” or SLOW pin = “H”)
Parameter
Symbol
min
typ
max
Unit
Digital Filter
Passband
(Note 12) 0.01dB
PB
0
87.0
kHz
6.0dB
96.0
kHz
Stopband
(Note 12)
SB
170
kHz
Passband Ripple
PR
0.005
dB
Stopband Attenuation
SA
97
dB
Group Delay
(Note 13)
GD
4.68
1/fs
Digital Filter + SCF
Frequency Response : 0  80.0kHz
+0/1
dB
MS1560-J-01
2013/11
- 14 -
[AK4495S]
■ DC特性
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V)
Parameter
Symbol
min
typ
max
Unit
High-Level Input Voltage
VIH
70%DVDD
V
Low-Level Input Voltage
VIL
30%DVDD
V
High-Level Output Voltage
(Iout=100A)
VOH
DVDD0.5
V
Low-Level Output Voltage
(DZFL, DZFR pins: Iout=100A)
VOL
0.5
V
(SDA pin:
Iout=3mA)
VOL
0.5
V
Input Leakage Current
(Note 16)
Iin
10
A
Note 16. DEM1 pin, I2C pinは内部でプルダウン,またDEM0 pin , PSN pin, は内部でプルアップされています。
(typ. 100k)このため、DEM1 pin, I2C pin, DEM0pin, PSN pinはこの仕様から除きます。
MS1560-J-01
2013/11
- 15 -
[AK4495S]
■ スイッチング特性
(Ta=25C; AVDD=DVDD=3.0  3.6, VREFHL/R=VDDL/R=4.75  7.2V)
Parameter
Symbol
Master Clock Timing
Frequency
fCLK
Duty Cycle
dCLK
LRCK Frequency
(Note 17)
1152fs, 512fs or 768fs
fsn
256fs or 384fs
fsd
128fs or 192fs
fsq
64fs
fsoc
64fs
fssd
Duty Cycle
Duty
PCM Audio Interface Timing
BICK Period
1152fs, 512fs or 768fs
tBCK
256fs or 384fs
tBCK
128fs or 192fs
tBCK
64fs
tBCK
64fs
tBCK
BICK Pulse Width Low
tBCKL
BICK Pulse Width High
tBCKH
BICK “” to LRCK Edge
(Note 18)
tBLR
LRCK Edge to BICK “”
(Note 18)
tLRB
SDATA Hold Time
tSDH
SDATA Setup Time
tSDS
External Digital Filter Mode
BICK Period
tB
BCK Pulse Width Low
tBL
BCK Pulse Width High
tBH
BCK “” to WCK Edge
tBW
WCK Edge to BCK “”
tWB
WCK Pulse Width Low
tWCK
WCK Pulse Width High
tWCH
DATA Hold Time
tDH
DATA Setup Time
tDS
DSD Audio Interface Timing (64 mode, fs=44.1kHz)
DCLK Period
tDCK
DCLK Pulse Width Low
tDCKL
DCLK Pulse Width High
tDCKH
DCLK Edge to DSDL/R
(Note 19)
tDDD
DSD Audio Interface Timing (128 mode, fs=44.1kHz)
DCLK Period
tDCK
DCLK Pulse Width Low
tDCKL
DCLK Pulse Width High
tDCKH
DCLK Edge to DSDL/R
(Note 19)
tDDD
MS1560-J-01
min
typ
max
Unit
7.7
40
49.152
60
MHz
%
30
54
108
54
108
216
kHz
kHz
kHz
kHz
kHz
%
384
768
45
55
1/128fsn
1/64fsd
1/64fsq
1/64fso
1/64fsh
10
10
5
5
5
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
27
10
10
5
5
54
54
5
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
1/64fs
160
160
20
20
ns
ns
ns
ns
10
ns
ns
ns
ns
1/128fs
80
80
10
2013/11
- 16 -
[AK4495S]
Control Interface Timing
CCLK Period
tCCK
200
ns
CCLK Pulse Width Low
tCCKL
80
ns
Pulse Width High
tCCKH
80
ns
CDTI Setup Time
tCDS
50
ns
CDTI Hold Time
tCDH
50
ns
CSN High Time
tCSW
150
ns
CSN “” to CCLK “”
tCSS
50
ns
CCLK “” to CSN “”
tCSH
50
ns
Control Interface Timing (I2C Bus mode):
SCL Clock Frequency
fSCL
400
kHz
Bus Free Time Between Transmissions
tBUF
1.3
s
Start Condition Hold Time (prior to first clock pulse)
tHD:STA
0.6
s
Clock Low Time
tLOW
1.3
s
Clock High Time
tHIGH
0.6
s
Setup Time for Repeated Start Condition
tSU:STA
0.6
s
SDA Hold Time from SCL Falling
(Note 20)
tHD:DAT
0
s
SDA Setup Time from SCL Rising
tSU:DAT
0.1
s
Rise Time of Both SDA and SCL Lines
tR
0.3
s
Fall Time of Both SDA and SCL Lines
tF
0.3
s
Setup Time for Stop Condition
tSU:STO
0.6
s
Pulse Width of Spike Noise Suppressed by Input Filter
tSP
0
50
ns
Capacitive load on bus
Cb
400
pF
Reset Timing
PDN Pulse Width
(Note 21)
tPD
150
ns
Note 17. 1152fs, 512fs or 768fs /256fs or 384fs /128fs or 192fs を切り替えた場合はPDN pinまたはRSTN bitで
リセットして下さい。
Note 18. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。
Note 19. データ送信側に要求される値です。
Note 20. データは最低300ns(SCLの立ち下がり時間)の間保持されなければなりません。
Note 21. 電源投入時はPDN pinを“L”から“H”にすることでリセットがかかります。
MS1560-J-01
2013/11
- 17 -
[AK4495S]
■ タイミング波形
1/fCLK
VIH
MCLK
VIL
tCLKH
tCLKL
dCLK=tCLKH x fCLK, tCLKL x fCLK
1/fs
VIH
LRCK
VIL
tBCK
VIH
BICK
VIL
tBCKH
tBCKL
1/fs
VIH
WCK
VIL
tB
VIH
BCK
VIL
tBH
tBL
Clock Timing
MS1560-J-01
2013/11
- 18 -
[AK4495S]
VIH
LRCK
VIL
tBLR
tLRB
VIH
BICK
VIL
tSDS
tSDH
VIH
SDATA
VIL
Audio Interface Timing (PCM Mode)
tDCK
tDCKL
tDCKH
VIH
DCLK
VIL
tDDD
VIH
DSDL
DSDR
VIL
Audio Serial Interface Timing (DSD Normal Mode, DCKB bit = “0”)
tDCK
tDCKL
tDCKH
VIH
DCLK
VIL
tDDD
tDDD
VIH
DSDL
DSDR
VIL
Audio Serial Interface Timing (DSD Phase Modulation Mode, DCKB bit = “0”)
MS1560-J-01
2013/11
- 19 -
[AK4495S]
VIH
CSN
VIL
tCSS
tCCKL tCCKH
VIH
CCLK
VIL
tCDS
CDTI
C1
tCDH
C0
R/W
VIH
A4
VIL
WRITE Command Input Timing
tCSW
VIH
CSN
VIL
tCSH
VIH
CCLK
CDTI
VIL
D3
D2
D1
D0
VIH
VIL
WRITE Data Input Timing
MS1560-J-01
2013/11
- 20 -
[AK4495S]
tPD
PDN
VIL
Power Down & Reset Timing
VIH
WCK
VIL
tBW
tWB
VIH
BCK
VIL
tDS
tDH
VIH
DATA
VIL
External Digital Filter I/F mode
MS1560-J-01
2013/11
- 21 -
[AK4495S]
9. 機能説明
■ D/A変換モード
AK4495SはPCMデータとDSDデータの両方をD/A変換することが可能です。DSD mode時は、DCLK,
DSDL, DSDRの各ピンからDSDデータを入力できます。PCM modeではBICK, LRCK, SDATAの各ピンか
らPCMデータを入力します。モード切り替えはD/P bitで行います。D/P bitでPCM/DSD modeを切り替え
た場合はRSTN bitでリセットして下さい。切り替えには2 ~ 3/fs程度かかります。パラレルモード時はPCM
データのみに対応します。
D/P bit
Interface
0
PCM
1
DSD
Table 1. PCM/DSD Mode Control
また、DP bit= “0”の場合、内部Digital Filterと外部Digital Filter I/Fを選択することが可能です。外部Digital
Filter I/F使用時(EX DF I/F mode)は、MCLK, BCK, WCK, DINL, DINRの各ピンからデータを入力します。
モード切替はEXDF bitで行います。EXDF bitで内部Digital Filterと外部Digital Filter I/Fを切替える場合は
RSTN bitでリセットして下さい。切り替えには2 ~ 3/fs程度かかります。
EXDF bit
Interface
0
PCM
1
EX DF I/F
Table 2. Digital Filter Control (DP bit = “0”)
■ システムクロック
[1] PCM mode
AK4495Sに必要なクロックは、MCLK, BICK, LRCKです。MCLKとLRCKは同期する必要はありますが
位相を合わせる必要はありません。MCLKはインターポレーションフィルタと変調器に使用されま
す。MCLK周波数を設定する方法は(Manual Setting Mode) とデバイス内部で自動設定する方法 (Auto
Setting Mode) の2つがあります。Manual Setting Mode (ACKS pin = “L”, Normal Speed mode)では、MCLK
周波数は自動設定されます(Table 4)。リセット解除時 (PDN pin = “”) はAuto Setting Mode に設定されま
す。 Auto Setting Mode (ACKS pin = “H”) では、サンプリングスピードとMCLK周波数は自動検出され
(Table 5)、内部クロックは適切な周波数 (Table 6) に自動設定されます。
動作中にMCLKまたはLRCKが止まった場合は、AK4495Sは自動的にリセット状態になり、アナログ出
力はAVDD/2電圧(typ)を出力します。MCLKとLRCKを再入力後、リセット状態が解除され動作を再開し
ます。電源 ON 時 は MCLKとLRCKが入力されるまでパワーダウン状態です。
各スピードでのMCLK周波数はTable 3で示される周波数を外部から供給して下さい。
(1) パラレルモード (PSN pin = “H”)
1. Manual Setting Mode (ACKS pin = “L”)
各スピードでのMCLK周波数はTable 3で示される周波数を外部から供給して下さい。DFS1 bitは“0”に固
定されます。このモードは、4倍速には対応していません。
MS1560-J-01
2013/11
- 22 -
[AK4495S]
LRCK
fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
MCLK (MHz)
BICK
128fs
192fs
256fs
384fs
512fs
768fs
1152fs
64fs
N/A
N/A
8.1920
12.2880
16.3840
24.5760
36.8640 2.0480MHz
N/A
N/A
11.2896
16.9344
22.5792
33.8688
N/A
2.8224MHz
N/A
N/A
12.2880
18.4320
24.5760
36.8640
N/A
3.0720MHz
11.2896
16.9344
22.5792
33.8688
N/A
N/A
N/A
5.6448MHz
12.2880
18.4320
24.5760
36.8640
N/A
N/A
N/A
6.1440MHz
Table 3. System Clock Example (Manual Setting Mode @Parallel Mode)(N/A: Not available)
32kHz~96kHzのサンプリングレートまで対応します(Table 4)。但し、32kHz~48kHzのサンプリングレー
トでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK= 512fs/768fsの時に比べて3dB程度劣化します。
ACKS pin
MCLK
DR,S/N
L
256fs/384fs/512fs/768fs
120dB
H
256fs/384fs
117dB
H
512fs/768fs
120dB
Table 4. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)
2. Auto Setting Mode (ACKS pin = “H”)
MCLK周波数とサンプリングスピードは自動検出(Table 5)されます。各スピードでのMCLK周波数は
Table 6で示される周波数を外部から供給して下さい。
MCLK
Sampling Speed
1152fs
Normal (fs32kHz)
512fs/256fs 768fs/384fs
Normal
256fs
384fs
Double
128fs
192fs
Quad
64fs
96fs
Oct
32fs
48fs
Hex
Table 5. Sampling Speed (Auto Setting Mode @Parallel Mode)
LRCK
Fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
384kHz
768kHz
MCLK(MHz)
192fs
256fs
32fs
48fs
64fs
96fs
128fs
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
24.576
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
36.864
N/A
N/A
N/A
N/A
N/A
N/A
N/A
24.576
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
36.864
N/A
N/A
N/A
N/A
N/A
N/A
22.5792
24.5760
N/A
N/A
N/A
N/A
N/A
N/A
N/A
33.8688
36.8640
N/A
N/A
8.1920
11.2896
12.2880
22.5792
24.5760
N/A
N/A
N/A
N/A
384fs
512fs
768fs
1152fs
12.2880
16.9344
18.4320
33.8688
36.8640
N/A
N/A
N/A
N/A
16.3840
22.5792
24.5760
N/A
N/A
N/A
N/A
N/A
N/A
24.5760
33.8688
36.8640
N/A
N/A
N/A
N/A
N/A
N/A
36.8640
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
Sampling
Speed
Normal
Double
Quad
Oct
Hexa
Table 6. System Clock Example (Auto Setting Mode @Parallel Mode) (N/A: Not available)
MS1560-J-01
2013/11
- 23 -
[AK4495S]
MCLK= 256fs/384fsのとき、Auto Setting Modeは32kHz~96kHzのサンプリングレートまで対応します
(Table 7)。但し、32kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK=
512fs/768fsの時に比べて3dB程度劣化します。
ACKS pin
MCLK
DR,S/N
L
256fs/384fs/512fs/768fs
120dB
H
256fs/384fs
117dB
H
512fs/768fs
120dB
Table 7. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)
3. Digital filter
AK4495SではSD pin, SLOW pinで4種類のディジタルフィルタを設定できます。それぞれ好みの音質で音
楽再生が可能です。
SD pin
L
L
H
H
SLOW pin
L
H
L
H
Mode
Sharp roll-off filter
Slow roll-off filter
Short delay Sharp roll-off filter
Short delay Slow roll-off filter
Table 8. Digital Filter Setting
(default)
AK4495Sはより周波数特性を緩くした動作も可能です。SSLOW pin = “H”のときその動作になります。
(2) シリアルモード (PSN pin = “L”)
1. Manual Setting Mode (ACKS bit = “0”)
MCLK周波数は自動設定されますが、DFS2-0 bitでサンプリングスピードを設定します(Table 9)。各スピ
ードでのMCLK周波数はTable 10で示される周波数を外部から供給して下さい。パワーダウン解除時
(PDN pin = “L”  “H”)はManual Setting Modeに設定されます。DFS2-0 bitを切り替えた場合はRSTN bitで
リセットして下さい。
DFS2
0
0
0
0
1
1
1
1
DFS1
0
0
DFS0
0
1
Sampling Rate (fs)
Normal Speed Mode
30kHz  54kHz
Double Speed Mode
54kHz  108kHz
120kHz 
1
0
Quad Speed Mode
216kHz
1
1
Revered
0
0
Oct Speed Mode
384kHz
0
1
Hexa Speed Mode
768kHz
1
0
Revered
1
1
Revered
Table 9. Sampling Speed (Manual Setting Mode @Serial Mode)
MS1560-J-01
(default)
2013/11
- 24 -
[AK4495S]
LRCK
Fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
384kHz
768kHz
32fs
48fs
64fs
96fs
N/A
N/A
N/A
N/A
N/A
N/A
N/A
12.288
24.576
N/A
N/A
N/A
N/A
N/A
N/A
N/A
18.432
36.864
N/A
N/A
N/A
N/A
N/A
N/A
N/A
24.576
49.152
N/A
N/A
N/A
N/A
N/A
N/A
N/A
36.864
N/A
MCLK(MHz)
128fs
192fs
256fs
N/A
N/A
N/A
N/A
N/A
22.5792
24.5760
49.152
N/A
N/A
N/A
N/A
N/A
N/A
33.8688
36.8640
N/A
N/A
8.1920
11.2896
12.2880
22.5792
24.5760
45.1584
49.152
N/A
N/A
384fs
512fs
768fs
1152fs
12.2880
16.9344
18.4320
33.8688
36.8640
N/A
N/A
N/A
N/A
16.3840
22.5792
24.5760
N/A
N/A
N/A
N/A
N/A
N/A
24.5760
33.8688
36.8640
N/A
N/A
N/A
N/A
N/A
N/A
36.8640
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
Sampling
Speed
Normal
Double
Quad
Oct
Hexa
Table 10. System Clock Example (Manual Setting Mode @Serial Mode)
2. Auto Setting Mode (ACKS bit = “1”)
MCLK周波数とサンプリングスピードは自動検出(Table 11)されるため、DFS2-0 bitの設定は不要です。
各スピードでのMCLK周波数はTable 12で示される周波数を外部から供給して下さい。
MCLK
Sampling Speed
1152fs
Normal (fs32kHz)
512fs/256fs 768fs/384fs
Normal
256fs
384fs
Double
128fs
192fs
Quad
Table 11. Sampling Speed (Auto Setting Mode @Serial Mode)
LRCK
Fs
32.0kHz
44.1kHz
48.0kHz
88.2kHz
96.0kHz
176.4kHz
192.0kHz
384kHz
768kHz
32fs
48fs
64fs
96fs
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
24.576
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
36.864
N/A
N/A
N/A
N/A
N/A
N/A
N/A
24.576
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
36.864
N/A
MCLK(MHz)
128fs
192fs
256fs
N/A
N/A
N/A
N/A
N/A
22.5792
24.5760
N/A
N/A
N/A
N/A
N/A
N/A
N/A
33.8688
36.8640
N/A
N/A
8.1920
11.2896
12.2880
22.5792
24.5760
N/A
N/A
N/A
N/A
384fs
512fs
768fs
1152fs
12.2880
16.9344
18.4320
33.8688
36.8640
N/A
N/A
N/A
N/A
16.3840
22.5792
24.5760
N/A
N/A
N/A
N/A
N/A
N/A
24.5760
33.8688
36.8640
N/A
N/A
N/A
N/A
N/A
N/A
36.8640
N/A
N/A
N/A
N/A
N/A
N/A
N/A
N/A
Sampling
Speed
Normal
Double
Quad
Oct
Hexa
Table 12. System Clock Example (Auto Setting Mode @Serial Mode)
MCLK= 256fs/384fsのとき、Auto Setting Modeは32kHz~96kHzのサンプリングレートまで対応します
(Table 13)。但し、32kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK=
512fs/768fsの時に比べて3dB程度劣化します。
ACKS bit
MCLK
DR,S/N
0
256fs/384fs/512fs/768fs
120dB
1
256fs/384fs
117dB
1
512fs/768fs
120dB
Table 13. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz)
MS1560-J-01
2013/11
- 25 -
[AK4495S]
3. Digital filter
AK4495SではSD bit, SLOW bitで4種類のディジタルフィルタを設定できます。それぞれ好みの音質で音
楽再生が可能です。
SD bit
0
0
1
1
SLOW bit
0
1
0
1
Mode
Sharp roll-off filter
Slow roll-off filter
Short delay Sharp roll-off filter
Short delay Slow roll-off filter
Table 14. Digital Filter Setting
(default)
AK4495Sはより周波数特性を緩くした動作も可能です。SSLOW bit = “1” (05H D0)のときその動作にな
ります。
MS1560-J-01
2013/11
- 26 -
[AK4495S]
[2] DSD mode
必要なクロックは、MCLK, DCLKです。MCLKとDCLKは同期する必要はありますが位相を合わせる必
要はありません。MCLK周波数はDCKS bitで設定します。
動作中(PDN pin = “H”)に、MCLKが止まった場合は、AK4495Sは自動的にリセット状態になり、アナロ
グ出力はAVDD/2電圧(typ)を出力します。
DCKS bit
0
1
MCLK Frequency DCLK Frequency
512fs
64fs
768fs
64fs
Table 15. System Clock (DSD Mode)
(default)
AK4495SはDSDデータストリームの2.8224MHz(64fs)と5.6448MHz(128fs)に対応します。設定はDSDSEL
bitで行い、DSDSEL bit = “0”のとき2.8224MHz (64fs)に対応し、DSDSEL bit = “1”のとき5.6448MHz (128fs)
に対応します。
DSDSEL
DSD data stream
bit
0
2.8224MHz
(default)
1
5.6448MHz
Table 16. DSD Sampling Speed Control
AK4495SはVolume pass機能があります。DSDD1-0 bitで3種類選択できます。
DSDD1
DSDD0
Mode
0
0
Normal path
0
1
Volume pass
1
0
Reserved
1
(default)
1
Reserved
Table 17. DSD Play Back Mode Control
AK4495SはDSDのオーディオデータが2048sample(1/fs)の期間すべて”1”, “0”となったとき内部で出力を
ミュートする機能があります。DDM bitでこのミュート機能が有効になります。ミュートされた場合、
LchとRchのフラグをDML bit, DMR bitに立てます。信号が通常のレベルに戻った時にミュートを自動解
除するか、レジスタで解除するかをDMC bitで選択できます。ミュートをレジスタで解除する場合は
DMRE bitで解除することが出来ます。
MS1560-J-01
2013/11
- 27 -
[AK4495S]
■ オーディオインタフェースフォーマット
[1] PCM mode
オーディオデータはBICKとLRCKを使ってSDATAから入力されます。8種類のデータフォーマット
(Table 20)は、DIF2-0 pin(パラレルモード)または、DIF2-0 bit(シルアルモード)で選択できます。全
モードともMSBファースト、2’sコンプリメントのデータフォーマットでBICKの立ち上がりでラッチさ
れます。Mode 2を16ビット、20ビットで使った場合はデータのないLSBには“0”を入力して下さい。
Mode
0
1
2
3
4
5
6
7
DIF2
0
0
0
0
1
1
1
1
DIF1
0
0
1
1
0
0
1
1
DIF0
Input Format
BICK
0
16bit後詰め
 32fs
1
20bit後詰め
 48fs
0
24bit前詰め
 48fs
1
24bit I2S互換
 48fs
0
24bit後詰め
 48fs
1
32bit後詰め
 64fs
0
32bit前詰め
64fs
1
32bit I2S互換
 64fs
Table 18. Audio Interface Format
Figure
Figure 1
Figure 2
Figure 3
Figure 4
Figure 2
Figure 5
Figure 6
Figure 7
(default)
LRCK
0
1
10
11
12
13
14
15
0
1
10
11
12
13
14
15
0
1
BICK
(32fs)
SDATA
Mode 0
15
0
14
6
1
5
14
4
15
3
16
2
17
1
0
31
15
0
14
6
5
14
1
4
15
3
16
2
17
1
0
31
15
14
0
1
0
1
BICK
(64fs)
SDATA
Mode 0
Don’t care
15
14
Don’t care
0
15
14
0
15:MSB, 0:LSB
Lch Data
Rch Data
Figure 1. Mode 0 Timing
LRCK
0
1
8
9
10
11
12
31
0
1
8
9
10
11
12
31
BICK
(64fs)
SDATA
Mode 1
Don’t care
19
0
Don’t care
19
0
Don’t care
19
0
19
0
19:MSB, 0:LSB
SDATA
Mode 4
Don’t care
23
22
21
20
23
22
21
20
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 2. Mode 1/4 Timing
MS1560-J-01
2013/11
- 28 -
[AK4495S]
LRCK
0
1
2
22
23
24
30
31
0
1
2
22
23
24
30
31
0
1
BICK
(64fs)
SDATA
23
22
1
0
Don’t care
23
22
0
1
Don’t care
23
22
0
1
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 3. Mode 2 Timing
LRCK
0
1
2
3
23
24
25
31
0
1
2
3
23
24
25
31
BICK
(64fs)
SDATA
23
1
22
0
Don’t care
23
22
0
1
23
Don’t care
23:MSB, 0:LSB
Lch Data
Rch Data
Figure 4. Mode 3 Timing
LRCK
0
1
2
20
21
22
32
33
63
0
1
2
20
21
22
32
33
63
0
1
BICK(128fs)
SDATA
31
0
1
2
12
13
14
23
1
24
0
31
31
0
1
2
12
13
14
23
1
24
0
31
0
1
BICK(64fs)
SDATA
31 30
20 19 18
9
8
1
0
31 30
Lch Data
20
19 18
9
8
1
0
31
Rch Data
31: MSB, 0:LSB
Figure 5. Mode 5 Timing
MS1560-J-01
2013/11
- 29 -
[AK4495S]
LRCK
0
1
2
20
21
22
32
33
63
0
1
2
20
21
22
32
33
63
0
1
BICK(128fs)
SDATA
31 30
0
1
12 11 10
2
12
13
0
14
31 30
23
24
31
0
12
1
11 10
2
12
0
13
14
31
23
24
31
0
1
BICK(64fs)
SDATA
31 30
20 19 18
8
9
0
1
31 30
20
19 18
Lch Data
8
9
0
1
31
Rch Data
31: MSB, 0:LSB
Figure 6. Mode 6 Timing
LRCK
0
1
2
20
21
22
33
34
63
0
1
2
20
21
22
33
34
63
24
25
31
0
1
BICK(128fs)
SDATA
31
0
1
13 12 11
2
12
13
0
14
31
24
25
31
0
1
13
2
12 11
12
0
13
14
0
1
BICK(64fs)
SDATA
0
31
21 20 19
8
9
1
2
0
31
21
20 19
Lch Data
9
8
2
1
0
Rch Data
31: MSB, 0:LSB
Figure 7. Mode 7 Timing
[2] DSD mode
DSDデータ入力の場合は、DIF2-0 pin及びDIF2-0 bitは無効です。DCLK周波数は64fs, 128fsです。DCLK
の極性はDCKB bitで反転することが可能です。
DCLK (64fs)
DCKB=1
DCLK (64fs)
DCKB=0
DSDL,DSDR
Normal
D0
DSDL,DSDR
Phase Modulation
D0
D1
D1
D2
D1
D2
D3
D2
D3
Figure 8. DSD Mode Timing
MS1560-J-01
2013/11
- 30 -
[AK4495S]
[3] 外部デジタルフィルタモード (EX DF I/F mode)
下記表の、DWはWCK1周期中のBCKの個数です。
オーディオデータはMCLK, BCK及びWCKを使ってDINL, DINRから入力されます。3種類のデータフォ
ーマット(Table 20)がDIF2-0bitで選択できます。データはBCKの立ち上がりでラッチされます。BCKには
MCLKと同じクロックを入力してください。BCK, MCLKはバーストしたものを入力しないでください。
各スピードでのMCLKとBCKの周波数はTable 19で示される周波数を外部から入力してください。
Sampling
Speed[kHz]
MCLK&BCK [MHz]
WCK
ECS
512fs
768fs
24.576
36.864
16fs
768
0
(default)
(432-864)
32
48
DW
12.288
18.432
24.576
36.864
8fs
384
1
(216-432)
32
48
64
96
DW
Table 19. System Clock Example (EX DF I/F mode) (N/A: Not available)
256fs
N/A
384fs
N/A
Mode DIF2
DIF1
DIF0
Input Format
0
0
0
0
16bit後詰め
1
0
0
1
N/A
2
0
1
0
N/A
3
0
1
1
N/A
4
1
0
0
24bit後詰め
5
1
0
1
(default)
32bit後詰め
6
1
1
0
N/A
7
1
1
1
N/A
Table 20. Audio Interface Format (EX DF I/F mode) (N/A: Not available)
1/16fs or 1/8fs or 1/4fs or 1/2fs
WCK
0
1
8
9
10
11
16
17
26
27
28
29
30
31
0
1
BCK
DINL or
DINR
31
0
30
1
24 23
5
22
6
21
7
20
8
17
16
47
15
48
14
6
5
65
49
4
3
92
2
93
1
94
0
95
0
1
BCK
DINL or
DINR
Don’t care
0
1
Don’t care
5
6
7
Don’t care
8
23
24
31
17
25
2
3
44
45
1
46
0 Don’t care
47
0
1
BCK
DINL or
DINR
Don’t care
Don’t care
Don’t care
31
3
2
1
0
Don’t care
Figure 9. EX DF I/F Mode Timing
MS1560-J-01
2013/11
- 31 -
[AK4495S]
■ D/A変換モード切り替えタイミング
RSTN bit
4/fs
D/A Mode
PCM Mode
DSD Mode
0
D/A Data
PCM Data
DSD Data
Figure 10. D/A Mode Switching Timing (PCM to DSD)
RSTN bit
D/A Mode
DSD Mode
PCM Mode
4/fs
D/A Data
PCM Data
DSD Data
Figure 11. D/A Mode Switching Timing (DSD to PCM)
Note. DSD mode時は25%から75%デューティを信号レンジとします。SACDフォーマットブック(Scarlet
Book)では、DSD信号のピークレベルがこのデューティを越えることは推奨されていません。
■ ディエンファシスフィルタ
IIRフィルタによる3周波数(32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ(50/15s特性)を内
蔵しています。256fs/384fs と128fs/192fs の時にはディエンファシスフィルタはOFFです。DSD mode時に
はDEM1-0 bitは無効です。PCM modeとDSD modeを切り替えても設定値は保持されます。
DEM1
DEM0
Mode
0
0
44.1kHz
0
1
OFF
(default)
1
0
48kHz
1
1
32kHz
Table 21. De-emphasis Control
■ 出力ボリューム (PCM, DSD)
AK4495Sは、チャンネル独立のディジタル出力ボリューム(ATT)を内蔵しており、MUTEを含む0.5dBステップ、
256レベル可変できます。このボリュームはDACの前段に配置され、入力データを0dBから-127dBまでアッテネ
ーション、またはミュートできます。設定値間の遷移はソフト遷移を採用しているので遷移中にスイッチングノイズ
は発生しません。FFH(dB)から00H(MUTE)までには7424/fsかかります。イニシャルリセットするとアッテネーショ
ンレベルはFFHに初期化されます。RSTN bit = “0”に設定すると、ATT値はFFHに初期化され、その後、RSTN
bit = “1”に設定すると、ATT値はそれぞれの設定値へ復帰します。PCM mode とDSD mode を切り替えてもレジ
スタ設定値は保持されます。
遷移時間
0dB to MUTE
fs = 44.1kHz
168.3ms
fs = 96kHz
77.3ms
fs = 192kHz
38.6ms
Table 22. ATT 遷移時間
Sampling Speed
MS1560-J-01
2013/11
- 32 -
[AK4495S]
■ ゼロ検出機能 (PCM, DSD)
AK4495Sはチャネル独立のゼロ検出機能を持ちます。各チャネルの入力データが8192回連続して“0”の場
合、各チャネルのDZF pinが独立に“H”になります。その後、各チャネルの入力データが“0”でなくなる
と対応するチャネルのDZF pinが“L”になります。RSTN bitが“0”の場合、両チャネルのDZF pinが“H”にな
ります。RSTN bitが“1”になった後、各チャネルの入力データが“0”でなくなると対応するチャネルのDZF
pinが4  5LRCK後に“L”になります。また、DZFM bitを“1”にすると両チャネルの入力データが8192回連
続して“0”の場合のみ、両チャネルのDZF pinが“H”になります。ゼロ検出機能はDZFE bitで無効にできま
す。この時、両チャネルのDZF pinは常に“L”です。DZF pinの極性はDZFB bitで反転することが可能です。
DZFE
DZFB
Data
DZF-pin
0
-
L
1
-
H
not zero
L
Zero detect
H
not zero
H
0
0
1
1
Zero detect
L
Table 23. Zero Detect Function and DZF Pin Output
■ モノラル出力機能(PCM, DSD, Ex DF I/F)
AK4495SはMONO bitとSELLR bitで入力と出力の組み合わせを変更できます。この機能はすべてのオー
ディオフォーマットで使用できます。
MONO bit
SELLR bit
0
0
1
1
Lch Out
0
Lch In
1
Rch In
0
Lch In
1
Rch In
Table 24. MONO Mode Output Select
Rch Out
Rch In
Lch In
Lch In
Rch In
■ 音質調整機能(PCM, DSD, Ex DF I/F)
AK4495Sは好みにより、SC2-0 bitで音質をコントロールできます。
SC1
SC0
Mode
0
0
1
0
1
2
1
0
3
1
1
4
Table 25. SC1-0 bits Control
(default)
SC2 bitは “1”のときMode5となる。
MS1560-J-01
2013/11
- 33 -
[AK4495S]
■ ソフトミュート機能 (PCM, DSD)
ソフトミュートはディジタル的に実行されます。SMUTE pinを“H”またはSMUTE bitを“1”にするとその
時点のATT設定値からATT設定値  ATT遷移時間で入力データが (“0”)までアテネーションされます。
SMUTE pinを“L”またはSMUTE bitを“0”にすると状態が解除され、からATT設定値  ATT遷移時間
でATT設定値まで復帰します。ソフトミュート開始後、までアテネーションされる前に解除されると
アテネーションが中断され、同じサイクルでATT設定値まで復帰します。ソフトミュート機能は信号を
止めずに信号源を切り替える場合などに有効です。
SMUTE pin or
SMUTE bit
(1)
(1)
ATT_Level
(3)
Attenuation
-
GD
(2)
GD
(2)
AOUT
DZF pin
(4)
8192/fs
注:
(1) ATT設定値  ATT遷移時間。例えば、Normal Speed Mode時、ATT設定値が“255”の場合は7424LRCK
サイクルです。
(2) ディジタル入力に対するアナログ出力は群遅延(GD)をもちます。
(3) ソフトミュート開始後、までアテネーションされる前に解除されるとアテネーションが中断さ
れ、同じサイクルでATT設定値まで復帰します。
(4) 各チャネルの入力データが8192回連続して“0”の場合、各チャネルのDZF pinは“H”になります。そ
の後、各チャネルの入力データが“0”でなくなると、対応するチャネルのDZF pinが“L”になります。
Figure 12. Soft Mute Function
■ システムリセット
電源ON時には、PDN pinに一度“L”を入力してリセットして下さい。アナログ部はMCLK入力によりパワ
ーダウン状態が解除され、ディジタル部は内部カウンタがMCLKを4/fsカウントした後、パワーダウン状
態が解除されます。
MS1560-J-01
2013/11
- 34 -
[AK4495S]
■ パワーON/OFF タイミング
AK4495SはPDN pinを“L”にすることでレジスタがリセットされパワーダウンモードに入ります。アナロ
グ出力はフローティング(Hi-Z)です。 PDNのエッジでクリックノイズが起こります。クリックノイズが
システムに影響する場合は、アナログ出力を外部でミュートしてください。
RSTN bit “0”でDAC部分をリセットすることが出来ます。この場合レジスタは初期化されず、アナログ
出力はVCML/Rになります。RSTNのエッジで起こるクリックノイズが、システムに影響する場合は、ア
ナログ出力を外部でミュートしてください。
Power
PDN pin
(1)
Internal
State
Normal Operation
DAC In
(Digital)
“0”data
“0”data
GD
DAC Out
(Analog)
(3)
Reset
(2)
(4)
GD
(4)
(3)
(5)
Clock In
Don’t care
Don’t care
MCLK,LRCK,BICK
(7)
DZFL/DZFR
External
Mute
(6)
Mute ON
Mute ON
Notes:
(1) 電源投入後PDN pinを “L”からスタートし150ns以上の間、PDN pinを“L”にして下さい。
(2) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。
(3) パワーダウン時、アナログ出力はHi-Zです。
(4) PDN信号のエッジ(“ ”)でクリックノイズが出力されます。このノイズはデータが“0”の場合で
も出力されます。
(5) パワーダウン状態(PDN pin = “L”)では各クロック入力(MCLK, BICK, LRCK)を止めることができ
ます。
(6) クリックノイズ(3)が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング
例を示します。
(7) パワーダウン状態(PDN pin = “L”)では、DZFL/R pinは“L”になります。
Figure 13. Power-down/up Sequence Example
MS1560-J-01
2013/11
- 35 -
[AK4495S]
■ リセット機能
(1) RSTN bitによるリセット
RSTN bitを“0”にするとDACはリセットされますが、内部レジスタは初期化されません。この時、アナロ
グ出力はVCML/R電圧になり、DZFL/DZFR pinは“H”になります。Figure 14にRSTN bitによるリセットシ
ーケンスを示します。
RSTN bit
3~4/fs (5)
2~3/fs (5)
Internal
RSTN bit
Internal
State
Normal Operation
Power-down
D/A In
(Digital)
“0” data
(1)
D/A Out
(Analog)
Normal Operation
Digital Block
GD
GD
(3)
(2)
(3)
(1)
2/fs(4)
DZF
(6)
注:
(1) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(2) RSTN bit = “0”時アナログ出力はVCOM電圧です。
(3) 内部RSTN信号のエッジ(“ ”)でクリックノイズが出力されます。このノイズはデータが “0”の場
合でも出力されます。
(4) DZF pinはRSTN bitの立ち下がりエッジで “H”になり、LSI内部のRSTN bitの立ち上がりエッジの
2/fs後 “L”になります。
(5) RSTN bitを書き込んでからLSI内部のRSTN bitが変化するまでの立ち下がり時に3 ~4/fs かかりま
す。また、立ち上がり時に2 ~ 3/fsかります。
(6) クリックノイズ(3)又はHi-Z出力(2)が問題になる場合はアナログ出力を外部でミュートしてくだ
さい。
Figure 14. リセットタイミング例
MS1560-J-01
2013/11
- 36 -
[AK4495S]
(2) MCLK停止またはLRCK/WCK停止によるリセット
PCM modeで動作中 (PDN pin = “H”) にMCLK またはLRCKが止まった場合は、AK4495Sは自動的にリセ
ット状態になり、アナログ出力はフローティング状態(Hi-Z)になります。MCLKとLRCKを再入力後、リ
セット状態が解除され動作を再開します。MCLK またはLRCKを止めているときは、ゼロ検出機能は動
作しません。DSD modeで動作中はMCLKが止まった場合、リセット状態になります。外部デジタルフィ
ルタモードで動作中はMCLK、WCKが止まった場合、リセット状態になります。
AVDD pin
DVDD pin
PDN pin
(1)
Internal
State
Power-down
D/A In
(Digital)
Power-down
Normal Operation
Normal Operation
(3)
GD
D/A Out
(Analog)
Digital Circuit Power-down
(2)
GD
(4)
Hi-Z
(5)
(2)
(4)
(4)
(5)
Clock In
MCLK, LRCK Stop
MCLK, LRCK
External
MUTE
(6)
(6)
(6)
Notes:
(1) 電源投入後PDN pinを “L”からスタートし150ns以上の間、PDN pinを“L”にして下さい。
(2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。
(3) ディジタルデータの入力を止めることができます。この区間に“0”データを入力しておくことで、
MCLK, LRCK再入力後のクリックノイズを軽減できます。
(4) PDN pinの立ち上がり(“”)及びMCLKの入力から、3~4LRCK以内にクリックノイズが出力されま
す。このノイズはデータが“0”の場合でも出力されます。
(5) リセット状態(MCLKまたはLRCK/WCK停止)では、各クロック入力(MCLK, BICK, LRCK/WCK)を
とめることができます。
(6) クリックノイズ(4)が問題になる場合はアナログ出力を外部でミュートしてください。タイミング
例をFigure 15に記します
Figure 15. リセットタイミング例
MS1560-J-01
2013/11
- 37 -
[AK4495S]
■ 同期化機能
AK4495Sは内部のカウンタを外部クロックのエッジから3/256fsの範囲内になるよう、内部カウンタをリ
セットする機能を備えています。PCM modeもしくはEXDF modeで動作中にSYNCE-bitを”1”に設定する
と、両方のチャネルの入力データが8192回連続して“0”の場合、もしくはRSTN bit=”0”の場合に、クロッ
ク同期化機能が有効になります。PCM mode時はLRCKの立下りエッジ(データフォーマットI2S mode時
は立上りエッジ)に同期させ、EXDF mode時はWCKの立下りエッジに同期させます。
このとき、アナログ出力はVCML/R電圧になります。Figure 16に入力データが8192回連続して“0”の場合
の同期化シーケンス、Figure 17にRSTN bitを用いた同期化シーケンスを示します。
(1) 入力データが8192回連続して“0”の場合の同期化
入力データが8192回連続して"0"の場合、もしくはアッテネーション設定によりデータが8192回連続して
"0"になった場合、DZFL/DZFR pinは“H”になり同期化機能が有効になります。なお、同期化機能は両方
のチャネルのデータが8192回連続して"0"の場合になると有効になります。Figure 16に入力データが8192
回連続して“0”の場合の同期化シーケンスを示します。
D/A In
(Digital)
SMUTE
(1)
(1)
ATT_Level
Attenuation
-
GD
GD
(4)
AOUT
DZF pin
(2)
8192/fs
(2)
8192/fs
SYNC
Operation (2)
Internal Counter
Reset
Internal
Data Reset
GD
SYNC
Operation (2)
(5)
4~5/fs (3)
注:
(1) ATT設定値  ATT遷移時間。例えば、Normal Speed Mode時、ATT設定値が“255”の場合は7424LRCK
サイクルです。
(2) 両方のチャネルの入力データが8192回連続して“0”の場合、両法のチャネルのDZF pinが“H”になり、
同期化機能は有効になります。
(3) 内部カウンタリセット時は4~5/fsの間、内部データを強制的に"0"に固定します。
(4) 内部カウンタリセット時にクリックノイズが出力されることがあります。このノイズはデータが
“0”の場合でも出力されます。クリックノイズが問題になる場合はアナログ出力を外部でミュートし
てください。
(5) 内部クロックと外部クロック入力が同期している場合は、同期化機能が有効であってもカウンタ
リセットはされません。
Figure 16. 入力データが8192回連続して“0”の場合の同期化シーケンス
MS1560-J-01
2013/11
- 38 -
[AK4495S]
(2) RSTN-bitを用いた同期化シーケンス
RSTN bitを“0”にするとDZFL/DZFR pinは“H”になり、その後3~4/fs後にDACがリセットされアナログ出
力がVCML/R電圧になります。同期化機能は両方のDZFL/DZFR pinが"H"になると有効になります。
Figure 17にRSTN-bitを用いた同期化シーケンスを示します。
RSTN bit
3~4/fs (4)
2~3/fs (4)
Internal
RSTN bit
Internal
State
Normal Operation
D/A In
(Digital)
force”0” (2)
(3)
D/A Out
(Analog)
Normal Operation
Digital Block Power-down
GD
GD (3)
(5)
(5)
2/fs(4)
DZF
SYNC Operation (1)
Internal Counter
Reset
Internal
Data Reset
4~5/fs (2)
注:
(1) DZF pinはRSTN bitの立ち下がりエッジで “H”になり、LSI内部のRSTN bitの立ち上がりエッジの2/fs
後 “L”になります。この間、同期化機能は有効になります。
(2) 内部カウンタリセット時は4~5/fsの間、内部データを強制的に"0"に固定します。
(3) ディジタル入力に対してアナログ出力は群遅延(GD)を持つため、RSTN bitに"0"を書き込む際は群
遅延期間以上の間無入力状態にしておくことを勧めます。
(4) RSTN bitを書き込んでからLSI内部のRSTN信号が変化するまでの立ち下がり時に3 ~4/fs かかりま
す。また、立ち上がり時に3 ~ 4/fsかります。同期化機能はRSTN bit=”0”の書き込みと同時に有効に
なるため、LSI内部のRSTN信号が"1"に変化する前に内部カウンタがリセットされる場合がありま
す。
(5) 内部RSTN信号のエッジ(“ ”)や内部カウンタリセット時にクリックノイズが出力されます。この
ノイズはデータが “0”の場合でも出力されます。クリックノイズが問題になる場合はアナログ出力
を外部でミュートしてください。
Figure 17. RSTN-bitを用いた同期化シーケンス
MS1560-J-01
2013/11
- 39 -
[AK4495S]
■ レジスタコントロールインタフェース
(1) 3線シリアルコントロールモード (I2C pin = “L”)
AK4495Sのいくつかの機能はピン(パラレルモード)とレジスタ(シリアルモード)のどちらでも設定でき
ますが、パラレルモード時にはレジスタ設定は無効、シリアルモード時にはピン設定は無効になります。
PSN pinの設定を変更した場合は、PDN pinでAK4495Sをリセットして下さい。シリアルモードではPSN
pinを“L”にすることによってイネーブルされます。このモードでは3線式シリアルI/F pin: CSN, CCLK,
CDTIで書き込みを行います。I/F上のデータはChip address (2bit, C1/0), Read/Write (1bit, “1”固定, Write
only), Register address (MSB first, 5bit)とControl data (MSB first, 8bit)で構成されます。データ送信側はCCLK
の“”で各ビットを出力し、受信側は“”で取り込みます。データの書き込みはCSNの“”で有効になり
ます。CCLKのクロックスピードは5MHz (max)です。
Function
Parallel Control Mode Serial Control Mode
Audio Format
Y
Y
Auto Setting Mode
Y
De-emphasis
Y
Y
SMUTE
Y
Y
DSD Mode
Y
EX DF I/F
Y
Zero Detection
Y
Sharp Roll off filter
Y
Y
Slow Roll off filter
Y
Minimum delay Filter
Y
Y
Digital Attenuator
Y
Table 26. Function List (Y: Available, -: Not available)
PDN pinを“L”にすると内部レジスタ値が初期化されます。また、シリアルモードではRSTN bitに“0”を書
き込むと内部タイミング回路がリセットされます。但し、このときレジスタの内容は初期化されません。
CSN
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
CCLK
CDTI
C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
C1-C0: Chip Address (C1 bit =CAD1 pin, C0 bit =CAD0 pin)
R/W:
READ/WRITE (Fixed to “1”, Write only)
A4-A0: Register Address
D7-D0: Control Data
Figure 18. Control I/F Timing
*3線シリアルモードではデータ読み出しをサポートしません。
*PDN pin = “L”時、及びマスタクロックが供給されていない時は、コントロールレジスタへの書き込み
はできません。
*CSNが“L”期間中にCCLKの“”が15回以下または17回以上の場合にはデータは書き込まれません。
MS1560-J-01
2013/11
- 40 -
[AK4495S]
(2) I2Cバスコントロールモード (I2C pin = “H”)
AK4495SのI2Cバスモードのフォーマットは、高速モード(max:400kHz, Ver1.0)に対応しています。
(2)-1. WRITE命令
I2Cバスモードにおけるデータ書き込みシーケンスはFigure 19に示されます。バス上のICへのアクセスに
は、最初に開始条件(Start Condition)を入力します。SCLラインが “H”の時にSDAラインを “H”から “L”に
すると、開始条件が作られます(Figure 25)。開始条件の後、スレーブアドレスが送信されます。このア
ドレスは7bitから構成され、8bit目にはデータ方向ビット(R/W)が続きます。上位5bitは “00100”固定、次
の1bitはアクセスするICを選ぶためのアドレスビットで、CAD0 pinにより設定されます(Figure 20)。アド
レスが一致した場合、AK4495Sは確認応答(Acknowledge)を生成し、命令が実行されます。マスタは確認
応答用のクロックパルスを生成し、SDAラインを解放しなければなりません(Figure 26)。R/Wビットが
“0”の場合はデータ書き込み、R/Wビットが “1”の場合はデータ読み出しを行います。
第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8bit、MSB firstで構成され、上位3bit
は “0”固定です(Figure 21)。第3バイト以降はコントロールデータです。コントロールデータは8bit、MSB
firstで構成されます(Figure 22)。AK4495Sは、各バイトの受信を完了するたびに確認応答を生成します。
データ転送は、必ずマスタが生成する停止条件(Stop Condition)によって終了します。SCLラインが “H”
の時にSDAラインを “L”から “H”にすると、停止条件が作られます(Figure 25)。
AK4495Sは複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止
条件を送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサ
ブアドレスに格納されます。アドレス “09H”を越えるデータを送ると、内部レジスタに対応するアドレ
スカウンタはロールオーバし、アドレス “00H”から順に格納されます。
クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の
間で状態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 27)。SCLライン
が “H”の時にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。
S
T
A
R
T
SDA
S
S
T
O
P
R/W= “0”
Slave
Address
Sub
Address(n)
A
C
K
Data(n)
Data(n+1)
A
C
K
A
C
K
Data(n+x)
A
C
K
A
C
K
P
A
C
K
Figure 19. I2Cバスモードのデータ書き込みシーケンス
0
0
1
0
0
CAD1
CAD0
R/W
A1
A0
D1
D0
(CAD0はpinにより設定)
Figure 20. 第1バイトの構成
0
0
0
A4
A3
A2
Figure 21. 第2バイトの構成
D7
D6
D5
D4
D3
D2
Figure 22. 第3バイト以降の構成
MS1560-J-01
2013/11
- 41 -
[AK4495S]
(2)-2. READ命令
R/Wビットが “1”の場合、AK4495SはREAD動作を行います。指定されたアドレスのデータが出力された
後、マスタが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、
次のアドレスのデータを読み出すことができます。アドレス “09H”のデータを読み出した後、さらに次
のアドレスを読み出す場合にはアドレス “00H”のデータが読み出されます。
AK4495Sはカレントアドレスリードとランダムリードの2つのREAD命令を持っています。
(2)-2-1. カレントアドレスリード
AK4495Sは内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定さ
れたアドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次の
アドレス値を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であ
り、その後カレントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレン
トアドレスリードでは、AK4495SはREAD命令のスレーブアドレス(R/W = “1”)の入力に対して確認応答
を生成し、次のクロックから内部のアドレスカウンタで指定されたデータを出力したのち内部カウンタ
を1つインクリメントします。データが出力された後、マスタが確認応答を生成せず停止条件を送ると、
READ動作は終了します。
S
T
A
R
T
SDA
S
S
T
O
P
R/W= “1”
Slave
Address
Data(n)
A
C
K
Data(n+1)
A
C
K
Data(n+2)
A
C
K
Data(n+x)
A
C
K
A
C
K
P
A
C
K
Figure 23. CURRENT ADDRESS READ 命令
(2)-2-2. ランダムアドレスリード
ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレス
リードはREAD命令のスレーブアドレス(R/W bit= “1”)を入力する前に、ダミーのWRITE命令を入力する
必要があります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブア
ドレス(R/W = “0”)、読み出すアドレスを順次入力します。AK4495Sがこのアドレス入力に対して確認応
答を生成した後、再送条件、READ命令のスレーブアドレス(R/W bit= “1”)を入力します。AK4495Sはこ
のスレーブアドレスの入力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部ア
ドレスカウンタを1つインクリメントします。データが出力された後、マスタがアクノリッジを生成せ
ず停止条件を送ると、READ動作は終了します。
S
T
A
R
T
SDA
S
S
T
A
R
T
R/W= “0”
Slave
Address
Sub
Address(n)
A
C
K
S
A
C
K
S
T
O
P
R/W= “1”
Slave
Address
Data(n)
A
C
K
Data(n+1)
A
C
K
Data(n+x)
A
C
K
A
C
K
P
A
C
K
Figure 24. RANDOM ADDRESS READ 命令
MS1560-J-01
2013/11
- 42 -
[AK4495S]
SDA
SCL
S
P
start condition
stop condition
Figure 25. 開始条件と停止条件
DATA
OUTPUT BY
TRANSMITTER
not acknowledge
DATA
OUTPUT BY
RECEIVER
acknowledge
SCL FROM
MASTER
2
1
8
9
S
clock pulse for
acknowledgement
START
CONDITION
Figure 26. I2Cバスでの確認応答
SDA
SCL
data line
stable;
data valid
change
of data
allowed
Figure 27. I2Cバスでのビット転送
MS1560-J-01
2013/11
- 43 -
[AK4495S]
ファンクションリスト
機能
Attenuation Level
デフォルト
0dB
ビット
ATT7-0
PCM
Y
Y
-
Disable
16fs(fs=44.1kHz)
24bit前詰め
Disable
Separated
Sharp roll-off filter
OFF
Normal Operation
PCM mode
512fs
アドレス
03H
04H
00H
00H
00H
01H
01H
01H
01H
01H
02H
02H
External Digital Filter I/F Mode
Ex DF I/F mode clock setting
Audio Data Interface Modes
Data Zero Detect Enable
Data Zero Detect Mode
Minimum delay Filter Enable
De-emphasis Response
Soft Mute Enable
DSD/PCM Mode Select
Master Clock Frequency Select at
DSD mode
MONO mode Stereo mode select
Inverting Enable of DZF
The data selection of L channel
and R channel
EXDF
ESC
DIF2-0
DZFE
DZFM
SD
DEM1-0
SMUTE
DP
DCKS
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
-
-
Y
-
Stereo
“H” active
R channel
02H
02H
02H
MONO
DZFB
SELLR
Y
Y
Y
Y
Y
-
Y
Y
Y
DSD
Ex DF I/F
(Y: Available, -: Not available)
Table 27. ファンクションリスト
MS1560-J-01
2013/11
- 44 -
[AK4495S]
■ レジスタマップ
Addr
00H
01H
02H
03H
04H
05H
06H
07H
08H
09H
Register Name
Control 1
Control 2
Control 3
Lch ATT
Rch ATT
Control4
Control5
Control6
Control7
Reserved
D7
ACKS
DZFE
DP
ATT7
ATT7
INVL
DDM
0
0
0
D6
EXDF
DZFM
0
ATT6
ATT6
INVR
DML
0
0
0
D5
ECS
SD
DCKS
ATT5
ATT5
0
DMR
0
0
0
D4
0
DFS1
DCKB
ATT4
ATT4
0
DMC
0
0
0
D3
DIF2
DFS0
MONO
ATT3
ATT3
0
DMRE
0
0
0
D2
DIF1
DEM1
DZFB
ATT2
ATT2
0
DSDD1
0
SC2
0
D1
DIF0
DEM0
SELLR
ATT1
ATT1
DFS2
DSDD0
0
SC1
0
D0
RSTN
SMUTE
SLOW
ATT0
ATT0
SSLOW
DSDSEL
SYNCE
SC0
0
Note:
アドレス07H  1FHへの書き込みは禁止です。
PDN pinを“L”にするとレジスタの内容が初期化されます。
RSTN bitに“0”を書き込むと内部タイミング回路がリセットされますが、レジスタの内容は初期化さ
れません。
PSN pinの設定を変更した場合は、PDN pinでAK4495Sをリセットして下さい。
■ 詳細説明
Addr Register Name
00H Control 1
Default
D7
ACKS
0
D6
EXDF
0
D5
ECS
0
D4
0
0
D3
DIF2
0
D2
DIF1
1
D1
DIF0
0
D0
RSTN
0
RSTN: Internal Timing Reset
0: Reset. All registers are not initialized. (default)
1: Normal Operation
“0”で内部タイミング回路がリセットされますが、レジスタの内容は初期化されません。
PSN pin = “H”のときレジスタの内容にかかわらず、動作します。
DIF2-0:Audio Data Interface Modes (Table 18)
初期値は“010” (Mode2: 24bit前詰め)です。
ECS: Ex DF I/F mode clock setting (Table 19)
0: 768kHz sampling rate (default)
1: 386kHz sampling rate
EXDF: External Digital Filter I/F Mode (Serial mode only)
0: Disable: Internal Digital Filter mode (default)
1: Enable: External Digital Filter mode
ACKS: Master Clock Frequency Auto Setting Mode Enable (PCM only)
0: Disable: Manual Setting Mode (default)
1: Enable: Auto Setting Mode
ACKS bitが“1”の時、サンプリング周波数とMCLK周波数は自動検出されます。
MS1560-J-01
2013/11
- 45 -
[AK4495S]
Addr Register Name
01H Control 2
Default
D7
DZFE
0
D6
DZFM
0
D5
SD
1
D4
DFS1
0
D3
DFS0
0
D2
DEM1
0
D1
DEM0
1
D0
SMUTE
0
SMUTE: Soft Mute Enable
0: Normal Operation (default)
1: DAC outputs soft-muted.
DEM1-0: De-emphasis Response
初期値は“01” (OFF)です。
DFS1-0: Sampling Speed Control (Table 9)
初期値は“000” (Normal Speed)です。DFS2-0 bitを切り替えた場合、クリックノイズが発生し
ます。
SD:
DFS2
0
0
DFS1
0
0
0
1
0
1
1
1
1
1
0
0
1
1
DFS0
0
1
Sampling Rate (fs)
Normal Speed Mode
30kHz  54kHz (default)
Double Speed Mode
54kHz  108kHz
120kHz 
0
Quad Speed Mode
216kHz
1
Reserved
0
Oct Speed Mode
384kHz
1
Hexa Speed Mode
768kHz
0
Reserved
1
Reserved
Table 9. Sampling Speed (Manual Setting Mode @Serial Mode)
Minimum delay Filter Enable
0: Traditional filter
1: Short delay filter (default)
SD
0
0
1
1
SLOW
0
1
Mode
Sharp roll-off filter
Slow roll-off filter
Short delay sharp roll off
0
(default)
filter
1
Short delay slow roll off filter
Table 14. Digital Filter Setting
DZFM:
Data Zero Detect Mode
0: Channel Separated Mode (default)
1: Channel ANDed Mode
DZFM bitを“1”にすると両チャネルの入力データが8192回連続して“0”の場合のみ、両チャ
ネルのDZF pinが“H”になります。
DZFE:
Data Zero Detect Enable
0: Disable (default)
1: Enable
Zero detect function can be disabled by DZFE bit “0”. In this case, the DZF pins of both channels are
always “L”.
MS1560-J-01
2013/11
- 46 -
[AK4495S]
Addr Register Name
02H Control 3
Default
SLOW:
D7
DP
0
D6
0
0
D5
DCKS
0
D4
DCKB
0
D3
MONO
0
D2
DZFB
0
D1
SELLR
0
D0
SLOW
0
Slow Roll-off Filter Enable
0: Sharp roll-off filter (default)
1: Slow roll-off filter
SD
0
0
1
1
SLOW
Mode
0
Sharp roll-off filter
1
Slow roll-off filter
0
Short delay sharp roll off filter
1
Short delay slow roll off filter
Table 14. Digital Filter Setting
(default)
SELLR: The data selection of L channel and R channel, when MONO mode
0: All channel output R channel data, when MONO mode. (default)
1: All channel output L channel data, when MONO mode.
MONO bitが“1”の時に有効になり、“0”のときR chの 、“1”のときL chのデータを選択し両方
のチャネルに出力します。
DZFB: Inverting Enable of DZF
0: DZF pin goes “H” at Zero Detection (default)
1: DZF pin goes “L” at Zero Detection
DZFE
0
DZFB
Data
DZF-pin
0
-
“L”
1
-
“H”
not zero
“L”
Zero detect
“H”
not zero
“H”
0
1
1
Zero detect
“L”
Table 23. Zero Detect Function and DZF Pin Output
MONO: MONO mode Stereo mode select
0: Stereo mode (default)
1: MONO mode
MONO bitが“1”の時Mono modeになります。
DCKB: Polarity of DCLK (DSD Only)
0: DSD data is output from DCLK falling edge. (default)
1: DSD data is output from DCLK rising edge.
DCKS: Master Clock Frequency Select at DSD mode (DSD only)
0: 512fs (default)
1: 768fs
DP:
DSD/PCM Mode Select
0: PCM Mode (default)
1: DSD Mode
D/P bitの設定を変更した場合は、RSTN bitでAK4495Sをリセットして下さい。
MS1560-J-01
2013/11
- 47 -
[AK4495S]
Addr Register Name
03H Lch ATT
04H Rch ATT
Default
D7
ATT7
ATT7
1
D6
ATT6
ATT6
1
D5
ATT5
ATT5
1
D4
ATT4
ATT4
1
D3
ATT3
ATT3
1
D2
ATT2
ATT2
1
D1
ATT1
ATT1
1
D0
ATT0
ATT0
1
ATT7-0: Attenuation Level
256 levels, 0.5dB step
Data
FFH
FEH
FDH
:
:
02H
01H
00H
Attenuation
0dB
-0.5dB
-1.0dB
:
:
-126.5dB
-127.0dB
MUTE (-)
設定値間の遷移はソフト遷移です。したがって、遷移中にスイッチングノイズは発生しません。
ATT設定間の遷移は7425レベルでソフト遷移します。FFH (0dB)から00H (MUTE)までには7424/fs
([email protected]=44.1kHz)かかります。イニシャルリセットするとアッテネーションレベルはFFHに初
期化されます。RSTN bit = “0” の時、ATT値はFFHで、RSTN bit が “1”に戻ると、ATT値はそれぞ
れの電流値へ復帰します。このデジタルアッテネーションはソフトミュート機能とは独立してい
ます。
Addr Register Name
05H Control 4
Default
D7
INVL
0
D6
INVR
0
D5
0
0
D4
0
0
D3
0
0
D2
0
0
D1
DFS2
0
D0
SSLOW
0
SSLOW: Super Slow roll off Filter Enable
0: Disable (default)
1: Enable
DFS2: Sampling Speed Control (Table 9)
初期値は“000” (Normal Speed)です。DFS2-0 bitを切り替えた場合、クリックノイズが発生し
ます。
DFS2
0
0
0
0
1
1
1
1
DFS1
DFS0
Sampling Rate (fs)
0
0
Normal Speed Mode
30kHz  54kHz
0
1
Double Speed Mode
54kHz  108kHz
1
0
Quad Speed Mode
120kHz  216kHz
1
1
Reserved
0
0
Oct Speed Mode
384kHz
0
1
Hexa Speed Mode
768kHz
1
0
Reserved
1
1
Reserved
Table 9. Sampling Speed (Manual Setting Mode @Serial Mode)
MS1560-J-01
(default)
2013/11
- 48 -
[AK4495S]
INVR:
AOUTR出力位相反転ビット
0: Disable (default)
1: Enable
INVL:
AOUTL出力位相反転ビット
0: Disable (default)
1: Enable
Addr Register Name
06H Control 4
Default
D7
DDM
0
D6
DML
0
D5
DMR
0
D4
DMC
0
D3
DMRE
0
D2
DSDD1
0
D1
DSDD0
0
D0
DSDSEL
0
DSDSEL: DSD sampling speed control
0: 2.8MHz (64fs) (default)
1: 5.6MHz (128fs)
DSDSEL
DSD data stream
bit
0
2.8224MHz
(default)
1
5.6448MHz
Table 16. DSD Sampling Speed Control
DSDD1-0:
DSD play back path control
DSDD1
DSDD0
Mode
0
0
Normal path
0
1
Volume pass
1
0
Reserved
1
(default)
1
Reserved
Table 17. DSD Play Back Mode Control
DMRE: DSD mute release
このレジスタはDDM bit = “1”かつ DMC bit = “1”のときのみ、有効です。DDM bit, DMC bit
によりAK4495SがDSD dataをmuteしているとき “1”にすることによりmuteが解除されます。
0: Hold (default)
1: Mute release
MS1560-J-01
2013/11
- 49 -
[AK4495S]
DMC: DSD mute control
このレジスタはDDM bit = “1”とき有効です。このレジスタはDDM bitによりAK4495SがDSD
dataのmuteを行ったあと、DSD dataのレベルがフルスケール以下になった場合の処理を選択
できます。
0: Auto return (自動復帰) (default)
1: Mute hold
DDM: DSD data mute
AK4495SはDSD dataが2048sample(1/fs)の期間すべて “1”, “0”となったとき内部で出力をミュ
ートする機能があります。このレジスタはその機能を有効することが出来ます。
0: Disable (default)
1: Enable
Addr Register Name
07H Control 5
Default
D7
0
0
D6
0
0
D5
0
0
D4
0
0
D3
0
0
D2
0
0
D1
0
0
D0
SYNCE
0
SYNCE: Synchronization control
AK4495Sを複数使用した場合に同期を合わす機能があります。このレジスタはその機能を
有効にすることが出来ます。
0: Disable (default)
1: Enable
Addr Register Name
08H Control 6
Default
D7
0
0
D6
0
0
D5
0
0
D4
0
0
D3
0
0
D2
SC2
0
D1
SC1
0
D0
SC0
0
D2
0
0
D1
0
0
D0
0
0
SC1-0: Sound control bit
SC1
SC0
Sound Mode
0
0
1
0
1
2
1
0
3
1
1
(default)
4
Table 25. SC1-0 bits Control
SC2: Sound position control bit
0: Disable (default)
1: Sound Mode5
Addr Register Name
09H Control 7
Default
D7
0
0
D6
0
0
D5
0
0
MS1560-J-01
D4
0
0
D3
0
0
2013/11
- 50 -
[AK4495S]
10. 外部接続回路例
システム接続例をFigure 28、アナログ出力回路例をFigure 30, Figure 31とFigure 32に示します。具体的な
回路と測定例については評価ボード(AKD4495S)を参照して下さい。
Analog 5.0V
Analog 3.3V
Digital 3.3V
4
LRCK
5
WCK
6
SMUTE/CSN
7
SD/CCLK/SCL
Micro-
8
SLOW/CDTI/SDA
Controller
9
DIF0/DZFL
VCOML 35
AVSS 41
0.1u
AK4495SEQ
Lch Out
Rch
LPF
Rch
Mute
Rch Out
0.1u 10u
+
VSSL 30
VSSL 29
NC 28
VSSR 27
N
0.1u 10u
VSSR 26
+
0.1u
+ 10u
22 AOUTRP
AOUTRN 23
21 VCMR
20 VREFLR
19 VREFLR
18 VREFHR
VDDR 24
17 VREFHR
15 DEM1
14 DEM0
13 I2C
12 PSN
VDDL 31
VDDR 25
11 DIF2/CAD0
Lch
Mute
AOUTLN 33
VDDL 32
10 DIF1/DZFR
Lch
LPF
AOUTLP
SDATA
0.1u
VREFLL 36
3
10u
+
VREFLL 37
BICK
10u
+
VREFHL 38
PDN
2
VREFHL 39
1
AVDD 40
DVSS 43
DSP
MCLK 42
DVDD 44
0.1u
16 ACKS/CAD1
10u
34
R=10
10u
+
0.1u
+
0.1u
+ 10u
R=10
Digital
Ground
Analog
Ground
+
Electrolytic Capacitor
Ceramic Capacitor
注:
- Chip Address = “00”. BICK = 64fs, LRCK = fs
- AVDDとDVDDの配線はレギュレータ等からの低インピーダンス状態のまま分けて配線して下
さい。
- AVSS, DVSS, VSSL, VSSR, VREFLL, VREFLR は同じアナロググランドに接続して下さい。
- AOUTが負荷容量を駆動する場合は直列に抵抗を入れて下さい。
- プルダウン/プルアップピン以外のディジタル入力ピンはオープンにしないで下さい。
Figure 28. Typical Connection Diagram (AVDD=3.3V, VDDL/R=5.0V, DVDD=3.3V, Serial control mode)
MS1560-J-01
2013/11
- 51 -
[AK4495S]
VDDR 24
AOUTRP 22
35 VCOML
VCOMR 21
36 VREFLL
VREFLR 20
37 VREFLL
Controller
AOUTLP 23
VSSR 26
VDDR 25
NC 28
VSSR 27
VSSL 29
VSSL 30
VDDL 31
34 AOUTLP
VREFLR 19
38 VREFHL
VREFHR 18
AK4495SEQ
39 VREFHL
VREFHR 17
BICK/DCLK/BCK
SDATA/DSDL/DINL
LRCK/DSDR/DINR
WCK/SSLOW
SMUTE/CSN
SD/CCLK/SCL
SLOW/CDTI/SDA
DIF0/DZFL
3
4
5
6
7
8
9
DEM1 15
PDN
41 AVSS
2
ACKS/CAD1 16
1
40 AVDD
43 DVSS
44 DVDD
DEM0 14
I2C 13
10 DIF1/DZFR
42 MCLK
11 DIF2/CAD0
System
VDDL 32
Analog Ground
AOUTLN 33
Digital Ground
PSN 12
Figure 29. Ground Layout
1. グランドと電源のデカップリング
AK4495Sではディジタルノイズのカップリングを最小限に抑えるため、AVDD, VDDL/R とDVDDをデカ
ップリングします。AVDD, VDDL/R にはシステムのアナログ電源を供給し、DVDDにはシステムのディ
ジタル電源を供給して下さい。AVDD, VDDL/R とDVDDの配線はレギュレータ等からの低インピーダン
ス状態のまま分けて配線して下さい。その際、AVDD, VDDL/R とDVDDの立ち上げシーケンスを考慮す
る必要はありません。AVSS, DVSS, VSSL, VSSR は同じアナロググランドに接続して下さい。デカップリ
ングコンデンサ、特に小容量のセラミックコンデンサはAK4495Sにできるだけ近づけて接続します。
2. 基準電圧
VREFHL/R pinとVREFLL/R pinに入力される電圧の差がアナログ出力のフルスケールを決定します。通常
はVREFHL/R pinをAVDDに接続し、VREFLL/R pinをVSS に接続します。VREFHL/R pinとVREFLL/R pin
との間に0.1µFのセラミックコンデンサを接続します。VCML/Rはアナログ信号のコモン電圧として使わ
れます。このピンには高周波ノイズを除去するために、10µF程度の電解コンデンサと並列に0.1µFのセラ
ミックコンデンサをVSS との間に接続して下さい。特に、セラミックコンデンサはピンにできるだけ近
づけて接続して下さい。VCML/R pinから電流を取ってはいけません。ディジタル信号、特にクロックは
AK4495Sへのカップリングを避けるためVREFHL/R, VREFLL/R pinからできるだけ離して下さい。
3. アナログ出力
アナログ出力は完全差動出力になっており、出力レンジはAVDD/2を中心に2.8Vpp (typ, VREFHL/R 
VREFLL/R = 5V)です。差動出力は外部で加算されます。AOUTL/R +, AOUTL/R の加算電圧はVAOUT =
(AOUT+)(AOUT)です。加算ゲインが1の場合、出力レンジは5.6Vpp (typ, VREFHL/R  VREFLL/R = 5V)
です。外部加算回路のバイアス電圧は外部で供給します。入力コードのフォーマットは2’s complement (2
の補数)で7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit) に対しては負のフルスケー
ル、000000H(@24bit)でのVAOUTの理想値は0V電圧が出力されます。
内蔵の変調器の帯域外ノイズ(シェーピングノイズ)は内蔵のスイッチトキャパシタフィルタ(SCF)で減
衰されます。
Figure 30は差動出力を1個のオペアンプで加算する外部LPF回路例です。Figure 31は差動出力の回路例及
び3個のオペアンプを使った外部LPF回路例です。
MS1560-J-01
2013/11
- 52 -
[AK4495S]
AK4495S
1.5k
AOUT-
1.5k
390
1n
+Vop
2.2n
1.5k
AOUT+
1.5k
Analog
Out
390
1n
-Vop
Figure 30. External LPF Circuit Example 1 for PCM (fc = 99.2kHz, Q=0.704)
Frequency Response
Gain
20kHz
0.011dB
40kHz
0.127dB
80kHz
1.571dB
Table 28. Frequency Response of External LPF Circuit Example 1 for PCM
+15
3.3n
+
100u
AOUTL- +
10k
330
180
7
3
2 +
* 4
3.9n
-15
10u
0.1u
6
NJM5534D
+
10u
0.1u
620
3.3n
100u
330
180
7
3
+
2 4
3.9n
680
100
6
1.0n NJM5534D
Lch
g
10u
0.1u
6
NJM5534D
1.2k
10k
AOUTL+
+
2 - 4
+
3
7
560
620
+
+10u
1.0n
1.2k
680
0.1u
560
+
0.1u
10u
+
10u
0.1u
Figure 31. External LPF Circuit Example 2 for PCM
1st Stage
2nd Stage
Total
Cut-off Frequency
182kHz
284kHz
Q
0.637
Gain
+3.9dB
-0.88dB
+3.02dB
20kHz
-0.025
-0.021
-0.046dB
Frequency
40kHz
-0.106
-0.085
-0.191dB
Response
80kHz
-0.517
-0.331
-0.848dB
Table 29. Frequency Response of External LPF Circuit Example 2 for PCM
MS1560-J-01
2013/11
- 53 -
[AK4495S]
SACDフォーマットブック(Scarlet Book)では、SACDの再生時のフィルタ特性として、カットオフ50kHz
以下のスロープ30dB/oct以上のフィルタが推奨されています。AK4495Sでは内部フィルタ(Table 30)と外
部アナログフィルタ(Figure 32)により、このフィルタ特性を実現可能です。
Frequency
Gain
20kHz
0.4dB
50kHz
2.8dB
100kHz
15.5dB
Table 30. Internal Filter Response at DSD Mode
2.0k
1.8k
4.3k
AOUT1.0k
270p
2.8Vpp
2200p
+Vop
3300p
2.0k
1.8k
1.0k
+
AOUT+
+
-
2.8Vpp
4.3k
270p
Analog
Out
6.34Vpp
-Vop
Figure 32. External 3rd Order LPF Circuit Example for DSD
Frequency
Gain
20kHz
0.05dB
50kHz
0.51dB
100kHz
16.8dB
DC gain = 1.07dB
Table 31. 3rd Order LPF (Figure 32) Response
MS1560-J-01
2013/11
- 54 -
[AK4495S]
11. パッケージ
■ 外形寸法図
44pin LQFP (Unit: mm)
1.60max
12.0
1.40 0.05
0.100.05
10.0
23
33
1.00
0.80
12.0
22
10.0
34
12
44
1
11
0.37 +0.08
–0.07
0.20
M
0.1450.055
07
S
0.60.15
0.10
S
■ 材質・メッキ仕様
Package molding compound: Epoxy, Halogen (bromine and chlorine) free
Lead frame material:
Cu
Lead frame surface treatment:
Solder (Pb free) plate
MS1560-J-01
2013/11
- 55 -
[AK4495S]
■ マーキング
AK4495SEQ
XXXXXXX
AKM
1
1) AKM Logo
2) Pin #1 indication
3) Date Code: XXXXXXX(7 digits)
4) Marking Code: AK4495S
5) Audio 4 pro Logo
MS1560-J-01
2013/11
- 56 -
[AK4495S]
12. 改訂履歴
Date (Y/M/D)
13/09/03
13/11/15
Revision
00
01
Reason
初版
仕様変更
Page
Contents
9
誤記訂正
10
記述追加
14
7. 推奨動作条件
“L” Voltage reference: VSS をtyp.値へ
Volume Reference : VREFH – VREFLを追加
8. 電気的特性
Dynamic Characteristics, THD+N
fs=44.1kHz, BW=20kHz, -60dBFS: -49 → -47dB (max)
■ ショートディレイ・スローロールオフフィルタ特性
測定条件: (SLOW bit=“1” or SLOW pin = “H”)を追加
fs=96kHz
Passband, ±0.01dB: 17.7 → 43.5kHz (max)
Stopband: 85.3 → 85.0kHz
fs=192kHz
Passband, ±0.01dB: 35.5 → 87.0kHz (max)
Stopband: 171 → 170kHz
■ システムクロック
説明文:
リセット解除時 (RSTN pin = “”) → (PDN pin = “”)
2. Auto Setting Mode
説明文: “DFS1-0 bit” → “DFS2-0 bit”
Table 17 を変更
■ オーディオインタフェースフォーマット
[3] 外部デジタルフィルタモード
Table 19 を変更
■ 出力ボリューム (PCM, DSD)
説明文を追加
Table 22を追加
■ リセット機能
(2) MCLK 停止またはLRCK/WCK停止によるリセット
(RSTN pin = “H”) → (PDN pin = “H”)
■ レジスタコントロールシーケンス
(2)-1. WRITE命令
上位6bitは “001000”固定 →上位5bitは “00100”固定
Figure 20を変更
■ 詳細説明
ECS bitの説明文を変更
Table 17を変更
誤記訂正
誤記訂正
22
25
27
31
記述追加
32
誤記訂正
36
41
45
49
MS1560-J-01
2013/11
- 57 -
[AK4495S]
重要な注意事項
0. 本書に記載された弊社製品(以下、「本製品」といいます。)、および、本製品の仕様につき
ましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討
の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店
営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して
弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものでは
ありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任において
行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対し、弊
社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機
器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、
身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求され
る用途に使用されることを意図しておらず、保証もされていません。そのため、別途弊社より
書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。万が一、これ
らの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責任を一切負うも
のではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合
があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等
が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に必
要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるい
はその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出また
は非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法令を
遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法令およ
び規則により製造、使用、販売を禁止されている機器・システムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せくだ
さい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用され
る環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がか
かる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた
場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁
じます。
MS1560-J-01
2013/11
- 58 -