LT1567デュアル・アンプ構成ブロックを使った 低ノイズ差動回路の設計 − デザインノート291 Philip Karantzalis はじめに 多くの通信システムには差動の、低レベル（400mV∼1V ピーク・トゥ・ピーク） の、アナログ・ベースバンド信号が 使われ、ベースバンド回路は単一の低電圧電源（3V∼5V） で動作します。ベースバンド信号の調整に使用されるどの 差動アンプ回路も低ノイズでなければならず、信号の最大 ダイナミック・レンジを実現するために電源電圧にほとん ど等しい出力電圧振幅を必要とします。低ノイズ （電圧ノイ ズ密度が1.4nV/√Hz）のオペアンプでユニティゲイン・イ ンバータであるLT®1567は、低ノイズ差動回路の設計に最 適のアナログ構成ブロックです （図1参照） 。LT1567アンプ の利得帯域幅は160MHzで、スルーレートは5MHzまでの 信号周波数に対して十分です。LT1567は2.7V∼12Vの総 電源で動作します。5Vと3Vの単一電源を使った場合、出 力電圧振幅は1kの負荷でそれぞれ4.4Vと2.6Vのピーク・ トゥ・ピークが保証されています。L T 1 5 6 7 は8 ピン MSOP表面実装パッケージで供給されます。 1 ノイズは19µVRMSです（0.2VRMSの低レベル差動信号の場 合、S N 比が非常に良く、8 0 . 4 d B もあります）。ピン5 （VREF）の電圧により、回路に柔軟にDCバイアスを与える ことができ、電圧ドライバやリファレンス電圧ソース （単一 3V電源では、VREFの範囲は0.9V ≤ VREF ≤ 1.9Vです）で 設定することができます。単電源回路では、入力信号がDC 結合されていると、リニア領域内で回路をバイアスするの に入力DC電圧 （VINDC） が必要です。VINDCがVREFの範囲内 だと、VREFをVINDCに等しくすることができ、VO1とVO2 の出力DC同相電圧 （VOUTCM） はVREFに等しくなります。た だし、クリップしないLT1567の出力振幅を最大にするに は、DCの同相出力電圧をV + /2に設定する必要がありま す。入力信号は回路の入力抵抗R1にAC結合することがで き、VREFは後に続く回路 （たとえば、I/Qモジュレータの入 力）に必要なDC同相電圧に設定することもできます。 、LTCとLTはリニアテクノロジー社の登録商標です。 6 600Ω 2 600Ω – R1 + R2 VO1 VIN – 1 + 3 150Ω 6 7 600Ω 7pF 2 600Ω – 5 8 V+ 4 V– DN191 F01 – + LT1567 0.1µF 150Ω VREF シングルエンドの入力から差動信号を生成する回路を図2 に示します。差動出力ノイズはアンプのノイズ、抵抗R1と R2のノイズ、およびノイズ帯域幅の関数です。たとえば、 R1とR2がそれぞれ200Ωだと、差動出力電圧ノイズ密度 は9.5nV/√Hzで、4MHzのノイズ帯域幅では、全差動出力 08/02/291 VO2 7pF 5 8 シングルエンド入力から差動出力へ変換するアンプ 7 + 3 図1．LT1567アナログ構成ブロック V+ V+ 4 0.1µF V– LT1567 DN191 F02 V R2 GAIN = O1 = VIN R1 VO1 = – GAIN • VIN + (GAIN + 1) • VREF VO2 = –VO1 + 2 • VREF VDIFF = VO2 – VO1 VDIFF = 2 • GAIN • (VIN – VREF) 図2．シングルエンド入力から差動出力へ 変換するアンプ 差動バッファ/ドライバ LT1567用の無償デザイン・ソフトウェア 差動バッファとして接続されたLT1567を図3に示します。 差動出力電圧ノイズ密度は7.7nV/√Hzです。図3の差動 バッファ回路は、同相D C 電圧（V I N C M ）をV R E F 電圧 (VOUTCM = 2 • VREF−VINCM)によって設定される出力同 相DC電圧(VOUTCM)に変換します。たとえば、単一5V電源 回路では、VINCMが0.5VでVREFが1.5Vだと、VOUTCMは 2.5Vです。 LT1567を使ったローパス・フィルタやバンドパス・フィ ルタを設計するための、スプレッドシートをベースにした デザイン・ツールをwww.linear.comから入手することがで きます。 差動入力からシングルエンド出力へ変換するアンプ 差動入力をシングルエンド出力に変換する回路を図4に示 します。1に等しい利得の場合(R1 = R2 = 604ΩでVOUT= V2−V1)、入力を基準にした差動電圧ノイズ密度は9nV/ √Hzで、4MHzのノイズ帯域幅で0.2VRMSの入力の場合、 差動入力のSN比は80.9dBです。入力のAC同相除去比は抵 抗R1とR3のマッチングおよびLT1567インバータの利得 の許容誤差に依存します （1%抵抗を使い、インバータの利 得の許容誤差が2%の場合、同相除去比は1MHzまで少なく とも40dBです）。差動入力がDC結合されていると、VREF は入力同相電圧（V INCM ）に等しく設定する必要がありま す。VREFがVINCMより大きいと、ピン7のピーク電圧は出 力電圧の振幅リミットを超すことがあります。アンプの出 力のDC電圧（VOUT、ピン1）はVREFです。 簡単に使えるこのスプレッドシートでは、望みの2次か3次 のチェビシェフまたはバターワースのローパス・フィルタ または2次のバンドパス・フィルタの所期のコーナー （また は中心） 周波数、パスバンド利得、およびコンデンサの値を ユーザーが定義する必要があります。 スプレッドシートは必要な外部部品の標準値を出力し、回 路図を表示します。 まとめ 1個のLT1567と2個または3個の抵抗を使って、5MHzまで の低ノイズ差動回路を設計するのは簡単です。LT1567を 使って、差動の低ノイズの2次か3次のローパス・フィルタ および2次のバンドパス・フィルタを作ることもできます。 V2 R1 R2 C V1 VOUT 1 6 600Ω R3 = R1 2 600Ω – – + V2 604Ω 604Ω VO1 V1 0.1µF 1 6 7pF 150Ω VREF 600Ω 2 600Ω – 7 + 150Ω VREF V+ V+ 0.1µF 3 5 8 – + 7pF 8 V+ 4 LT1567 LT1567 R2 , R3 = R1 R1 VO = GAIN (V2 – V1) + VREF GAIN = IF R1 = R3 = 604Ω, THEN 1 ≤ 5MHz 2 • π • R2 • C R2 DN191 F03 VO1 = –V1 + 2 • VREF VO2 = –V2 + 2 • VREF VDIFF = VO2 – VO1 = V1 – V2 OUTPUT DC COMMON MODE VOLTAGE, VOCM = 2 • VREF – VINCM 0.1µF V– 0.1µF f–3dB BANDWIDTH AT VOUT = V– 4 DN191 F04 VO2 5 V+ 7 + 3 604Ω 1.21k 2.43k Vη* GAIN 9.0 8.4 8.1 NOISE AT VOUT = GAIN • Vη • √fηBW 1 2 4 fηBW = 1.57 • f –3dB *V η IS THE INPUT REFERRED DIFFERENTIAL VOLTAGE NOISE * Vηは入力を基準にした、nV/√Hz単位の DENSITY IN nV/√Hz 差動電圧ノイズ密度です。 図3．差動入力と出力バッファ/ドライバ データシートのダウンロード http://www.linear-tech.co.jp/ds/j1567i.html 図4．差動入力からシングルエンド出力に 変換するアンプ お問い合わせは当社または下記代理店まで（50 音順） 東京エレクトロンデバイス株式会社 株式会社トーメンエレクトロニクス 〒 224-0045 横浜市都築区東方町 1 TEL(045)474-5114 FAX(045)474-5617 〒 108-8510 東京都港区港南 1-8-27 TEL(03)5462-9615 FAX(03)5462-9695 リニアテクノロジー株式会社 102-0094 東京都千代田区紀尾井町3-6 秀和紀尾井町パークビル 8F TEL(03)5226-7291 FAX(03)5226-0268 http://www.linear-tech.co.jp dn291f 0802 39K • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2002