Preliminary NJW1263 昇圧電源内蔵圧電スピーカ駆動用D級パワーアンプ ■概要 NJW1263 は､昇圧型 PWM 制御スイッチングレギュレータ内蔵 の単一電源アナログ入力圧電スピーカ駆動用 D 級パワーアンプで す。MODE 制御信号により SP/REC モードを切り替えることができ ます。小信号振幅で負荷を駆動する場合は REC モードとし出力部 電源電圧を下げることで消費電流を抑えることができます。2 入力 セレクタを内蔵しており、SP/REC モードに応じて入力信号を切り 替えることができます。保護回路は出力端子短絡保護回路、電源 電圧監視回路、高温検出回路を内蔵しています。 D 級動作により電力効率が高く、低消費電力で薄型軽量の圧電 スピーカを駆動できるため、携帯電話、PDA、ポータブルオーディ オ機器、ノート PC 等に最適です。 ■外形 NJW1263WLC1 ■特徴 ●電源電圧 VDD= 3.0V∼4.2V VDDO = 8.0 to 20.0V(SPモード) VDDO = 4.5V (RECモード) ●モノラルアナログ入力(2入力セレクタ付き) ●圧電スピーカ駆動用 ●モノラルBTL出力 ●昇圧型PWM制御スイッチングレギュレータ内蔵 ●SP/REC(スピーカ/レシーバ)モード切替機能 ●スタンバイ機能 ●ソフトスタート、ソフトミュート機能 ●ポップノイズ低減回路内蔵 ●出力端子短絡保護回路内蔵 ●電源電圧監視回路内蔵 ●高温検出回路内蔵 ●パッケージ WCSP42 ■ブロック図 EQ1 VDD EQ2 VDDO VDD UVLO VDDO UVLO INSP INPREC OUTP Level Shifter Selector INNREC Pulse Width Modulator EQ3 VSS OCP OUTN Level Shifter OSC BIAS TSD SW COM Pulse Width Modulator COM STBYb OCP CONTROL LOGIC SOFT MODE VSSREG - ROSC1 ROSC2 FB RSW SP RSW REC IN- NJW1263 Ver.3.1_J ※本製品は開発中であり、これらの仕様は改良などのために予告なく変更することがあります。 –1– Preliminary NJW1263 ■端子説明 端子番号 A5 D5,D6 F1 G2 G3 E1 E2 D1 G4 C3 端子名 VDD VDDO INSP INPREC INNREC EQ1 EQ2 EQ3 COM SOFT I/O − − I I I I/O I/O I/O I/O I/O F3 STBYb I E3 MODE I A4 F2 A2,B3,B5,B6,C4 D4,E4,F4,F5,F6 E5,E6 ROSC1 ROSC2 I/O I/O 機 能 電源端子：VDD =3.7 V 出力電源端子：VDDO = 8.0∼20.0V SP モード時非反転信号入力端子 REC モード時非反転信号入力端子 REC モード時反転信号入力端子 入力 LPF 設定端子 入力 LPF 設定端子 入力 LPF 設定端子 内部回路バイアス端子 ソフトスタート用キャパシタ接続端子 スタンバイコントロール端子 (STBYb = L ：スタンバイモード) SP/REC モード切替端子 (MODE = H ：SP モード、MODE = L ：REC モード) STBYb 端子立ち上げ時の論理がラッチされます。 D 級アンプ用発振器抵抗接続端子 スイッチングレギュレータ用発振器用抵抗接続端子 VSS − GND 端子：VSS =0 V OUTP O 非反転信号出力端子 C5,C6 OUTN O 反転信号出力端子 A1,B1,B2 SW O スイッチングレギュレータ用インダクタ接続端子 C1,C2 B4 A3 G5 VSSREG INFB RSWREC − I/O I/O I/O GND 端子：VSSREG =0 V 昇圧電圧設定抵抗接続端子 スイッチングレギュレータ位相補償素子接続端子 昇圧電圧設定端子 D2 RSWSP I/O 昇圧電圧設定端子 D3 TEST1 I A6,G1,G6 NC - メーカーテスト端子(50 kΩで接地されています) 必ずフローティングまたは VSS に固定してください。 ノンコネクト端子 必ずフローティングまたは VSS に固定してください。 注) VBAT(昇圧用入力電源)=VDD としてください。 注) 入力端子はフローティングにしないでください。 ■端子配列 –2– 6 A6 B6 C6 D6 E6 F6 G6 5 A5 B5 C5 D5 E5 F5 G5 4 A4 B4 C4 D4 E4 F4 G4 3 A3 B3 C3 D3 E3 F3 G3 2 A2 B2 C2 D2 E2 F2 G2 1 A1 B1 C1 D1 E1 F1 G1 A B C D E F G (Top View) NJW1263 Ver.3.1_J Preliminary NJW1263 ■入力端子構成 端子 内部回路 VSS NJW1263 Ver.3.1_J –3– Preliminary NJW1263 ■絶対最大定格 (Ta=25℃) (Ta = 25 ℃) 項 目 記号 電源 VDD VDDO 入力電圧 VIN 動作温度 保存温度 Ta Tstg 条件 VDD 端子 VDDO 端子 INSP, INPREC, INNREC, STBYb, IN-, RSWREC, RSWSP MODE 端子 定格 単位 -0.3 ∼+5.5 -0.3 ∼+36.0 V -0.3∼VDD + 0.3 V -40 ∼ +85 -40 ∼+125 ℃ ℃ 2 層基板(EIAJ), 610 mW Tj = 125℃ 許容損失 4 層基板(EIAJ), PDMAX4 1200 mW Tj = 125℃ 2 層基板(EIAJ), 164.5 ℃/W θja2 Tj = 125℃ 熱抵抗 4 層基板(EIAJ), 81.8 θja4 ℃/W Tj = 125℃ 注) 電圧は全て VSS = 0 V を基準とした値です。 注) 許容損失は基板上に実装したときの値です。基板仕様: 2 層/4 層 EIA/JEDEC STD 注) 絶対最大定格を超えて IC を使用した場合、IC の永久破壊となることがあります。また、通常動作では電気的特性の条 件で使用することが望ましく、この条件を超えると IC の誤動作の原因になるとともに、IC の信頼性に悪影響を及ぼすことが あります。 注) IC を安定して動作させるため VDD-VSS,VDDO-VSS 端子間に必ずデカップリングコンデンサを挿入してください。 注) 使用の際､実装基板の熱抵抗､使用周囲温度､出力電力(平均値)などを考慮し最大許容損失を超えないよう充分ご注 意ください。 注) D 級動作のアンプは、一般的なアナログ動作のアンプに比べて電力効率が非常に高く､発熱も少ないのですが､小型の パッケージを使用しているため､最大出力で連続動作させた場合､許容損失を超える場合が有ります｡ 一般的な音楽信号の場合､平均電力は最大出力電力の 1/5 から 1/10 程度であり、基板からの放熱もあるため、実使用上 は許容損失を超える事は有りませんが､使用の際、実装基板の熱抵抗、使用周囲温度、出力電力(平均値)等を考慮し､許 容損失を超えないよう充分ご注意ください｡ 許容損失は周囲温度によって変化し、以下の式で求めることができます。 許容損失の計算方法: PDMAX2 PDMAX = TjMAX [℃] − Ta [℃] θ ja [℃ / W ] 但し、PDMAX: 許容損失[W], Tjmax: ジャンクション温度[℃]、Ta: 周囲温度[℃] θja: パッケージ熱抵抗[℃/W] 例えば、2 層基板において Ta = 50 ℃の時の許容損失は、Tjmax = 125 ℃、θja2 = 164.5 ℃/W から、 PD = 125℃ − 50℃ = 456[mW ] 164.5℃/W となります。 注) W-CSP パッケージはシリコン面が露出しているため、光が当たると光電効果により特性に影響を与える恐れがありま す。光の影響を受けないよう必ず遮光して使用してください。 –4– NJW1263 Ver.3.1_J Preliminary NJW1263 ■電気的特性 DC 特性 特記無き場合 Ta = 25 °C、VDD = 3.7 V、VDDO = 13.0 V(SP モード：RSW=180 kΩ、RSP= 15 kΩ)、 VDDO = 4.5 V (REC モード：RSW= 180 kΩ、RREC= 51 kΩ) 、VSS = 0.0 V、負荷容量= 1.5 µF、 ROSC1=82 kΩ、ROSC2=82 kΩ、CLPF= 330 pF、Cc=0.033 µF、出力フィルタ定数：[LOUT= 22µH、RDAMP= 3.9Ω] SW レギュレータ定数：[LSW= 6.8µH、CSW= 20µF+0.1µF、Ccmpn1= 10 nF、Ccmpn2= 33 pF、Rcmpn= 33 kΩ]、 入力信号：INSP= 100 mVrms、INPREC- INNREC = 100 mVrms、入力周波数= 1 kHz MIN. TYP. MAX. 項 目 記号 条 件 VDD 動作電圧範囲 VDDO RONHSP D 級出力ドライバ High side オン抵抗値 RONHREC RONLSP D 級出力ドライバ Low side オン抵抗値 RONLREC SW レギュレータ出力ドライバ オン抵抗値 入力抵抗 消費電流（スタンバイ時） RONSW 3.0 8.0 4.2 3.7 13.0 4.5 4.2 20.0 4.8 V V V 1.3 2.0 2.4- Ω 1.3 2.2 2.8 Ω 1.3 2.0 2.4 Ω 1.3 2.2 2.8 Ω 0.05- 0.4 0.7 Ω RINSP INSP 端子 90 120 150 kΩ RINPREC INPREC 端子 180 240 300 kΩ RINNREC INNREC 端子 280 360 440 kΩ - - 1 μA - 13.0 16.5 mA - 4.0 5.0 mA IST IBATSP 消費電流(無信号入力時) IBATREC NJW1263 Ver.3.1_J SP モード REC モード SP モード、OUTP, OUTN 端子 VOUTP, N = VDDO - 0.1 V REC モード、OUTP, OUTN 端子 VOUTP, N = VDDO - 0.1 V SP モード、OUTP, OUTN 端子 VOUTP, N = 0.1 V REC モード、OUTP, OUTN 端子 VOUTP, N =0.1 V SW 端子 VSW = 0.1 V 単位 STBYb: "L", 無負荷 SP モード、LC フィルタ 無し、 無負荷 REC モード、LC フィルタ 無し、 無負荷 –5– Preliminary NJW1263 項 目 ディジタル入力電圧 Low レベル出力電圧 入力リーク電流 SW オフリーク電流 OUTP 接地抵抗 OUTN 接地抵抗 D 級アンプ発振周波数 SW レギュレータ発振周波数 ソフトスタート抵抗 ソフトミュート抵抗 起動時間 停止時間 D 級アンプ電圧利得 MODE セットアップ時間 MODE ホールド時間 記号 条 件 MIN. TYP. MAX. 単位 VIH VIL VOL ILK STBYb,MODE 端子 STBYb,MODE 端子 FLT 端子, IFLT=500μA STBYb, MODE 端子 SW 端子 OUTP 端子 OUTＮ端子 1.5 0 70 70 180 500 35 35 5.0 10.0 10 50 0.25 100 100 250 600 50 50 6.7 13.3 27.6 5.1 - VDD 0.5 0.5 ±1 ±1 130 130 320 750 65 65 8.4 16.6 - V V V μA μA kΩ kΩ kHz kHz kΩ kΩ ms ms dB dB μs μs ILKSW ＲOUTP ROUTN fOSCD fOSCSW RSST RSMT TON TOFF AvSP AvREC TSTUP THLD SOFT 端子 SOFT 端子 SP モード, 無負荷 REC モード, 無負荷 図 1 参照 図 1 参照 STBYb MODE TSTUP THLD 図 1 STBYb/MODE 入力タイミング –6– NJW1263 Ver.3.1_J Preliminary NJW1263 AC 特性 特記無き場合 Ta = 25 °C、VDD = 3.7 V、VDDO = 13.0 V(SP モード：RSW=180 kΩ、RSP= 15 kΩ)、 VDDO = 4.5 V (REC モード：RSW= 180 kΩ、RREC= 51 kΩ) 、VSS = 0.0 V、負荷容量= 1.5 µF、 ROSC1=82 kΩ、ROSC2=82 kΩ、CLPF= 330 pF、Cc=0.033 µF、出力フィルタ定数：[LOUT= 22µH、RDAMP= 3.9Ω] SW レギュレータ定数：[LSW= 6.8µH、CSW= 20µF+0.1µF、Ccmpn1= 10 nF、Ccmpn2= 33 pF、Rcmpn= 33 kΩ]、 入力信号：INSP= 100 mVrms、INPREC- INNREC = 100 mVrms、入力周波数= 1 kHz MIN. TYP. MAX. 項 目 記号 条 件 THD+NS 全高調波歪率 P THD+NR EC VOUTSP 最大出力電圧 VOUTREC S/N SN ノイズフロア VN NJW1263 Ver.3.1_J SP モード VOUTSP = 3 Vrms 時 REC モード VOUTREC = 1 Vrms 時 SP モード THD+N=1%時 REC モード THD+N=1%時 REC モード A-weight VOUTREC=1Vrms 時 REC モード A-weight 単位 - 0.1 - % - 0.05 - % - 20 - VPP - 2.7 - Vrms - 80 - dB - 100 - μ Vrms –7– Preliminary NJW1263 ■機能説明 信号入力(INSP、INPREC、INNREC 端子) アナログ信号を入力します。動作モードに応じて入力信号が選択されます(10 頁のモード項を参照)。 LPF 用コンデンサ接続端子(EQ1、EQ2、EQ3 端子) 容量性負荷に流れる電流はオーディオ信号の周波数に比例して増加します。高い周波数領域における負荷電流を制 限するため、入力にローパスフィルタを構成する必要があります。入力ローパスフィルタのカットオフ周波数 fLPF は帰還抵 抗 R1、LPF 用容量 CLPF で構成します（図 2 参照）。R1＝120kΩ、CLPF＝330pF とした場合、fLPF はおよそ次の式で計算 されます。 fLPF = 1 1 = ≒ 4.0[kHz] 2πR1CLPF 2 × 3.14 × 120kΩ × 330 pF CLPF EQ1 EQ2 NJW1261 INSP INPREC INNREC EQ3 R1 RINSP RINPREC R1=120[kΩ] Selector RINNREC R1 CLPF 図 2 入力 LPF 構成 信号出力(OUTP 端子、OUTN 端子) 出力信号は矩形波(PWM 信号)で出力されます。アナログ信号にするには、2 次以上の LC 型 LPF を推奨します。コイル LOUT と圧電スピーカ CL とで LC 型 LPF を構成します。LC 型 LPF カットオフ周波数 fc の Q を抑えるため、OUTP 端子とコイ ル間、OUTN 端子とコイル間に、ダンプ抵抗(RDAMP)を接続します。Q＜1 となるように、LOUT、CL、RDAMP の値を設定して下さ い。例として LOUT =22 μH、CL=1.5 μF、RDAMP=3.9Ω、L の直流抵抗(RDCR)=0.5 Ωとした場合、LPF の fc 及び Q はおよ そ次の式で計算されます。 fc = 1 1 = ≒ 19.6[kHz] 2π 2 LOUT C L 2 × 3.14 × 2 × 22 µH × 1.5µF Q= 1 R DAMP + RDCR –8– LOUT 1 22 µH = × ≒ 0.61 2C L 3.9Ω + 0.5Ω 2 × 1.5µF NJW1263 Ver.3.1_J Preliminary NJW1263 スタンバイ信号入力(STBYb 端子) STBYb 端子を L にすることでスタンバイモードとなります。スタンバイモードは内部回路を停止させ、OUTP、OUTN、 SW 端子をハイ・インピーダンスとし、D 級アンプ出力を約 100kΩで VSS と接続します。外部からスタンバイ信号入力後、 13.3 ms(TYP)後に内部回路がスタンバイモードとなります。この時間が経過するまではスタンバイを解除しないで下さい。 STBYb 端子を H にすることで動作モードとなります。スタンバイを解除してから、D 級パワーアンプが動作開始するまで 6.7ms(TYP)です。この時間が経過するまではスタンバイにしないで下さい。 電源投入、電源停止時は、スタンバイ状態にしておいて下さい ソフトスタート用キャパシタ接続端子(SOFT 端子) SOFT 端子にキャパシタ CSFT を接続することで、内蔵抵抗 RSFT との時定数により起動時及び停止時のオーディオ信号ミ ュート制御が、緩やかに行われます。 VDD RSFT SOFT ソフトスタート回路 RSFT CSFT RSFT=50[kΩ] CSFT=0.1[μF] VSS 図 3 ソフトスタート/ソフトミュート設定 昇圧スイッチングレギュレータ D 級パワーアンプの出力部電源 VDDO に使用します。コイル、コンデンサ、ショットキーダイオード、抵抗を外付けすること により、PWM 制御の昇圧型スイッチングレギュレータを構成します(電圧の設定方法に関しては 10 ページのモード項を参 照)。 NJW1263 Ver.3.1_J –9– Preliminary NJW1263 モード SP/REC モードを選択します。モードを切り替えることで出力部電源電圧、入力セレクタ、電圧利得が切り替わります。 ・ MODE= H ：SP（スピーカ）モード オーディオ入力端子：INSP(シングルエンド入力) ⎛ ⎞ R D 級アンプ出力部電源電圧：昇圧電圧 VSWSP = 1.0V × ⎜⎜1 + SW ⎟⎟ RSP ⎠ ⎝ ※図 4 参照。 RSW 、RSP 合計で 100 kΩ∼ 1300 kΩとなるよう設定してください。 ・ 電圧利得：27.6 dB(TYP) MODE= L ：REC（レシーバ）モード オーディオ入力端子：INPREC、INNREC(差動入力) ⎛ R ⎞ D 級アンプ出力部電源電圧：昇圧電圧 VSWREC = 1.0V × ⎜⎜1 + SW ⎟⎟ ⎝ RREC ⎠ 昇圧電圧が 4.5 V(TYP)となるように RSW 、RSP を決めます。 RSW 、RSP 合計で 100 kΩ∼ 1300 kΩとなるよう設定してください。 電圧利得：5.1 dB (TYP) SW LSW VBAT Pulse Width Modulator DSW VSSREG 1V VDDO CSW FB RSWREC RSWSP IN- R SP R SW RREC 図 4 スイッチングレギュレータ回路 注) 昇圧電圧は VDDO 動作電圧範囲内としてください。 注) MODE 信号は STBYb 端子立ち上げ時の論理がラッチされます。よって MODE を切り替える場合は STBYb を L とし、リセットをかけてください。 電源電圧監視回路 電源電圧が規定値以下になると、内部回路の異常動作を防止するために内部回路を停止させ、OUTP、OUTN、SW 端 子をハイ・インピーダンスとし、D 級アンプ出力を約 100kΩで VSS と接続します。 – 10 – NJW1263 Ver.3.1_J Preliminary NJW1263 出力端子短絡保護回路 以下の条件時に短絡保護回路が動作します。 ・ OUTP-OUTN 端子間短絡 ・ OUTP 端子天絡、地絡 ・ OUTN 端子天絡、地絡 ・ SW 端子天絡 OUTP、OUTN 端子の短絡保護回路が動作した場合、OUTP、OUTN をハイ・インピーダンスとし、D 級アンプ出力を約 100 kΩで VSS と接続します。D 級アンプ用内蔵クロックによりパルスバイパルスで復帰します。SW 端子の短絡保護回路が動作 した場合、SW 端子をハイ・インピーダンスとします。SW レギュレータ用内蔵クロックによりパルスバイパルスで復帰しま す。 注) 短絡時間、検出電流は電源電圧、温度により変化します。 注) 本短絡保護回路は瞬時の短絡の保護を目的としており、継続的な短絡を行った場合、IC 内部の素子が破壊する恐れ があります。 高温検出回路 ジャンクション温度が規定値以上になると、内部回路の異常動作を防止するために OUTP、OUTN、SW 端子をハイ・イン ピーダンスとし、D 級アンプ出力を約 100kΩで VSS と接続します。ジャンクション温度が規定値以下になることで復帰しま す。 ■全高調波歪率測定回路 NJW1263 AUX-0025 NJW1263 Evaluation Board LPF NJW1263 Ver.3.1_J Filters 20kHz(AES17) THD METER Audio Analyzer – 11 – NJW1263 Preliminary アプリケーション回路図 ●推奨部品 ・CDD1,：GRM31CB31E106KA75L(村田製作所) ・CSW1：GRM31CB31E106KA75L(村田製作所)×2 ・CDD2, CSW2, CSFT：GRM155B31E104KA87D(村田製作所) ・CCM：GRM155B31A105KE15D(村田製作所) ・CCSP, CCPREC, CCNREC：GRM033B10J333KE01D(村田製作所) ・Ccmpn1：GRM155R11C103KA01D(村田製作所) ・Ccmpn2 ：GRM1552C1H330JA01D(村田製作所) ・CLPF1, CLPF2, ：GRM155B11H331KA01D(村田製作所) ・LSW：LQH44PN6R8MPO(村田製作所) ・LOUTP, LOUTN：LQH44PN220MP0(村田製作所) ・DSW：RSX201VA-30(ROAM) ・RDAMP：ERJ-14YJ3R9U(Panasonic) ●指定部品 ・Rosc1 Rosc2：RK73H1JTTD8202F(KOA) 注) IC を安定して動作させるために、VDD-VSS 端子間、VDDO-VSS 端子間には，必ずデカップリングコンデンサを接続して下 さい。 注) VSS 端子、VSSREG 端子の VSS は､PCB 上での配線を IC 近傍で接続してください｡ 注) PWM 出力によるノイズの影響を受けないよう、OUTP 、OUTN 、SW 信号経路とアナログ信号経路(INSP 、INPREC 、 INNREC、EQ1、EQ2、EQ3)の配線パターンは離して下さい。 注) STBYb、MODE の入力信号は、遷移時間を 100μs 以内にしてください。遷移時間が長いと誤動作する場合が有りま す｡ 注) 本回路は、応用例を示すものであり、特性の保証を行うものではありません。ご使用に際しては、システムに合わせた 回路定数の検討を十分に行って下さい。 注) ダンプ抵抗 RDAMP は圧電素子の電流制限直列抵抗、コイル LOUT の直流抵抗を含みます。ダンプ抵抗 RDAMP の値は圧電素子、コイ ルのデータシートも参照し、決定してください。 注) IC からスピーカまでの配線はできるだけ短くしてください。 – 12 – ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 NJW1263 Ver.3.1_J