MB39C308 - Spansion

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS04–27261–6
ASSP（Ultra Mobile PC 向け電源用）
LPIA プラットフォーム対応
6ch DC/DC コンバータ IC
MB39C308
■ 概要
MB39C308 は , リチウムイオン電池 2 セルで動作する Ultra Mobile PC 向けに必要なすべての電源を 1chip 化した , 6ch
降圧 DC/DC コンバータ IC です。MB39C308 は , N チャネル同期整流電流モードにより , 高効率な DC/DC コンバータを実
現します。
MB39C308は, インテル社がUMPC向けに低消費電力プラットフォームとして提案するLPIA(Low Power Intel Architecture)
に対応した電源管理 IC です。
CH1 および CH2 は , 出力電流値に応じて外部 FET を適切に選択することにより , 容易に効率を最適化できます。CH3,
CH4, CH5 および CH6 は , 1.5 A ∼ 3.5 A の大電流に対応したスイッチング FET を内蔵しており , 電源供給システムの小型
化が可能になります。
MB39C308 では , LDMOS プロセスを採用し , リチウムイオン電池から電源を分散することなくすべての電力を供給し
ます。
■ 特長
・ 入力電圧範囲
：5.5 V ∼ 12.6 V
・ 制御方式
：カレントモード
チャネル 出力電圧 出力電流
・ 外付け MOSFET 駆動用 FET ドライバを内蔵 ：CH1, CH2
CH1
5V
2 A*
・ スイッチング MOSFET を内蔵
：CH3, CH4, CH5, CH6
・ プリセット出力電圧固定
：CH1, CH2, CH5
CH2
3.3 V
4.5 A*
・ プリセット出力電圧を選択可能
：CH3, CH4, CH6
CH3
1.8 V/1.5 V 最大：2.7 A
・ PWM スイッチング周波数
：0.7 MHz (CH4：
0.7 MHz/0.35 MHz)
CH4
0.9 V/0.75 V 最大：1.5 A
・ 充実した保護機能
CH5
1.5 V
最大：2.5 A
- 過電流保護 (OCP)
- 入力過電圧保護 (IVP)
- 出力短絡保護 (SCP)
- 低電圧時誤動作防止 (UVLO)
CH6
1.1 V/1.05 V 最大：3.5 A
- 出力過電圧保護 (OVP) - 過熱保護 (OTP)
・ パワーグッド機能
＊：標準 EVB での推奨値です。
・ 出力負荷依存のないソフトスタート機能
・ 出力負荷依存のないソフトストップ機能
・ 広範な負荷電流範囲で , 高効率な DC/DC コンバータを実現
・ コンパクトなパッケージ
：PFBGA-208 (9.00 mm × 9.00 mm × 1.30 mm)
■ アプリケーション
・ UMPC (Ultra Mobile PC)
・ MID (Mobile Internet Device)
・ 小型画像データ処理機器
など
Copyright©2007-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.9
備考
⎯
⎯
DDR2/
DDR3 を
選択可能
⎯
2 値を
選択可能
MB39C308
■ 端子配列図
(BOTTOM VIEW)
CH3
CH2
CH1
16
NC
LX3C
LX3A
PVDD3G PVDD3D PVDD3A PVDD2
CB2
LX2
PGND2 PGND1
LX3G
LX3D
LX3B
PVDD3H PVDD3E PVDD3B OUT2H OUT2L
FB2
FB1
LX3H
LX3E
CB3
PVDD3I PVDD3F PVDD3C
PG3
PG4
LX3I
LX3F
FB3
LX1
CB1
PVDD1
SS1
NC
CTL1
CTL2
SS2
AVDD
ALLPG
CTL34
AGND
VREF
CTL5
CTL6
PGND7
FSEL4
DIN
VB
15
OUT1L OUT1H
14
PG2
PG5
PG6
共通制御部
PG1
PGND3GPGND3D PGND3A
13
12
11
PGND3H PGND3E PGND3B
VSEL34 DVSEL6 PVDD7
10
PGND3I PGND3F PGND3C
FB6
PVDD6E PVDD6A
9
PGND4F PGND4C PGND4A
PVDD6I PVDD6F PVDD6B
PGND4GPGND4D PGND4B
PVDD6J PVDD6G PVDD6C
8
7
FB4
LX4F
LX4C
LX4A
LX4G
LX4D
LX4B
LX4H
LX4E
CB4
CB6
CH6
CH4
PGND4H PGND4E
PVDD6H PVDD6D
6
LX6G
LX6D
LX6A
LX6H
LX6E
LX6B
LX6I
LX6F
LX6C
5
放熱端子
4
CH5
3
PVDD4F PVDD4C PVDD4A PVDD5E PVDD5B
FB5
LX5G
LX5D
LX5A PGND5GPGND5D PGND5A PGND6H LX6J
PVDD4G PVDD4D PVDD4B PVDD5F PVDD5C
CB5
LX5H
LX5E
LX5B
PGND6C PGND6A
2
PGND5H PGND5E PGND5B PGND6I PGND6F PGND6D PGND6B
1
NC
T
PVDD4E PVDD5H PVDD5G PVDD5D PVDD5A
R
P
N
M
L
LX5I
LX5F
LX5C
K
J
H
PGND5I PGND5F PGND5C PGND6J PGND6G PGND6E
G
F
E
D
C
B
NC
A
(BGA-208P-M02) ( 端子 156 + 放熱端子 52)
2
DS04–27261–6
MB39C308
■ 端子機能説明
ブロック
CH1
CH2
端子名
I/O
FB1
I
PVDD1
⎯
CH1 出力部の電源端子です。
CB1
O
CH1 ゲートドライバ部の内部電源端子です。
LX1
⎯
CH1 インダクタ接続端子です。
OUT1H
O
CH1 メイン側 N-ch FET 駆動出力端子です。
OUT1L
O
CH1 同期整流側 N-ch FET 駆動出力端子です。
PGND1
⎯
CH1 出力部のグランド端子です。
FB2
I
PVDD2
⎯
CH2 出力部の電源端子です。
CB2
O
CH2 ゲートドライバ部の内部電源端子です。
LX2
⎯
CH2 インダクタ接続端子です。
OUT2H
O
CH2 メイン側 N-ch FET 駆動出力端子です。
OUT2L
O
CH2 同期整流側 N-ch FET 駆動出力端子です。
PGND2
⎯
CH2 出力部のグランド端子です。
FB3
I
機能
CH1 誤差増幅器入力端子です。CH1 の出力に接続されています。
CH2 誤差増幅器入力端子です。CH2 の出力に接続されています。
CH3 誤差増幅器入力端子です。CH3 の出力に接続されています。
PVDD3A
∼
PVDD3I
⎯
CH3 出力部の電源端子です。
CB3
O
CH3 ゲートドライバ部の内部電源端子です。
⎯
CH3 インダクタ接続端子です。
∼
PGND3I
⎯
CH3 出力部のグランド端子です。
FB4
I
CH3
LX3A
∼
LX3I
PGND3A
CH4 誤差増幅器入力端子です。CH4 の出力に接続されています。
PVDD4A
∼
PVDD4G
⎯
CH4 出力部の電源端子です。
CB4
O
CH4 ゲートドライバ部の内部電源端子です。
⎯
CH4 インダクタ接続端子です。
⎯
CH4 出力部のグランド端子です。
CH4
LX4A
∼
LX4H
PGND4A
∼
PGND4H
（続く）
DS04–27261–6
3
MB39C308
ブロック
端子名
I/O
FB5
I
機能
CH5 誤差増幅器入力端子です。CH5 の出力に接続されています。
PVDD5A
CH5
∼
PVDD5H
⎯
CH5 出力部の電源端子です。
CB5
O
CH5 ゲートドライバ部の内部電源端子です。
⎯
CH5 インダクタ接続端子です。
∼
PGND5I
⎯
CH5 出力部のグランド端子です。
FB6
I
LX5A
∼
LX5I
PGND5A
CH6 誤差増幅器入力端子です。CH6 の出力に接続されています。
PVDD6A
CH6
∼
PVDD6J
⎯
CH6 出力部の電源端子です。
CB6
O
CH6 ゲートドライバ部の内部電源端子です。
⎯
CH6 インダクタ接続端子です。
∼
PGND6J
⎯
CH6 出力部のグランド端子です。
CTL1
I
CH1 コントロール入力端子です。(L：停止 / H：通常動作 )
CTL2
I
CH2 コントロール入力端子です。(L：停止 / H：通常動作 )
CTL34
I
CH3 と CH4 のコントロール入力端子です。(L: 停止 / H: 通常動作 )
CTL5
I
CH5 コントロール入力端子です。(L：停止 / H：通常動作 )
CTL6
I
CH6 コントロール入力端子です。(L：停止 / H：通常動作 )
PG1
O
CH1 パワーグッド出力端子です。(N-ch MOS オープンドレイン出力 )
PG2
O
CH2 パワーグッド出力端子です。(N-ch MOS オープンドレイン出力 )
PG3
O
CH3 パワーグッド出力端子です。(N-ch MOS オープンドレイン出力 )
PG4
O
CH4 パワーグッド出力端子です。(N-ch MOS オープンドレイン出力 )
PG5
O
CH5 パワーグッド出力端子です。(N-ch MOS オープンドレイン出力 )
PG6
O
CH6 パワーグッド出力端子です。(N-ch MOS オープンドレイン出力 )
ALLPG
O
パワーグッド出力端子です (CH3, CH4, CH5 および CH6 はすべてパワーグッド時
に H を出力します )。
FSEL4
I
CH4 スイッチング周波数設定端子です。
FSEL4 ＝ “H”：700 kHz
FSEL4 ＝ “L”：0.35 MHz (「■ 電気的特性」を参照してください。)
VSEL34
I
CH3/CH4 のためのプリセット出力電圧設定端子です。
VSEL34 ＝ “H”：Vout_CH3 ＝ 1.8 V, Vout_CH4 ＝ 0.9 V
VSEL34 ＝ “L”：Vout_CH3 ＝ 1.5 V, Vout_CH4 ＝ 0.75 V
DVSEL6
I
CH6 の出力電圧を動的に設定するプリセット出力電圧設定端子です。
DVSEL6 ＝ “H”：Vout_CH6 ＝ 1.1 V
DVSEL6 ＝ “L”：Vout_CH6 ＝ 1.05 V
LX6A
∼
LX6J
PGND6A
共通
（続く）
4
DS04–27261–6
MB39C308
（続き）
ブロック
I/O
機能
I
ソフトスタートおよびソフトストップ時間設定端子です。(「■ ソフトスタートお
よびソフトストップ機能の動作説明 ・ソフトスタート / ソフトストップ時間
(tson/tsoff) 設定条件」を参照してください。)
VB
O
ブートストラップおよびすべてのチャネルの N-ch ゲートドライバ部のバイアス
電圧出力端子です。
DIN
I
ブートストラップのバイアス電圧入力端子です。
DIN 端子は , VB 端子と接続してください (「■ ブロックダイヤグラム」を参照し
てください )。
PVDD7
⎯
VB 部の電源端子です。
PGND7
⎯
VB 部のグランド端子です。
AVDD
⎯
共通制御部の電源端子です。
VREF
O
基準電圧出力端子です。
AGND
⎯
共通制御部のグランド端子です。
端子名
SS1
SS2
共通
DS04–27261–6
5
MB39C308
■ ブロックダイヤグラム
応用回路例 ( リチウムイオン電池 2 セル対応 )
MB39C308
システム
プルアップ
抵抗
Vo1
VIN
(5.5 V ~ 12.6 V)
プルアップ
抵抗
Vo2
PG1
CTL1
FB1
PG2
CTL2
FB2
( CH1 5.0 V )
電流モード
降圧方式
PVDD1
電流モード
降圧方式
Vo1
CB1
LX1
OUT1L
5.0 V 系システムへ
PGND1
PVDD2
OUT2H
( CH2 3.3 V )
FB1
OUT1H
FB2
Vo2
CB2
LX2
OUT2L
3.3 V 系システムへ
PGND2
DDR
プルアップ
抵抗
Vo3
プルアップ
抵抗
VREF
Vo4
PG3
CTL34
VSEL34
FB3
PVDD3A ~
PVDD3I
( CH3 1.8 V / 1.5 V )
電流モード
降圧方式
CB3
FSEL4
( CH4 0.9 V/0.75 V )
電流モード
降圧方式
Vo3
LX3A ~ LX3I
PGND3A ~
PGND3I
PVDD4A ~
PVDD4G
PG4
FB3
CB4
DDR2/DDR3 へ
FB4
Vo4
LX4A ~ LX4H
DDR2/DDR3 ターミネー
ションへ
PGND4A ~
PGND4H
FB4
チップセット
プルアップ
抵抗
Vo5
プルアップ
抵抗
Vo6
プルアップ
抵抗
VB/VREF/GND
に接続
PG5
CTL5
FB5
PG6
CTL6
DVSEL6
FB6
PVDD5A ~
PVDD5H
( CH5 1.5 V )
電流モード
降圧方式
( CH6 1.1 V / 1.05 V )
電流モード
降圧方式
ALLPG
Vo5
LX5A ~ LX5I
PGND5A ~
PGND5I
PVDD6A ~
PVDD6J
CB6
1.5 V 系チップセットへ
FB6
Vo6
LX6A ~ LX6J
PGND6A ~
PGND6J
1.1 V/1.05 V 系チップセットへ
AVDD
SS1
SS2
FB5
CB5
保護
回路部
共通
制御部
PVDD7
DIN
VB
PGND7
AGND VREF
6
DS04–27261–6
MB39C308
電流モード DC/DC コンバータの動作説明
「・電流モード DC/DC コンバータ動作説明図」に , 電流モード (C-mode) の DC/DC コンバータ制御ブロックを示します。
本 IC の C-mode では , 内部発振器によって生成されるクロックサイクルごとに SR-FF がセットされメイン側 FET が ON
します。ON 期間 (ton) 中は , 電流が VIN から供給され , インダクタ電流 (IL) が増加します。さらに , インダクタ電流 (IL) を
検出した電流 (1/m × IL) が抵抗 (Rs) を流れ , 抵抗電圧 (Vs) が上昇します。Vs が誤差増幅器の出力である Eout に達すると
, SR-FF がリセットされ , 次のクロックまでメイン側 FET がオフ (toff) になります。
インダクタ電流 (IL) のピーク電流制御によって DC/DC コンバータ制御が行われます。
・電流モード DC/DC コンバータ動作説明図
CB
バイアス
電源
メイン側ドライバ
R1
FB
−
R2
+
VREF
Eout
VIN
SR-FF
+
R
Q
−
S
ドライバ
制御
ロジック
電流
センス
バイアス
IL
Vo
同期整流側ドライバ
OSC
Vs
1 × IL
m
Rs
OSC
IL
Eout
Vs
toff
ton
DS04–27261–6
7
MB39C308
■ 絶対最大定格
項目
記号
条件
電源電圧
VDD
CB 電圧
LX 電圧
定格値
単位
最小
最大
AVDD, PVDD1 ∼ PVDD7 端子
− 0.3
＋ 13.5
V
VCB
CB1 ∼ CB6 端子
− 0.3
＋ 18.5
V
VLX
LX1 ∼ LX6 端子
− 0.3
VDD
V
CBn - LXn 間電圧差
VCBLX
CBn, LXn 端子
− 0.3
＋7
V
OUTH 電圧
VOUTH
OUT1H, OUT2H 端子
VLX − 0.3
VCB
V
OUTL 電圧
VOUTL
OUT1L, OUT2L 端子
− 0.3
＋7
V
DIN 電圧
VDIN
DIN 端子
− 0.3
＋7
V
VB 電圧
VVB
VB 端子
− 0.3
＋7
V
VREF 電圧
VVREF
VREF 端子
− 0.3
＋7
V
CTL 電圧
VCTL
CTL1 ∼ CTL6 端子
− 0.3
＋ 13.5
V
VSEL 電圧
VSEL
VSEL34, DVSEL6 端子
− 0.3
＋7
V
FSEL 電圧
VFSEL
FSEL4 端子
− 0.3
＋7
V
FB 電圧
VFB
FB1 ∼ FB6 端子
− 0.3
＋7
V
PG 電圧
VPG
PG1 ∼ PG6, ALLPG 端子
− 0.3
＋7
V
SS 電圧
VSS
⎯
− 0.3
＋7
V
PD
Ta ≦＋ 25 °C
⎯
2940*
mW
パッケージ許容損失
Ta ＝＋ 85 °C
⎯
1180*
mW
動作周囲温度
Ta
⎯
− 40
＋ 85
°C
TSTG
⎯
− 55
＋ 125
°C
保存温度
＊：Ta ＝＋ 25 °C ∼＋ 85 °C 間の許容損失は「■ 標準特性・許容損失 - 動作周囲温度特性」グラフを参照してください。
＜注意事項＞ 最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性がありま
す。したがって , 定格を一項目でも超えることのないようご注意ください。
＜注意事項＞ − 0.3 V 以下の負電圧を GND 端子 (AGND, PGND1 ∼ PGND7) に印加した場合 , このデバイス上に寄生トラ
ンジスタを発生させ , 異常動作を引き起こす可能性があります。
LX 端子をいずれかの VDD 端子 (AVDD, PVDD1 ∼ PVDD7) または GND 端子 (AGND, PGND1 ∼ PGND7)
に直接接続した場合 , デバイスの恒久的損傷を引き起こす可能性があります。
8
DS04–27261–6
MB39C308
■ 推奨動作条件
項目
記号
条件
規格値
最小
標準
最大
単位
電源電圧
VDD
AVDD ＝ PVDD1 ∼ PVDD7 端子
5.5
⎯
12.6
V
入力容量
CIN
VDD1- PGND1 端子∼ VDD6 - PGND6 端子
⎯
4.7
⎯
μF
CBn - LXn 容量
CCB
CBn, LXn 端子
⎯
0.1
⎯
μF
L1
LX1 端子
⎯
3.3
⎯
μH
L2
LX2 端子
⎯
3.3
⎯
μH
L3
LX3 端子
LX4 端子 , FSEL4 端子＝ H
fosc ＝ 0.7 MHz
LX4 端子 , FSEL4 端子＝ L
fosc ＝ 0.35 MHz
⎯
1.5
⎯
μH
⎯
1.5
⎯
⎯
1.5
⎯
LX インダクタ
出力電流
L4
L5
LX5 端子
⎯
1.5
⎯
μH
L6
LX6 端子
⎯
1.5
⎯
μH
I O1
Vo1 (5 V), DC, RonH1 ＝ 32 mΩ 接続時
⎯
1
2*
A
IO2
Vo2 (3.3 V), DC, RonH2 ＝ 16 mΩ 接続時
⎯
2.25
4.5*
A
I O3
Vo3 (1.8 V/1.5 V), DC
⎯
1.35
2.7*
A
I O4
Vo4 (0.9 V/0.75 V), DC
⎯
1
1.5*
A
IO5
Vo5 (1.5 V), DC
⎯
1.25
2.5*
A
I O6
Vo6 (1.1 V/1.05 V), DC
⎯
1.75
3.5*
A
Vo1 (5 V), RonH1 ＝ 32 mΩ, L ＝ 3.3 μH,
SS1, SS2 端子＝ GND
Vo2 (3.3 V), RonH1 ＝ 16 mΩ, L ＝ 3.3 μH,
SS1, SS2 端子＝ GND
⎯
100
300
μF
⎯
100
700
μF
CO3
Vo3 (1.8 V), L ＝ 1.5 μH, SS1, SS2 端子＝ GND
⎯
100
300
μF
C O4
Vo4 (0.9 V), L ＝ 1.5 μH, SS1, SS2 端子＝ GND
⎯
100
500
μF
C O5
CO1
CO2
出力容量
外付け FET
オン抵抗
VB 出力容量
μH
Vo5 (1.5 V), L ＝ 1.5 μH, SS1, SS2 端子＝ GND
⎯
100
300
μF
C O6
Vo6 (1.05 V), L ＝ 1.5 μH, SS1, SS2 端子＝ GND
⎯
200
500
μF
RonH1
CH1 メイン側 FET, OUT1H 端子接続
⎯
32
⎯
mΩ
RonL1
CH1 同期整流側 FET, OUT1L 端子接続
⎯
32
⎯
mΩ
RonH2
CH2 メイン側 FET, OUT2H 端子接続
12
16
20
mΩ
RonL2
CH2 同期整流側 FET, OUT2L 端子接続
⎯
16
⎯
mΩ
CVB
VB 端子
⎯
1
⎯
μF
VREF 出力容量
CVREF
VREF 端子
⎯
4.7
⎯
μF
VREF 出力電流
IVREF
VREF 端子
−1
⎯
0
mA
PG 入力電圧
VPG
PG1 ∼ PG6, ALLPG 端子
⎯
⎯
6
V
PG シンク電流
IPG
PG1 ∼ PG6, ALLPG 端子
⎯
⎯
2
mA
CTL 入力電圧
VCTL
CTL1 ∼ CTL6 端子
⎯
⎯
AVDD
V
VSEL 入力電圧
VSEL
VSEL34, DVSEL6 端子
⎯
⎯
6
V
FSEL 入力電圧
VFSEL
FSEL4 端子
⎯
⎯
6
V
SS1, SS2 端子
⎯
⎯
VB
V
SS 入力電圧
VSS
＊：MB39C308 は , 各チャネルの出力電流が最大出力電流の 60% で , 推奨電源電圧範囲で使用されるという動作条件を仮
定して熱設計されています。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS04–27261–6
9
MB39C308
■ 電気的特性
(Ta ＝＋ 25 °C, AVDD ＝ PVDD1 ∼ PVDD7 ＝ 7.2 V)
項目
基準電圧
基準電圧部
[VREF]
バイアス電圧部
[VB]
低電圧誤動作防止
回路部
[ UVLO ]
過熱保護回路部
[OTP]
記号
条件
VREF
規格値
単位
最小
標準
最大
VREF 端子＝ 0 mA
2.45
2.5
2.55
V
ライン
レギュレーション
VREF
Line
AVDD 端子＝ 5.5 V ∼ 12.6 V
− 10
⎯
＋ 10
mV
ロード
レギュレーション
VREF
Load
VREF 端子＝ 0 mA ∼− 1 mA
− 15
⎯
＋ 15
mV
4.8
5
5.2
V
− 15
⎯
＋ 15
mV
バイアス電圧
VVB
5.5 V ≦ AVDD ≦ 12.6 V
VB 端子＝ 0 mA
ロード
レギュレーション
VB
Load
VB 端子＝ 0 mA ∼− 1 mA
スレッショルド電圧
VTLH
AVDD 端子
4.5
5.0
5.2
V
ヒステリシス幅
VHU
AVDD 端子
0.05
0.1
0.4
V
TOTPH
⎯
＋ 150*1
⎯
°C
TH
⎯
＋ 25*
⎯
°C
停止温度
ヒステリシス幅
1
入力過電圧保護
回路部
[IVP]
スレッショルド電圧
VIVPH
AVDD 端子
12.6
13.0
13.4
V
解除電圧
VIVPL
AVDD 端子
12.5
12.85
13.3
V
ヒステリシス幅
VHI
AVDD 端子
⎯
0.15
⎯
V
発振器部
[OSC]
fosc
CH1 ∼ CH3, CH5, CH6
CH4：FSEL4 端子＝ “H” レベル
0.56
0.7
0.84
MHz
発振周波数 *2
CH4：FSEL4 端子＝ “L” レベル
0.28
0.35
0.42
MHz
制御部
[CTL1 ∼ CTL6]
出力 ON 条件
VIH
CTL1 ∼ CTL6 端子
2
⎯
⎯
V
出力 OFF 条件
VIL
CTL1 ∼ CTL6 端子
⎯
⎯
0.8
V
ICTLH
CTL1 ∼ CTL6 端子＝ 3 V
23
30
43
μA
ICTLL
CTL1 ∼ CTL6 端子＝ 0 V
⎯
⎯
1
μA
入力電流
（続く）
10
DS04–27261–6
MB39C308
(Ta ＝＋ 25 °C, AVDD ＝ PVDD1 ∼ PVDD7 ＝ 7.2 V)
項目
VSEL34 “H” レベル
出力電圧選択
VSEL34 “L” レベル
部
[VSEL34,
DVSEL6]
入力電流
Low 側スレッショル
ド電圧
High 側スレッショル
パワーグッド ド電圧
検出器部
ヒステリシス幅
[PG1 ∼ PG6,
ALLPG]
出力 Low 時
PG 電圧
共通制御部
記号
条件
規格値
最小
標準
最大
単位
VLGH
VSEL34, DVSEL6 端子
2
⎯
⎯
V
VLGL
VSEL34, DVSEL6 端子
⎯
⎯
0.8
V
ISELH
VSEL34, DVSEL6 端子＝ 3 V
23
30
43
μA
ISELL
VSEL34, DVSEL6 端子＝ 0 V
⎯
⎯
1
μA
VPGL
FB1 ∼ FB6 端子
PG1 ∼ PG6 端子
Vo × 0.85 Vo × 0.9 Vo × 0.95
V
VPGH
FB1 ∼ FB6 端子
PG1 ∼ PG6 端子
Vo × 1.05 Vo × 1.1 Vo × 1.15
V
⎯
VH
⎯
Vo × 0.03
⎯
V
VOL
PG1 ∼ PG6, ALLPG 端子＝
1 mA
⎯
0.1
0.3
V
PG リーク電流
ILKPG
PG1 ∼ PG6, ALLPG 端子＝
6V
⎯
⎯
1
μA
AVDD スタンバイ
電流
IAVDDS
CTL1 ∼ CTL6 端子＝ 0 V,
AVDD 端子＝ 12.6 V
⎯
⎯
1
μA
AVDD 電源電流
IAVDD
CTL1 ∼ CTL6 端子＝ 3 V
⎯
0.25
⎯
mA
CH1 出力電圧
Vo1
FB1 端子
4.75
5
5.25
V
⎯
⎯
15
μA
PVDD1 スタンバイ
電流
CH1 効率
CH1 部
[CH1]
OUT1H
ソース電流
OUT1H
シンク電流
OUT1L
ソース電流
IPVDD1S
CTL1 端子＝ 0 V,
PVDD1 端子＝ 12.6 V
ηL1
0.05 × Io ( 最大 ) < Io <
0.3 × Io ( 最大 )
87*3
⎯
⎯
％
ηT1
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
92*3
⎯
⎯
％
ηF1
0.6 × Io ( 最大 ) < Io <
Io ( 最大 )
92*3
⎯
⎯
％
Duty ≦ 5％, CB1 端子＝ 5 V,
IsourceH1 LX1 端子＝ 0 V,
OUT1H 端子＝ 0 V
⎯
− 400*1
⎯
mA
Duty ≦ 5％, CB1 端子＝ 5 V,
LX1 端子＝ 0 V,
OUT1H 端子＝ 5 V
⎯
400*1
⎯
mA
⎯
− 400*1
⎯
mA
IsinkH1
Duty ≦ 5％, VB 端子＝ 5 V,
IsourceN1 LX1 端子＝ 0 V,
OUT1L 端子＝ 0 V
（続く）
DS04–27261–6
11
MB39C308
(Ta ＝＋ 25 °C, AVDD ＝ PVDD1 ∼ PVDD7 ＝ 7.2 V)
項目
規格値
単位
標準
最大
Duty ≦ 5％, VB 端子＝ 5 V,
LX1 端子＝ 0 V,
OUT1L 端子＝ 5 V
⎯
400*1
⎯
mA
ROH1
OUT1H 端子＝− 15 mA
⎯
12
18
Ω
ROL1
OUT1H 端子＝ 15 mA
⎯
12
18
Ω
ROH1
OUT1L 端子＝− 15 mA
⎯
12
18
Ω
ROL1
OUT1L 端子＝ 15 mA
⎯
12
18
Ω
Vo1 出力過電圧
スレッショルド
Vo1
FB1 端子
5.9*1
6*1
6.1*1
V
Vo1 リミット電流
IOCP1
IO1
(RonH1 ＝ 32 mΩ, L ＝ 3.3 μH)
3.4*1
4.0*1
4.6*1
A
FB1 入力抵抗
RFB1
FB1 端子
⎯
340
⎯
kΩ
ソフトスタート時間
SS1
FB1 端子
SS1 ＝ SS2 ＝ AGND 端子
1.19
1.4
1.61
ms
CH2 出力電圧
Vo2
FB2 端子
3.135
3.3
3.465
V
⎯
⎯
15
μA
OUT1H ON 抵抗
OUT1L ON 抵抗
PVDD2 スタンバイ
電流
CH2 効率
OUT2H ソース電流
CH2 部
[CH2]
条件
最小
OUT1L シンク電流
CH1 部
[CH1]
記号
OUT2H シンク電流
OUT2L ソース電流
OUT2L シンク電流
OUT2H ON 抵抗
OUT2L ON 抵抗
IsinkN1
IPVDD2S
CTL2 端子＝ 0 V,
PVDD2 端子＝ 12.6 V
ηL2
0.05 × Io ( 最大 ) < Io <
0.3 × Io ( 最大 )
87*3
⎯
⎯
％
ηT2
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
92*3
⎯
⎯
％
ηF2
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
92*3
⎯
⎯
％
Duty ≦ 5％, CB2 端子＝ 5 V,
IsourceH2 LX2 端子＝ 0 V,
OUT2H 端子＝ 0 V
⎯
− 400
⎯
mA
Duty ≦ 5％, CB2 端子＝ 5 V,
LX2 端子＝ 0 V,
OUT2H 端子＝ 5 V
⎯
400
⎯
mA
Duty ≦ 5％, VB 端子＝ 5 V,
IsourceN2 LX2 端子＝ 0 V,
OUT2L 端子＝ 0 V
⎯
− 400
⎯
mA
Duty ≦ 5％, VB 端子＝ 5 V,
LX2 端子＝ 0 V,
OUT2L 端子＝ 5 V
⎯
400
⎯
mA
ROH2
OUT2H 端子＝− 15 mA
⎯
12
18
Ω
ROL2
OUT2H 端子＝ 15 mA
⎯
12
18
Ω
ROH2
OUT2L 端子＝− 15 mA
⎯
12
18
Ω
ROL2
OUT2L 端子＝ 15 mA
⎯
12
18
Ω
IsinkH2
IsinkN2
（続く）
12
DS04–27261–6
MB39C308
(Ta ＝＋ 25 °C, AVDD ＝ PVDD1 ∼ PVDD7 ＝ 7.2 V)
項目
CH2 部
[CH2]
記号
条件
規格値
単位
最小
標準
最大
3.894*1
3.96*1
4.026*1
V
6.7*1
7.9*1
9.0*1
A
⎯
220
⎯
kΩ
Vo2 出力過電圧
スレッショルド
Vo2
FB2 端子
Vo2 リミット電流
IOCP2
IO2
(RonH1 ＝ 16 mΩ, L ＝ 3.3 μH)
FB2 入力抵抗
RFB2
FB2 端子
ソフトスタート時間
SS2
FB2 端子
SS1 ＝ SS2 ＝ AGND 端子
1.19
1.4
1.61
ms
VSEL34 ＝ “H” レベル ,
FB3 端子
1.71
1.8
1.89
V
VSEL34 ＝ “L” レベル ,
FB3 端子
1.425
1.5
1.575
V
CH3 出力電圧
Vo3
メイン側 FET ON 抵抗
RONH3
LX3 端子＝− 100 mA,
VGS ＝ 5 V
⎯
65*1
⎯
mΩ
同期整流側 FET ON
抵抗
RONL3
LX3 端子＝ 100 mA,
VGS ＝ 5 V
⎯
40*1
⎯
mΩ
PVDD3 スタンバイ電流
IPVDD3S
CTL34 端子＝ 0 V,
PVDD3 端子＝ 12.6 V
⎯
⎯
15
μA
CH3 部
[CH3]
ηL31
VSEL34 端子＝ “H” レベル ,
Vo3 ＝ 1.8 V
0.05 × Io ( 最大 ) < Io <
0.3 × Io ( 最大 )
85*3
⎯
⎯
％
ηL32
VSEL34 端子＝ “L” レベル ,
Vo3 ＝ 1.5 V
0.05 × Io ( 最大 ) < Io <
0.3 × Io ( 最大 )
82*3
⎯
⎯
％
ηT31
VSEL34 端子＝ “H” レベル ,
Vo3 ＝ 1.8 V
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
87*3
⎯
⎯
％
ηT32
VSEL34 端子＝ “L” レベル ,
Vo3 ＝ 1.5 V
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
85*3
⎯
⎯
％
ηF31
VSEL34 端子＝ “H” レベル ,
Vo3 ＝ 1.8 V
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
87*3
⎯
⎯
％
ηF32
VSEL34 端子＝ “L” レベル ,
Vo3 ＝ 1.5 V
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
85*3
⎯
⎯
％
CH3 効率
（続く）
DS04–27261–6
13
MB39C308
(Ta ＝＋ 25 °C, AVDD ＝ PVDD1 ∼ PVDD7 ＝ 7.2 V)
項目
CH3 部
[CH3]
記号
条件
規格値
単位
最小
標準
最大
VSEL34 端子＝ “H” レベル ,
Vo3 ＝ 1.8 V, FB3 端子
2.124*1
2.16*1
2.196*1
V
VSEL34 端子＝ “L” レベル ,
Vo3 ＝ 1.5 V, FB3 端子
1.77*1
1.8*1
1.83*1
V
3.0*1
3.75*1
4.5*1
A
⎯
250
⎯
kΩ
Vo3 出力過電圧
スレッショルド
VOVP3
Vo3 リミット電流
IOCP3
IO3,
(L ＝ 1.5 μH)
FB3 入力抵抗
RFB3
FB3 端子
ソフトスタート時間
SS3
FB3 端子
SS1 ＝ SS2 ＝ AGND 端子
1.19
1.4
1.61
ms
VSEL34 端子＝ “H” レベル ,
FB4 端子
0.855
0.9
0.945
V
VSEL34 端子＝ “L” レベル ,
FB4 端子
0.7125
0.75
0.7875
V
CH4 出力電圧
Vo4
メイン側 FET ON 抵抗
RONH4
LX4 端子＝− 100 mA,
VGS ＝ 5 V
⎯
130*1
⎯
mΩ
同期整流側 FET ON 抵抗
RONL4
LX4 端子＝ 100 mA,
VGS ＝ 5 V
⎯
55*1
⎯
mΩ
PVDD4 スタンバイ電流
IPVDD4S
CTL34 端子 ＝ 0 V,
PVDD4 端子 ＝ 12.6 V
⎯
⎯
15
μA
ηT41
VSEL34 端子＝ “H” レベル ,
FSEL4 端子 ＝ “H” レベル ,
Vo4 ＝ 0.9 V
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
80*3
⎯
⎯
％
ηT42
VSEL34 端子＝ “L” レベル ,
FSEL4 端子 ＝ “H” レベル ,
Vo4 ＝ 0.75 V
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
80*3
⎯
⎯
％
ηF41
VSEL34 端子＝ “H” レベル ,
FSEL4 端子 ＝ “H” レベル ,
Vo4 ＝ 0.9 V
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
83*3
⎯
⎯
％
ηF42
VSEL34 端子＝ “L” レベル ,
FSEL4 端子 ＝ “H” レベル ,
Vo4 ＝ 0.75 V
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
83*3
⎯
⎯
％
VSEL34 端子＝ “H” レベル ,
Vo4 ＝ 0.9 V, FB4 端子
1.035*1
1.08*1
1.125*1
V
VSEL34 端子＝ “L” レベル ,
Vo4 ＝ 0.75 V, FB4 端子
0.862*1
0.90*1
0.938*1
V
CH4 部
[CH4]
CH4 効率
Vo4 出力過電圧
スレッショルド
VOVP4
（続く）
14
DS04–27261–6
MB39C308
(Ta ＝＋ 25 °C, AVDD ＝ PVDD1 ∼ PVDD7 ＝ 7.2 V)
項目
CH4 部
[CH4]
IOCP4
Io4,
(L ＝ 1.5 μH, fosc ＝ 700 kHz)
FB4 入力抵抗
RFB4
FB4 端子
ソフトスタート時間
SS4
FB4 端子 ,
SS1 ＝ SS2 ＝ AGND 端子
規格値
単位
最小
標準
最大
1.92*1
2.4*1
2.88*1
A
⎯
750
⎯
kΩ
1.19
1.4
1.61
ms
FSEL4 “H” レベル
VFLGH4
FSEL4 端子
2
⎯
⎯
V
FSEL4 “L” レベル
VFLGL4
FSEL4 端子
⎯
⎯
0.8
V
IFSELH4
FSEL4 端子＝ 3 V
23
30
43
μA
FSEL4 端子＝ 0 V
⎯
⎯
1
μA
1.425
1.5
1.575
V
CH5 出力電圧
IFSELL4
Vo5
FB5 端子
メイン側 FET ON 抵抗
RONH5
LX5 端子＝− 100 mA,
VGS ＝ 5 V
⎯
65*1
⎯
mΩ
同期整流側 FET ON
抵抗
RONL5
LX5 端子＝ 100 mA,
VGS ＝ 5 V
⎯
40*1
⎯
mΩ
PVDD5 スタンバイ電流
IPVDD5S
CTL5 端子＝ 0 V,
PVDD5 端子＝ 12.6 V
⎯
⎯
15
μA
CH5 効率
ηL5
0.05 × Io ( 最大 ) < Io <
0.3 × Io ( 最大 )
82*3
⎯
⎯
％
ηT5
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
85*3
⎯
⎯
％
ηF5
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
85*3
⎯
⎯
％
Vo5 出力過電圧
スレッショルド
VOVP5
FB5 端子
1.77*1
1.8*1
1.83*1
V
Vo5 リミット電流
IOCP5
IO5,
(L ＝ 1.5 μH)
2.8*1
3.5*1
4.2*1
A
FB5 入力抵抗
RFB5
FB5 端子
⎯
250
⎯
kΩ
ソフトスタート時間
SS5
FB5 端子 ,
SS1 ＝ SS2 ＝ AGND 端子
1.19
1.4
1.61
ms
DVSEL6 ＝ “H” レベル ,
FB6 端子
1.045
1.1
1.155
V
DVSEL6 ＝ “L” レベル ,
FB6 端子
0.9975
1.05
1.1025
V
CH6 出力電圧
CH6 部
[CH6]
条件
Vo4 リミット電流
FSEL4 入力電流
CH5 部
[CH5]
記号
Vo6
メイン側 FET ON 抵抗
RONH6
LX6 端子＝− 100 mA,
VGS ＝ 5 V
⎯
61*1
⎯
mΩ
同期整流側 FET ON
抵抗
RONL6
LX6 端子＝ 100 mA,
VGS ＝ 5 V
⎯
35*1
⎯
mΩ
PVDD6 スタンバイ電流
IPVDD6S
CTL6 端子＝ 0 V,
PVDD6 端子＝ 12.6 V
⎯
⎯
15
μA
（続く）
DS04–27261–6
15
MB39C308
（続き）
(Ta ＝＋ 25 °C, AVDD ＝ PVDD1 ∼ PVDD7 ＝ 7.2 V)
項目
記号
条件
規格値
単位
最小
標準
最大
ηL61
DVSEL6 端子＝ “H” レベル ,
Vo6 ＝ 1.1 V
0.05 × Io ( 最大 ) < Io <
0.3 × Io ( 最大 )
80*3
⎯
⎯
％
ηL62
DVSEL6 端子＝ “L” レベル ,
Vo6 ＝ 1.05 V
0.05 × Io ( 最大 ) < Io <
0.3 × Io ( 最大 )
80*3
⎯
⎯
％
ηT61
DVSEL6 端子＝ “H” レベル ,
Vo6 ＝ 1.1 V
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
82*3
⎯
⎯
％
ηT62
DVSEL6 端子＝ “L” レベル ,
Vo6 ＝ 1.05 V
0.3 × Io ( 最大 ) < Io <
0.6 × Io ( 最大 )
82*3
⎯
⎯
％
ηF61
DVSEL6 端子＝ “H” レベル ,
Vo6 ＝ 1.1 V
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
81*3
⎯
⎯
％
ηF62
DVSEL6 端子＝ “L” レベル ,
Vo6 ＝ 1.05 V
0.6 × Io ( 最大 ) < Io < Io ( 最大 )
81*3
⎯
⎯
％
DVSEL6 端子＝ “H” レベル ,
Vo6 ＝ 1.1 V, FB6 端子
1.298*1
1.32*1
1.342*1
V
DVSEL6 端子＝ “L” レベル ,
Vo6 ＝ 1.05 V, FB6 端子
1.239*1
1.26*1
1.281*1
V
4.0*1
5.0*1
6.0*1
A
⎯
350
⎯
kΩ
1.19
1.4
1.61
ms
CH6 効率
CH6 部
[CH6]
Vo6 出力過電圧
スレッショルド
VOVP6
Vo6 リミット電流
IOCP6
IO6,
(L ＝ 1.5 μH)
FB6 入力抵抗
RFB6
FB6 端子
ソフトスタート時間
SS6
FB6 端子 ,
SS1 ＝ SS2 ＝ AGND 端子
＊ 1: この値は規格値ではありません。設計する際の目安としてお使いください。
＊ 2: FSEL4 端子は , 通常 “H” レベルに設定して fosc ＝ 700 kHz 設定で使用してください。Vo4 が 0.75 V にプリセットされ
ている場合には , 入力電圧が高いと ON になる時間が非常に短くなるため , 軽負荷状態で CH4 出力の安定度が悪く
なる場合があります。このような場合には , FSEL4 端子を “L” レベルに設定して fosc ＝ 350 kHz 設定にしてください。
＊ 3: この値は推奨 EVB で評価した時の参考値です。設計する際の目安としてお使いください。
16
DS04–27261–6
MB39C308
■ チャネルコントロール機能
CTL1, CTL2, CTL34, CTL5 および CTL6 端子の電圧レベルによって各チャネルの ON, OFF を設定します。
・各チャネルの ON/OFF 設定条件
CTL1
CTL2
CTL34
CTL5
CTL6
CH1
CH2
CH3
CH4
CH5
CH6
L
L
L
L
L
OFF
OFF
OFF
OFF
OFF
OFF
H
L
L
L
L
ON
OFF
OFF
OFF
OFF
OFF
L
H
L
L
L
OFF
ON
OFF
OFF
OFF
OFF
L
L
H
L
L
OFF
OFF
ON
ON
OFF
OFF
L
L
L
H
L
OFF
OFF
OFF
OFF
ON
OFF
L
L
L
L
H
OFF
OFF
OFF
OFF
OFF
ON
H
H
H
H
H
ON
ON
ON
ON
ON
ON
■ パワーグッド機能
「・パワーグッド機能の動作波形」を下図に示します。ALLPG 端子および PGx 端子は N-ch MOS のオープンドレインに接
続され , 抵抗を介して使用されます。CTLx 端子が ON になり , 出力電圧がプリセット電圧の 7％以内になると , PGx 端子
が“L”から“H”になります。PGx＝“H”は, パワーグッド状態を意味します。出力電圧の変化がプリセット電圧の10％を超え
ると , PGx 端子は “L” になります。出力電圧がプリセット電圧の 7％以内になると , PGx 端子は “L” から "H” になります。さ
らに , CH3 ∼ CH6 のすべてのチャネルがパワーグッドになると , ALLPG 端子が “H” になります。
・パワーグッド機能の動作波形
ソフトスタート
ソフトストップ
動作
CTLx
PGx
+10%
プリセット出力電圧
Vox
-7%
+7%
-10%
-7%
PGx
DS04–27261–6
17
MB39C308
■ 保護機能
<1> 低電圧誤動作防止 (UVLO)
電源電圧 (AVDD), バイアス電圧 (VB), 内部基準電圧 (VREF) の過渡状態や瞬時低下での , IC の誤動作やシステムの破壊 ,
劣化を防止するための機能です。
AVDD 端子が 5.0 V(Typ) より下がると , UVLO 保護機能により , CH1 ∼ CH6 のすべてのメイン側 FET, 同期側 FET を
OFF します。AVDD 端子が 5.1 V(Typ) を超えると , UVLO は解除されます。これは非ラッチ方式の保護です。
<2> 入力過電圧保護 (IVP)
電源電圧 (AVDD) の過渡状態や瞬時上昇での , IC の誤動作やシステムの破壊 , 劣化を防止するための回路です。
AVDD 端子が 13.0 V(Typ) を超えると , IVP 保護機能により , CH1 ∼ CH6 のすべてのメイン側 FET, 同期側 FET を OFF
します。AVDD 端子が 12.85 V(Typ) より下がると , IVP は解除されます。これは非ラッチ方式の保護です。
<3> 過熱保護 (OTP)
IC を熱破壊から保護するための機能です。接合部温度が＋ 150 °C (Typ) を超えると , CH1 ∼ CH6 のすべてのメイン側
FET, 同期側 FET を OFF します。接合部温度が＋ 125 °C (Typ) より下がると , OTP は解除されます。これは非ラッチ方式の
保護です。
<4> 出力短絡保護 (SCP)
出力電圧が低下した際に出力を停止し , 出力に接続されているデバイスを保護するための機能です。
出力の GND への短絡や過大電流などによって CH1 ∼ CH6 のいずれかの出力電圧が低下すると , SCP タイマがカウン
トを開始します。出力電圧の低下が 1.4 ms (Typ) 継続すると , ラッチ保護が作動し , すべてのメイン側 FET, 同期側 FET を
OFF します。
出力短絡保護のラッチ解除は , 以下のいずれかのステップにより行ないます。
- CH1 ∼ CH6 のすべての CTL 信号を "L" に設定した後 , 各 CTL 信号を再び ON にします。
- AVDD 端子の電圧が UVLO のスレッショルド電圧より下がり , その後 AVDD 端子の電圧が再び UVLO のスレッショ
ルド電圧より高くなると , 各出力が起動します。
<5> 出力過電圧保護 (OVP)
出力電圧が上昇した際に , 出力に接続されているデバイスを保護するための機能です。
CH1 ∼ CH6 のいずれかの出力電
圧が各チャネルのプリセット電圧の 120％ (Typ) より高くなると , 該当チャネルのメイン側 FET, 同期側 FET を OFF しま
す ( ただし CH4 のみメイン側 FET を OFF し , 同期側 FET を ON します。CH4 は PWM 固定で制御されるため , 同期整流
側 FET の論理が他のチャネルとは異なります )。出力電圧がプリセット電圧の 103％ (Typ) より下がると , OVP は解除され
ます。これは非ラッチ方式の保護です。
<6> 過電流保護 (OCP)
出力電流を制限するための機能です。メイン側 FET のドレインソース間に過剰電流が流れると各チャネルのプリセット
の値にて出力電流を一定に制限します。過電流保護により通常は出力電圧が低下するため , 出力短絡保護が作動しラッチ
設定にて停止します。過電流保護機能は該当チャネルにのみ作用するものですが , 最終的には出力短絡保護により全チャ
ネルを停止します。
18
DS04–27261–6
MB39C308
■ ソフトスタートおよびソフトストップ機能の動作説明
ソフトスタート機能は , 各チャネルを ON にしたときの突入電流を防止します。CTL1, CTL2, CTL34, CTL5 および CTL6
が “H” レベルに設定されると , 各チャネルの誤差増幅器の反転入力端子の電圧レベルが一定の傾斜で上昇していきます。
これにより , ソフトスタート時間は出力負荷から独立して設定できます。CTL1, CTL2, CTL34, CTL5 および CTL6 が “L” レ
ベルに設定されると, 各チャネルの誤差増幅器の反転入力の電圧レベルが一定の傾斜で下降していきます。
これにより, 出
力電圧が下がっていきます。ソフトストップ時間は出力負荷から独立して設定できます。
「・ソフトスタート / ソフトストップ時間 (tson/tsoff) 設定条件」に示すように , SS1 および SS2 端子のレベルを組み合わせ
ることにより , ソフトスタートおよびソフトストップの時間をあらかじめ定義でき , 容量 , 抵抗などの外付け部品は不要
です。
・ソフトスタート / ソフトストップ時間 (tson/tsoff) 設定条件
SS1 端子
SS2 端子
ソフトスタート
時間 (tson)
(Typ) *
ソフトストップ
時間 (tsoff)
(Typ) *
単位
AGND 端子に接続
AGND 端子に接続
1.4
1.4
ms
AGND 端子に接続
VREF 端子に接続
2.2
2.2
ms
AGND 端子に接続
VB 端子に接続
2.9
2.9
ms
VREF 端子に接続
AGND 端子に接続
3.5
3.5
ms
VREF 端子に接続
VREF 端子に接続
4.1
4.1
ms
VREF 端子に接続
VB 端子に接続
5.1
5.1
ms
VB 端子に接続
AGND 端子に接続
5.9
5.9
ms
VB 端子に接続
VREF 端子に接続
7.3
7.3
ms
VB 端子に接続
8.2
8.2
ms
VB 端子に接続
＊：精度：Typ ± 15％
DS04–27261–6
19
MB39C308
<< ソフトスタート / ソフトストップ動作時の各チャネルの出力電圧波形 >>
CTL1, CTL2, CTL34, CTL5 および CTL6 端子の ON, OFF によって各チャネルの出力は起動 / 切断します。
(1) CTLX と CTLY が同時に “H” または “L” に設定された場合
CTLX
CTLY
VoX
VoX
(CHX ＊出力 )
VoY
VoY
(CHY ＊出力 )
tson
tsoff
VoX と VoY は同時にソフトスタート /
ソフトストップ動作を開始します。
(2) VoX のソフトスタートまたはソフトストップ完了後に
CTLY が “H” または “L” に設定された場合
＊：CHY は CHX とは互いに
異なる CH
(3) VoX がソフトスタートまたはソフトストップ動作を
開始した後に CTLY が “H” または “L” に設定された場合
CTLX
CTLX
CTLY
CTLY
VoX
VoX
VoX
VoX
(CHX 出力 )
(CHX 出力 )
tsoff
tson
tsoff
tson
VoY
VoY
VoY
VoY
(CHY 出力 )
(CHY 出力 )
tson
tsoff
tson
tsoff
VoX と VoY は , それぞれソフトスター
ト / ソフトストップ動作を独立して行い
ます。
20
DS04–27261–6
MB39C308
(4) CTL34 が “H” または “L” に設定された場合
CTL34
Vo3 (1.8 V/1.5 V)
(1.8 V/1.5 V)
(CH3 出力 )
Vo4 (0.9 V/0.75 V)
(CH4 出力 ) (0.9 V/0.75 V)
Vo3 と Vo4 は同時にソフトスタート /
ソフトストップ動作を行います。
tson
tsoff
■ CH3/CH4/CH6 の出力電圧のプリセット機能
CH3 および CH4 のプリセット出力電圧は , VSEL34 端子によって決まり , CH6 のプリセット出力電圧は , DVSEL6 端子
によって決まります。下記の表を参照してください。
・CH3/CH4/CH6 の出力電圧のプリセット条件
接続
VREF
GND
VSEL34
Vo3 ＝ 1.8 V に設定
Vo4 ＝ 0.9 V に設定
Vo3 ＝ 1.5 V に設定
Vo4 ＝ 0.75 V に設定
DVSEL6
Vo6 ＝ 1.1 V に設定
Vo6 ＝ 1.05 V に設定
DS04–27261–6
21
MB39C308
■ 標準特性
・許容損失 - 動作周囲温度特性
許容損失 - 動作周囲温度
4
風速 : 0 m/s
許容損失 PD (W)
3
2
1
0
-50
-25
0
+25
+50
+75
+100
動作周囲温度 Ta ( °C)
「・許容損失 - 動作周囲温度特性」に , 許容損失が示されています。最大消費電力は , パッケージの熱容量 , 周囲温度に依存
します。
各チャネル (CH1 ∼ CH6) の消費電力の合計が , 最大定格を超えてはいけません。各チャネルの負荷電流と電力損失が ,
「・各チャネルの電力損失特性」に示されています。
・熱モデルの条件
風速 : 0 m/s
MB39C308
(9 mm × 9 mm × 1.3 mm)
プリント基板
(FR4 : 117 mm × 84 mm × 0.8 mm)
22
DS04–27261–6
MB39C308
・各チャネルの電力損失特性
CH1 出力電流 - 電力損失
CH2 出力電流 - 電力損失
1.8
1.8
VIN ＝ 7.2 V
Vo1 ＝ 5.0 V
Si7212DN 使用時
1.2
0.9
熱設計ポイント
0.6
外付け FET の損失は除く
0.3
0
1
2
3
4
0.9
熱設計ポイント
0.6
外付け FET の損失は除く
0.3
0
5
1
2
3
CH1 出力電流 (A)
CH2 出力電流 (A)
CH3 出力電流 - 電力損失
CH4 出力電流 - 電力損失
4
5
1.8
1.8
VIN=7.2 V
Vo3=1.8 V/1.5 V
Vo3=1.5 V
Vo3=1.8 V
1.2
0.9
熱設計ポイント
0.6
0.3
0
Vo4=0.9 V
Vo4=0.75 V
VIN=7.2 V
Vo4=0.9 V/0.75 V
1.5
CH4 電力損失 (W)
1.5
CH3 電力損失 (W)
1.2
0
0
1.2
0.9
0.6
熱設計ポイント
0.3
0
0
1
2
3
4
5
0
1
2
3
CH3 出力電流 (A)
CH4 出力電流 (A)
CH5 出力電流 - 電力損失
CH6 出力電流 - 電力損失
4
5
1.8
1.8
VIN=7.2 V
Vo5=1.5 V
1.2
0.9
熱設計ポイント
0.6
VIN=7.2 V
Vo6=1.1 V/1.05 V
1.5
CH6 電力損失 (W)
1.5
CH5 電力損失 (W)
VIN ＝ 7.2 V
Vo2 ＝ 3.3 V
Si7212DN (2 パラ ) 使用時
1.5
CH2 電力損失 (W)
CH1 電力損失 (W)
1.5
0.3
Vo6=1.1 V
Vo6=1.05 V
1.2
0.9
熱設計ポイント
0.6
0.3
0
0
0
1
2
3
CH5 出力電流 (A)
DS04–27261–6
4
5
0
1
2
3
4
5
CH6 出力電流 (A)
23
MB39C308
■ 未使用端子の処理
1. 端子接続 (CH1/CH2 を使用しない場合 )
CH1 または CH2 を使用しない場合 , PVDD 端子を電源に , PG, CTL, FB 端子をアナロググランド (AGND) に接続してく
ださい。OUTH, OUTL, CB, LX 端子を開放し , PGND 端子をパワーグランドに接続してください。
・CH1 を使用しない場合
PG1
1
CTL1
FB1
PVDD1
電源
OUT1H
“ 開放 ”
CB1
“ 開放 ”
LX1
“ 開放 ”
OUT1L
“ 開放 ”
PGND1
・CH2 を使用しない場合
PG2
1
CTL2
FB2
PVDD2
電源
OUT2H
“ 開放 ”
CB2
“ 開放 ”
LX2
“ 開放 ”
OUT2L
“ 開放 ”
PGND2
24
DS04–27261–6
MB39C308
2. 端子接続 (CH3 および CH4 を使用しない場合 )
CH3 および CH4 を使用しない場合 , PVDD 端子を電源に , PG, CTL34, FB, FSEL4, VSEL34 端子をアナロググランド
(AGND) に接続してください。CB, LX 端子を開放し , PGND 端子をパワーグランドに接続してください。
・CH3 および CH4 を使用しない場合
FSEL4
PVDD3
電源
VSEL34
PG3
CB3
“ 開放 ”
CTL34
LX3
“ 開放 ”
FB3
PGND3
PVDD4
PG4
電源
CB4
“ 開放 ”
LX4
“ 開放 ”
FB4
PGND4
DS04–27261–6
25
MB39C308
3. 端子接続 (CH3 を使用し , CH4 を使用しない場合 )
CH3 を使用して CH4 を使用しない場合 , 約 5 kΩ の抵抗を介して PVDD4 端子を VB 端子に接続し , PG4 端子をアナロ
ググランド (AGND) に接続 , 0.1 μF のコンデンサを CB4 端子と LX4 端子の間に接続 , PGND4 端子をパワーグランドに接
続 , FSEL4, FB4 端子を VREF 端子に接続してください。
・CH3 を使用し , CH4 を使用しない場合
VB
VREF
PVDD4
FSEL4
約 5 kΩ
制御信号 :“H”
FB4
CB4
CTL34
LX4
0.1 μF
PG4
PGND4
（注意事項）CTL34 が投入されると , CH3 および CH4 はオンになります。CH3 を使用し CH4 を使用しない場合 , 上記に
記載されている端子を接続してください。PVDD4 は開放しないでください。
4. 端子接続 (CH5 を使用しない場合 )
CH5 を使用しない場合 , PVDD5 端子を電源に接続してください。
PG5, CTL5, FB5 端子をアナロググランド (AGND) に接
続 , CB5, LX5 端子を開放し , PGND5 端子をパワーグランドに接続してください。
・CH5 を使用しない場合
PVDD5
電源
PG5
CB5
“ 開放 ”
CTL5
LX5
“ 開放 ”
FB5
PGND5
26
DS04–27261–6
MB39C308
5. 端子接続 (CH6 を使用しない場合 )
CH6 を使用しない場合 , PVDD6 端子を電源に接続 , PG6, CTL6, FB6, DVSEL6 端子をアナロググランド (AGND) に接続
してください。CB6, LX6 端子を開放し , PGND6 端子をパワーグランドに接続してください。
・CH6 を使用しない場合
PVDD6
電源
PG6
CB6
“ 開放 ”
CTL6
LX6
“ 開放 ”
FB6
DVSEL6
PGND6
6. 端子接続 ( パワーグッド機能を使用しない場合 )
パワーグッド機能を使用しない場合 , PG または ALLPG 端子をアナロググランド (AGND) に接続してください。
・PG または ALLPG を使用しない場合
PG
ALLPG
DS04–27261–6
27
MB39C308
■ アプリケーションノート
・インダクタの選択
推奨のインダクタンスは ,「■ 推奨動作条件」を参照ください。またインダクタに流れる電流が定格値以内であるかを判
断するために , インダクタに流れる最大電流値を求める必要があります。インダクタの最大電流値は下記の式により求め
られます。
ILMAX ≧ IoMAX ＋
ΔIL ＝
VDD − VO
L
ΔIL
2
VO
×
VDD × fOSC
ILMAX：インダクタの最大電流値 [A]
IoMAX：最大負荷電流 [A]
ΔIL ：インダクタのリップル電流ピークピーク値 [A]
VDD ：スイッチング電源電圧 [V]
VO
：出力設定電圧 [V]
fOSC ：スイッチング周波数 [Hz]
インダクタ電流
ILMAX
IoMAX
ΔIL
0
28
時間
DS04–27261–6
MB39C308
・FET の選択 (CH1, CH2)
本 IC は動作原理上 , メイン側 FET のドレイン - ソース間に発生する電圧が必要です。メイン側 FET のオン抵抗は以下
を目安に選定してください。
CH1 メイン側 FET オン抵抗：24 mΩ ∼ 40 mΩ
CH2 メイン側 FET オン抵抗：12 mΩ ∼ 20 mΩ
使用するメイン側 FET のオン抵抗により過電流保護 (OCP) の電流制限値が決まります。電流制限値は以下の式により求
められます。
0.141
IO1_OCP ＝
RON1
0.5
−
L × fOSC
0.133
IO2_OCP ＝
RON2
×
0.5
−
L × fOSC
×
VDD
：スイッチング電源電圧 [V]
VO
：出力設定電圧 [V]
RON
：メイン側 FET オン抵抗 [Ω]
L
：コイルのインダクタ値 [H]
fOSC
：スイッチング周波数 [Hz]
(VDD − VO1) × VO1
VDD
(VDD − VO2) × VO2
VDD
また , メイン側 FET には 2.5 V 駆動品を推奨いたします。4 V 駆動品を適用する場合は , ブートストラップダイオードの
接続を推奨いたします ( 詳細は
「・ブートストラップダイオードの選択」を参照ください )。
FET に流れる電流が定格値以内であるかを判断するために , FET に流れる最大電流値を求める必要があります。FET の
最大電流値は下記の式により求められます。
IDMAX ≧ IoMAX ＋
ΔIL
2
IDMAX ：FET ドレイン最大電流値 [A]
IoMAX：最大負荷電流 [A]
ΔIL ：インダクタのリップル電流ピークピーク値 [A]
また FET の許容損失が定格値以内であるかを判断するために FET の損失を求める必要があります。メイン側 FET の損
失は下記の式により求められます。
PHisideFET ＝ PRON + PSW
PHisideFET ：メイン側 FET 損失 [W]
PRON
：メイン側 FET 導通損失 [W]
PSW
：メイン側 FET SW 損失 [W]
DS04–27261–6
29
MB39C308
メイン側 FET 導通損失
VO
PRON ＝ (IoMAX) 2 ×
× RON
VDD
PRON ：メイン側 FET 導通損失 [W]
IoMAX：最大負荷電流 [A]
VDD ：スイッチング電源電圧 [V]
VO
：出力設定電圧 [V]
RON ：メイン側 FET オン抵抗 [Ω]
メイン側 FET スイッチング損失
PSW ＝
VDD × fOSC × (Ibtm × tr ＋ Itop × tf)
2
PSW ：スイッチング損失 [W]
VDD ：スイッチング電源電圧 [V]
fOSC ：スイッチング周波数 (Hz)
Ibtm ：インダクタのリップル電流のボトム値 [A]
Itop ：インダクタのリップル電流のトップ値 [A]
tr
：メイン側 FET のターンオン時間 [s]
tf
：メイン側 FET のターンオフ時間 [s]
tr, tf は簡易的に下記の式により求められます。
tr ＝
Qgd × 12
5 − Vth
tf ＝
Qgd × 12
Vth
Qgd ：メイン側 FET ゲート・ドレイン容量 [C]
Vth ：メイン側 FET のスレッショルド電圧 [V]
同期整流側 FET の損失は下記の式により求められます。
VO
PLosideFET ＝ PRon ＝ (IoMAX) 2 × (1
VDD
) × Ron
PRon ：同期整流側 FET 導通損失 [W]
IoMAX：最大負荷電流 [A]
VDD ：スイッチング電源電圧 [V]
VO
：出力設定電圧 [V]
Ron
：同期整流側 FET オン抵抗 [Ω]
（注意事項）同期整流側 FET のドレイン - ソース間電圧の遷移電圧は一般的に小さく , スイッチング損失は無視できるほ
ど小さいため , ここでは省略しています。
30
DS04–27261–6
MB39C308
・入力容量の選択
本 IC は C-Mode 方式を採用しているため ESR が小さいセラミックキャパシタの使用を推奨いたします。容量値につい
ては「■ 推奨動作条件」を参照ください。
・出力容量の選択
本 IC は C-Mode 方式を採用しているため ESR が小さいセラミックキャパシタの使用を推奨いたします。容量値につい
ては「■ 推奨動作条件」を参照ください。
・ブートストラップダイオードの選択
本デバイスはブートストラップダイオードを内蔵しているため , 通常は外部にダイオードの接続は不要です。
しかし
CH1, CH2 のスイッチング FET に 4 V 駆動品を使用する場合は , ショットキーバリアダイオード (SBD) の追加を推奨いた
します。この場合 , 極力順方向電流の小さなものを選定し , 以下の図のように接続してください。
・ブートストラップ SBD を CH1 に追加する場合
CB1
VB
ブートストラップダイオードにはメイン側 FET のゲートを駆動する電流が流れます。その平均電流は下記の式により求
められます。電流定格が越えないように選定してください。
ID ≧ Qg × fOSC
ID
：順方向電流 [A]
Qg
：メイン側 FET のゲート全電荷量 [C]
fOSC ：スイッチング周波数 [Hz]
ブートストラップダイオードの電圧定格は下記の式で求められます。
VR_BOOT > VDD
VR_BOOT：ブートストラップダイオードの直流逆方向電圧 [V]
VDD
：スイッチング電源電圧 [V]
・ブートストラップ容量の選択
ブートストラップ容量 (CB-LX 間容量 ) の容量値は 0.1 μF としていますが , CH1, CH2 は使用する SWFET の Qg が大き
い場合には調整が必要です。メイン側 FET のゲートを駆動するためにはブートストラップ容量に十分な電荷が蓄えられて
いる必要があります。そのため , 目安としてメイン側 FET の Qg に対して約 10 倍の電荷を蓄えている容量を最低値とし ,
選定してください。
Qg
CCB ≧ 10 ×
VCB
CCB ：ブートストラップ容量 [F]
Qg
：メイン側 FET のゲート電荷量 [C]
VCB ：CB 電圧 (4.3 V)
DS04–27261–6
31
MB39C308
・VB 容量の選択
VB 容量は 1 μF を基準としていますが , CH1, CH2 の使用する FET の Qg が大きい場合には調整が必要です。メイン側
FET のゲートを駆動するためには VB 容量に十分な電荷が蓄えられている必要があります。そのため , 目安として FET の
Qg に対して約 50 倍の電荷を蓄えている容量を最低値とし , 選定してください。
(
QgH12 ＋ 9.3 × 10-9
VCB
＋
QgL12 ＋ 23 × 10-9
VVB
(
CVB ≧ 50 ×
CVB ：VB 容量 [F]
QgH12：CH1, CH2 のメイン側 SWFET のゲート電荷量の合計 [C] (Vgs ＝ 4.3 V での合計 )
QgL12：CH1, CH2 の同期整流側 SWFET のゲート電荷量の合計 [C] (Vgs ＝ 5 V での合計 )
VVB ：VB 電圧 (5 V)
VCB ：CB 電圧 (4.3 V)
・許容損失・熱設計について
本 IC は高効率のためほとんどの場合検討は不要ですが , 高電源電圧 , 高発振周波数 , 高負荷 , 高温での使用では検討の
必要があります。
IC 内部損失 (PIC) は下記の式により求められます。
PIC ＝ VDD × (IDD ＋ Qg12 ＋ 32 × 10-9) × fOSC ＋ PHisideFET3-6 ＋ PLosideFET3-6
PIC
：IC 内部損失 [W]
VDD ：電源電圧 (VIN)[V]
IDD
：電源電流 [A] (250 μA Typ)
Qg12 ：CH1, CH2 のメイン側 FET (Vgs ＝ 4.3 V) , 同期整流側 FET (Vgs ＝ 5 V) の総ゲート電荷量の合計 [C]
fOSC ：スイッチング周波数 [Hz]
PHisideFET3-6：内部メイン側 FET 損失の合計 [W]
PLosideFET3-6：内部同期整流側 FET 損失の合計 [W]
また各内蔵 CH のメイン側 FET の損失は下記の式により求められます。
PHisideFET ＝ PRON ＋ PSW
PHisideFET ：メイン側 FET 損失 [W]
PRON
：メイン側 FET 導通損失 [W]
PSW
：メイン側 FET スイッチング損失 [W]
メイン側 FET 導通損失
VO
PRON ＝ (IoMAX) 2
VDD
× RON
PRON ：メイン側 FET 導通損失 [W]
IoMAX：最大負荷電流 [A]
VDD ：スイッチング電源電圧 [V]
VO
：出力設定電圧 [V]
RON ：メイン側 FET オン抵抗 [Ω]
32
DS04–27261–6
MB39C308
メイン側 FET スイッチング損失
PSW ＝
VDD × fOSC × (Ibtm × tr ＋ Itop × tf)
2
PSW ：スイッチング損失 [W]
VDD ：スイッチング電源電圧 [V]
fOSC ：発振周波数 (Hz)
Ibtm ：インダクタのリップル電流のボトム値 [A]
Itop ：インダクタのリップル電流のトップ値 [A]
tr
：メイン側 FET のターンオン時間 [s]
tf
：メイン側 FET のターンオフ時間 [s]
tr, tf は簡易的に下記の値になります。
tr ＝ 4 ns
tf ＝ 4 ns
同期整流側 FET の損失は下記の式により求められます。
VO
PRon ＝ (IOMAX)2 × (1 −
VDD
) × Ron
PRon ：同期整流側 FET 導通損失 [W]
IoMAX：最大負荷電流 [A]
VDD ：スイッチング電源電圧 [V]
VO
：出力設定電圧 [V]
Ron
：同期整流側 FET オン抵抗 [Ω]
（注意事項）同期整流側 FET のドレイン - ソース間電圧の遷移電圧は一般的に小さく , スイッチング損失は無視できるほ
ど小さいため , ここでは省略しています。
ジャンクション温度 (Tj) は下記の式により求められます。
Tj ＝ Ta ＋ θja × PIC
Tj
：ジャンクション温度 [ °C] ( ＋ 125 °C 最大 )
Ta
：周囲温度 [ °C]
θja
：PFBGA-208 ピン＋放熱端子 52 ピン パッケージ熱抵抗 (34 °C/W)
PIC
：IC 損失 [W]
DS04–27261–6
33
MB39C308
■ 参考データ
・効率 - 負荷電流
100
CH2 η2 - IO2
CH1 η1 - IO1
100
95
95
効率 η2 (％)
効率 η1 (％)
90
85
80
75
90
85
80
75
70
70
65
65
60
0.01
0.1
1
60
0.01
10
95
CH3 η3 - IO3
100
Vo3 = 1.8 V
Vo3 = 1.5 V
95
90
効率 η4 (％)
効率 η3 (％)
90
85
80
75
65
60
0.01
10
95
90
90
85
85
80
75
65
65
1
10
10
CH6 η6 - IO6
VO6 = 1.05 V
VO6 = 1.1 V
75
70
0.1
1
80
70
負荷電流 IO5(A)
34
100
効率 η6 (％)
効率 η5 (％)
CH5 η5 - IO5
95
60
0.01
0.1
負荷電流 IO4(A)
負荷電流 IO3(A)
100
fosc = 700 kHz, VO4 = 0.9 V
fosc = 700 kHz, VO4 = 0.75 V
fosc = 350 kHz, VO4 = 0.9 V
fosc = 350 kHz, VO4 = 0.75 V
75
65
1
CH4 η4 - IO4
80
70
0.1
10
85
70
60
0.01
1
負荷電流 IO2(A)
負荷電流 IO1(A)
100
0.1
60
0.01
0.1
1
10
負荷電流 IO6(A)
DS04–27261–6
MB39C308
・ロードレギュレーション
CH2 VO2 -IO2
出力電圧 VO2 (V)
Ta = + 25°C
VO1 = 5.0 V
fosc = 700 kHz
負荷電流 IO2 (A)
CH3 VO3 - IO3
CH3 VO3 - IO3
Ta = + 25°C
VO3 = 1.5 V
fosc = 700 kHz
Ta = + 25°C
VO3 = 1.8 V
fosc = 700 kHz
負荷電流 IO3 (A)
負荷電流 IO3 (A)
CH4 VO4 - IO4
CH4 VO4 - IO4
fosc = 350 kHz
fosc = 700 kHz
Ta = + 25°C
VO4 = 0.75 V
負荷電流 IO4 (A)
出力電圧 VO4 (V)
fosc = 350 kHz
fosc = 700 kHz
出力電圧 VO4 (V)
Ta = + 25°C
VO2 = 3.3 V
fosc = 700 kHz
負荷電流 IO1 (A)
出力電圧 VO3 (V)
出力電圧 VO3 (V)
出力電圧 VO1 (V)
CH1 VO1 - IO1
Ta = + 25°C
VO4 = 0.9 V
負荷電流 IO4 (A)
（続く）
DS04–27261–6
35
MB39C308
（続き）
出力電圧 VO5 (V)
CH5 VO5 - IO5
Ta = + 25°C
VO5 = 1.5 V
fosc = 700 kHz
負荷電流 IO5(A)
CH6 VO6 -IO6
Ta = + 25°C
VO6 = 1.05 V
fosc = 700 kHz
負荷電流 IO6 (A)
36
出力電圧 VO6 (V)
出力電圧 VO6 (V)
CH6 VO6 -IO6
Ta = + 25°C
VO6 = 1.1 V
fosc = 700 kHz
負荷電流 IO6 (A)
DS04–27261–6
MB39C308
・ラインレギュレーション
出力電圧 VO2 (V)
Ta = + 25°C
VO1 = 5.0 V
fosc = 700 kHz
CH2 VO2 -VIN
入力電圧 VIN (V)
CH3 VO3 -VIN
CH3 VO3 -VIN
Ta = + 25°C
VO3 = 1.5 V
fosc = 700 kHz
Ta = + 25°C
VO3 = 1.8 V
fosc = 700 kHz
入力電圧 VIN(V)
入力電圧 VIN(V)
CH4 VO4 -VIN
CH4 VO4 -VIN
fosc = 350 kHz
fosc = 700 kHz
Ta = + 25°C
VO4 = 0.75 V
入力電圧 VIN (V)
fosc = 350 kHz
fosc = 700 kHz
出力電圧 VO4 (V)
出力電圧 VO4 (V)
Ta = + 25°C
VO2 = 3.3 V
fosc = 700 kHz
入力電圧 VIN (V)
出力電圧 VO3 (V)
出力電圧 VO3 (V)
出力電圧 VO1 (V)
CH1 VO1 -VIN
Ta = + 25°C
VO4 = 0.9 V
入力電圧 VIN (V)
（続く）
DS04–27261–6
37
MB39C308
（続き）
出力電圧 VO5 (V)
CH5 VO5 -VIN
Ta = + 25°C
VO5 = 1.5 V
fosc = 700 kHz
入力電圧 VIN (V)
Ta = + 25°C
VO6 = 1.05 V
fosc = 700 kHz
入力電圧 VIN (V)
38
CH6 VO6 -VIN
出力電圧 V O6(V)
出力電圧 VO6 (V)
CH6 VO6 -VIN
Ta = + 25°C
VO6 = 1.1 V
fosc = 700 kHz
入力電圧 VIN (V)
DS04–27261–6
MB39C308
・負荷急変波形
CH2 (VO2 = 3.3 V)
CH1 (VO1 = 5.0 V)
IO1 = 0 A
2 A, IO1 slew rate = 2 A/μs
I O2 = 0 A
Ta = + 25 °C
VIN = 7.2 V
VO1 = 5.0 V
fosc = 700 kHz
IO2 2 A/div
IO1 2A/div
4
VO2 500 mV/div
3.3 V 1
1
100 μs/div
100 μs/div
CH3 (VO3 = 1.8 V)
CH3 (VO3 = 1.5 V)
IO3 = 0 A 2.7 A, IO3 slew rate = 2.7 A/μs
IO3 1 A/div
IO3 = 0 A
Ta = + 25 °C
VIN = 7.2 V
VO3 = 1.5 V
fosc = 700 kHz
2.7 A, IO3 slew rate = 2.7 A/μs
IO3 1 A/div
VO3 200 mV/div
VO3 200 mV/div
1.8 V
1
1
100 μs/div
100 μs/div
CH4 (fosc = 350 kHz, VO4 = 0.75 V)
IO4 = 0 A
1.5 A, IO4 slew rate = 1.5 A/μs
CH4 (fosc = 350 kHz, VO4 = 0.9 V)
1.5 A, IO4 slew rate = 1.5 A/μs
IO4 = 0 A
Ta = + 25 °C
VIN = 7.2 V
VO4 = 0.9 V
fosc = 350 kHz
Ta = + 25 °C
VIN = 7.2 V
VO4 = 0.75 V
fosc = 350 kHz
IO4 1 A/div
IO4 1 A/div
4
4
VO4 100 mV/div
VO4 100 mV/div
0.75 V
Ta = + 25 °C
VIN = 7.2 V
VO3 = 1.8 V
fosc = 700 kHz
4
4
1.5 V
Ta = + 25 °C
VIN = 7.2 V
VO2 = 3.3 V
fosc = 700 kHz
4
VO1 500 mV/div
5V
4.5 A, IO2 slew rate = 4.5 A/μs
0.9 V
1
100 μs/div
1
100 μs/div
（続く）
DS04–27261–6
39
MB39C308
（続き）
CH4 (fosc = 700 kHz, VO4 = 0.75 V)
CH4 (fosc = 700 kHz, VO4 = 0.9 V)
I O4 = 0 A
IO4 = 0 A
1.5 A, IO4 slew rate = 1.5 A/μs
Ta = + 25 °C
VIN = 7.2 V
VO4 = 0.9 V
fosc = 700 kHz
Ta = + 25 °C
VIN = 7.2 V
VO4 = 0.75 V
fosc = 700 kHz
IO4 1 A/div
4
4
IO4 1 A/div
VO4 100 mV/div
VO4 100 mV/div
0.75 V
1.5 A, IO4 slew rate = 1.5 A/μs
0.9 V
1
1
100 μs/div
100 μs/div
CH5 (VO5 = 1.5 V)
IO5 = 0 A
2.5 A, IO5 slew rate = 2.5 A/μs
Ta = + 25 °C
VIN = 7.2 V
VO5 = 1.5 V
fosc = 700 kHz
IO5 1 A/div
4
VO5 200 mV/div
1.5 V
1
100 μs/div
CH6 (VO6 = 1.05 V)
CH6 (VO6 = 1.1 V)
IO6 = 0 A
I O6 = 0 A
3.5 A, IO6 slew rate = 3.5 A/μs
IO6 2 A/div
Ta = + 25 °C
VIN = 7.2 V
VO6 = 1.05 V
fosc = 700 kHz
IO6 2 A/div
Ta = + 25 °C
VIN = 7.2 V
VO6 = 1.1 V
fosc = 700 kHz
4
4
VO6 100 mV/div
VO6 100 mV/div
1.1 V
1.05 V 1
100 μs/div
40
3.5 A, IO6 slew rate = 3.5 A/μs
1
100 μs/div
DS04–27261–6
MB39C308
・起動切断波形
CH1
CH2
1
1
CTL1:2 V/div
2
CTL2:2 V/div
Ta = + 25 °C
VIN = 7.2 V
VO1 = 5.0 V
IO1 = 2 A
fosc = 700 kHz
Ta = + 25 °C
VIN = 7.2 V
VO2 = 3.3 V
IO2 = 4.5 A
fosc = 700 kHz
2
VO1: 2 V/div
VO2: 2 V/div
5 ms/div
5 ms/div
CH5
CH3, CH4
1
1
CTL34:2 V/div
VO3: 500 mv/div
CTL5:2 V/div
Ta = + 25 °C
VIN = 7.2 V
VO3 = 1.8 V
IO3 = 2.7 A
VO4 = 0.9 V
IO4 = 1.5 A
fosc = 700 kHz
Ta = + 25 °C
VIN = 7.2 V
VO5 = 1.5 V
IO5 = 2.5 A
fosc = 700 kHz
2
2
3
VO4: 500 mV/div
5 ms/div
VO5: 500 mV/div
5 ms/div
CH6
1
CTL6:2 V/div
2
Ta = + 25 °C
VIN = 7.2 V
VO6 = 1.05 V
IO6 = 3.5 A
fosc = 700 kHz
VO6:500 mV/div
5 ms/div
DS04–27261–6
41
MB39C308
■ 応用回路例
M1
MB39C308PFBGA208
CTL1
OUT1H
G15
FB1
5 6
Q1
S 3
C13
G
4
CB1 D16
LX1 E16 0.22 μF
VB
CTL2
OUT2H
FB2
CB2 J16
LX2 H16
OUT2L
VB
J15
PGND
R4
0Ω
100 kΩ
Pattern short
R9
VINs
PGNDs
G14
PG4
VREF
C12
P7
FSEL4
FB4
PVDD4A
PVDD4B
PVDD4C
PVDD4D
PVDD4E
PVDD4F
PVDD4G
P3
P2
R3
R2
R1
T3
T2
CB4
LX4A
LX4B
LX4C
LX4D
LX4E
LX4F
LX4G
LX4H
PGND4A
PGND4B
PGND4C
PGND4D
PGND4E
PGND4F
PGND4G
PGND4H
C15
P16 0.1 μF
P15
R16
R15
R14
R13
T15
T14
T13
P12
P11
P10
R12
R11
R10
T12
T11
T10
P4
P6
P5
R6
R5
R4
T6
T5
T4
VO3
Vo3s
Vo3
L3
1.5 μH
C3
FB3
VB
PG4
3.3 μH
VIN
C16
0.1 μF
VO4
Vo4s
Vo4
L4
1.5 μH
C4
P13
VSEL34
L16
L15
L14
M16
M15
M14
N16
N15
N14
P14
100 μF
C11
PVDD3A
PVDD3B
PVDD3C
PVDD3D
PVDD3E
PVDD3F
PVDD3G
PVDD3H
PVDD3I
CB3
LX3A
LX3B
LX3C
LX3D
LX3E
LX3F
LX3G
LX3H
LX3I
PGND3A
PGND3B
PGND3C
PGND3D
PGND3E
PGND3F
PGND3G
PGND3H
PGND3I
100 μF
CTL34
0Ω
Pattern short
R8
VREF
VO3
VO2
Vo2s
Vo2
L2
1 2 5 67
G
FDMA420NZ
3
S 4
03
4.7 μF
CTL34
VIN
0.22 μF
4.7 μF
PG3
C14
VIN
S 4
02
VIN
H14
PG3
VO4
C14
R3
100 kΩ
PGND2 G16
1 2 5 6 7
G
3
C2
H15
VO2
K15
100 μF
CTL2
C8
PG2
C15
D1
D2
D2
D4
D5
PG2
FDMA420NZ
PVDD2 K16
D1
D2
D2
D4
D5
J14
4.7 μF
VIN
R2
100 kΩ
PGND1 F16
3.3 μH
7 8
Q1
S 1
ECH8607
100 μF
G
2
OUT1L F15
VO1
Vo1s
Vo1
L1
C9
VO1
E15
C1
CTL1
C16
C7
PVDD1
4.7 μF
PG1
D15
C10
PG1
VIN
ECH8607
D1
D2
K14
D1
D2
R1
100 kΩ
VB
P9
P8
R9
R8
R7
T9
T8
T7
（続く）
42
DS04–27261–6
MB39C308
（続き）
M1
MB39C308PFBGA208
CTL5
L3
FB5
CB5
LX5A
LX5B
LX5C
LX5D
LX5E
LX5F
LX5G
LX5H
LX5I
PGND5A
PGND5B
PGND5C
PGND5D
PGND5E
PGND5F
PGND5G
PGND5H
PGND5I
C10
FB6
VB
CB6
C7
LX6A
LX6B
LX6C
LX6D
LX6E
LX6F
LX6G
LX6H
LX6I
LX6J
A6
A5
A4
B6
B5
B4
C6
C5
C4
C3
PGND6A
PGND6B
PGND6C
PGND6D
PGND6E
PGND6F
PGND6G
PGND6H
PGND6I
PGND6J
A3
A2
B3
B2
B1
C2
C1
D3
D2
D1
VO6
Vo6s
Vo6
L6
0.1 μF
1.5 μH
M1
MB39C308PFBGA208
E7 Thermal1
E8 Thermal2
E9 Thermal3
E10 Thermal4
F6 Thermal5
F7 Thermal6
F8 Thermal7
F9
F10 Thermal8
Thermal9
F11 Thermal10
G5 Thermal11
G6 Thermal12
G7 Thermal13
G8 Thermal14
G9 Thermal15
G10 Thermal16
G11 Thermal17
G12 Thermal18
H5 Thermal19
H6 Thermal20
H7 Thermal21
H8 Thermal22
H9 Thermal23
H10 Thermal24
H11 Thermal25
H12 Thermal26
J5 Thermal27
J6 Thermal28
J7 Thermal29
J8 Thermal30
J9 Thermal31
J10 Thermal32
J11 Thermal33
J12 Thermal34
K5 Thermal35
K6 Thermal36
K7 Thermal37
K8 Thermal38
K9 Thermal39
K10 Thermal40
K11 Thermal41
K12 Thermal42
L6 Thermal43
L7 Thermal44
L8 Thermal45
L9 Thermal46
L10 Thermal47
L11 Thermal48
M7 Thermal49
M8 Thermal50
M9 Thermal51
M10 Thermal52
AGND
R7
VIN
PGND7
B15
SS2
A13
VIN
1 μF
SS1
PVDD7 A11
VB
VB A12
DIN
VB
VREF
A14
C22
VREF
B12
1 μF
B16
C19
AGND B14
1 μF
AVDD A15
C20
ALLPG
C21
D14
VB
DS04–27261–6
C18
4.7 μF
VO6
DVSEL6
A10
A9
A8
A7
B10
B9
B8
B7
C9
C8
C6-2
B11
DVSEL6
PVDD6A
PVDD6B
PVDD6C
PVDD6D
PVDD6E
PVDD6F
PVDD6G
PVDD6H
PVDD6I
PVDD6J
100 μF
CTL6
CTL6
100 kΩ
E3
E2
E1
F3
F2
F1
G3
G2
G1
4.7 μF
PG6
B13
ALLPG
1.5 μH
VIN
E14
PG6
VO5
Vo5s
Vo5
L5
H3 0.1 μF
H2
H1
J3
J2
J1
K3
K2
K1
R6
100 kΩ
VB
C17
L2
C6-1
100 μF
VO5
C5
C13
CTL5
PVDD5A
PVDD5B
PVDD5C
PVDD5D
PVDD5E
PVDD5F
PVDD5G
PVDD5H
C11
PG5
C12
PG5
VIN
L1
M3
M2
M1
N3
N2
N1
P1
100 μF
F14
4.7 μF
R5
100 kΩ
VB
VREF
43
MB39C308
■ 部品表
記号
項目
型格
条件
パッケージ
ベンダ
備考
M1
IC
MB39C308
⎯
PFBGA-208
FML
⎯
Q1
N-ch Dual MOSFET
ECH8607
VDS ＝ 30 V,
ID ＝ 5 A(Max)
ECH8
SANYO
Ch1
High & Low-side
Q2-1
N-ch MOSFET
FDMA420NZ
VDS ＝ 20 V,
ID ＝ 5.7 A(Max)
MLP2x2-6L
FAIRCHILD
Ch2 High-side
Q3-1
N-ch MOSFET
FDMA420NZ
VDS ＝ 20 V,
ID ＝ 5.7 A(Max)
MLP2x2-6L
FAIRCHILD
Ch2 Low-side
Q2-2
N-ch MOSFET
⎯
⎯
SOT-6
⎯
(Ch2 High-side)
Q3-2
N-ch MOSFET
⎯
⎯
TSOP-6
⎯
(Ch2 Low-side)
R1
Resistor
RR0816P-104-D
100 kΩ
1608
SSM
PG
R2
Resistor
RR0816P-104-D
100 kΩ
1608
SSM
PG
R3
Resistor
RR0816P-104-D
100 kΩ
1608
SSM
PG
R4
Resistor
RR0816P-104-D
100 kΩ
1608
SSM
PG
R5
Resistor
RR0816P-104-D
100 kΩ
1608
SSM
PG
R6
Resistor
RR0816P-104-D
100 kΩ
1608
SSM
PG
R7
Resistor
RR0816P-104-D
100 kΩ
1608
SSM
PG
R8
Resistor
⎯
Patern short
⎯
⎯
VSEL34
R9
Resistor
⎯
Patern short
⎯
⎯
FSEL4
C1
Ceramic Capacitor
C3225JB0J107M
100 μF (6.3 V)
3225
TDK
VO
C2
Ceramic Capacitor
C3225JB0J107M
100 μF (6.3 V)
3225
TDK
VO
C3
Ceramic Capacitor
GRM31CR60G107ME39L
100 μF (4 V)
3216
MURATA
VO
C4
Ceramic Capacitor
GRM31CR60G107ME39L
100 μF (4 V)
3216
MURATA
VO
C5
Ceramic Capacitor
GRM31CR60G107ME39L
100 μF (4 V)
3216
MURATA
VO
C6-1
Ceramic Capacitor
GRM31CR60G107ME39L
100 μF (4 V)
3216
MURATA
VO
C6-2
Ceramic Capacitor
GRM31CR60G107ME39L
100 μF (4 V)
3216
MURATA
VO
C7
Ceramic Capacitor
C2012JB1C475K
4.7 μF(16 V)
2012
TDK
PVDD
C8
Ceramic Capacitor
C2012JB1C475K
4.7 μF(16 V)
2012
TDK
PVDD
C9
Ceramic Capacitor
C2012JB1C475K
4.7 μF(16 V)
2012
TDK
PVDD
C10
Ceramic Capacitor
C2012JB1C475K
4.7 μF(16 V)
2012
TDK
PVDD
C11
Ceramic Capacitor
C2012JB1C475K
4.7 μF(16 V)
2012
TDK
PVDD
C12
Ceramic Capacitor
C2012JB1C475K
4.7 μF(16 V)
2012
TDK
PVDD
C13
Ceramic Capacitor
C1608JB1E224K
0.22 μF (25 V)
1608
TDK
CB
C14
Ceramic Capacitor
C1608JB1E224K
0.22 μF (25 V)
1608
TDK
CB
C15
Ceramic Capacitor
C1608JB1H104K
0.1 μF (50 V)
1608
TDK
CB
C16
Ceramic Capacitor
C1608JB1H104K
0.1 μF (50 V)
1608
TDK
CB
C17
Ceramic Capacitor
C1608JB1H104K
0.1 μF (50 V)
1608
TDK
CB
C18
Ceramic Capacitor
C1608JB1H104K
0.1 μF (50 V)
1608
TDK
CB
C19
Ceramic Capacitor
C1608JB1C105K
1 μF (16 V)
1608
TDK
AVDD
C20
Ceramic Capacitor
C1608JB1C105K
1 μF (16 V)
1608
TDK
PVDD7
C21
Ceramic Capacitor
C1608JB1C105K
1 μF (16 V)
1608
TDK
VB
C22
Ceramic Capacitor
C1608JB1A475K
4.7 μF (10 V)
1608
TDK
VREF
（続く）
44
DS04–27261–6
MB39C308
（続き）
記号
項目
型格
条件
パッケージ
ベンダ
備考
L1
Inductor
RLF7030-3R3M4R1
3.3 μH (4.1 A)
SMD
TDK
⎯
L2
Inductor
MPLC0730L3R3
3.3 μH (5.7 A)
SMD
NEC TOKIN
⎯
L3
Inductor
RLF7030-1R5N6R1
1.5 μH (6.1 A)
SMD
TDK
⎯
L4
Inductor
RLF7030-1R5N6R1
1.5 μH (6.1 A)
SMD
TDK
⎯
L5
Inductor
RLF7030-1R5N6R1
1.5 μH (6.1 A)
SMD
TDK
⎯
L6
Inductor
RLF7030-1R5N6R1
1.5 μH (6.1 A)
SMD
TDK
⎯
PIN
Wiring Terminal
WT-2-1
⎯
⎯
Mac-Eight
⎯
FML
SANYO
FAIRCHILD
SSM
TDK
MURATA
NEC TOKIN
Mac-Eight
：富士通マイクロエレクトロニクス株式会社
：三洋電機株式会社
：フェアチャイルドセミコンダクタージャパン株式会社
：進工業株式会社
：TDK 株式会社
：株式会社村田製作所
：NEC トーキン株式会社
：株式会社マックエイト
DS04–27261–6
45
MB39C308
■ 基板レイアウトについて
PCB のレイアウトは安定動作 , ノイズ低減 , 変換効率などにとって非常に重要です。評価ボード (MB39C308EVB-01) の
レイアウトを参考に , 下記のガイドラインに基づいてレイアウト設計を行ってください。
1. IC 周辺および各チャネル共通事項
・GND と放熱設計について
通常は内層のうち少なくとも 1 層を GND 層 (PGND) とします。各部品および IC の GND 端子は直近にスルーホールを
設け , GND 層に極力低インピーダンスで接続してください。
可能であれば , 大電流の流れる GND 層とは分離された AGND を設けてください。AGND には VREF, AVDD のバイパス
コンデンサや IC の AGND 端子を接続します。AGND は IC の AGND 端子直近で GND 層と一点接続し , AGND に大電流が
流れないようにしてください。VB のバイパスコンデンサやスイッチング部品の GND 端子は直接 GND 層へ接続してくだ
さい。
また , IC が効率的に放熱できるよう , IC の各放熱端子直近にスルーホールを設け GND 層と接続してください。パッド
オンビアにて各放熱端子のフットプリントに直接スルーホールを設けるのが理想です。さらに , IC 搭載箇所の基板背面側
に GND プレーンを設けることも効果的です。
・バイパスコンデンサおよびブートストラップ容量について
VREF, AVDD, VB, PVDD7 端子に接続するバイパスコンデンサは IC の各端子直近に配置してください。また , IC 搭載面
の表層にて最短距離でそれぞれの端子へ配線してください。VB, PVDD7 端子のバイパスコンデンサの GND 端子は最短距
離で PGND7 端子に接続してください。
各チャネルのブートストラップ容量は , 各チャネルの CBx, LXx 端子直近に配置してください。
・レイアウト例
MB39C308
CBx LXx
AVDD
IC 搭載パッド
VREF
スルーホール
容量
VB
PVDD7
x : 各チャネル番号
・フィードバックラインについて
各チャネルの FB 端子に接続する配線はノイズに敏感なため , スイッチング部品やスイッチングラインから極力離して
ください。
46
DS04–27261–6
MB39C308
・PFBGA のプリント基板設計ルール
■ SMD
■ NSMD
はんだマスク
開口部
はんだマスク
開口部
パッド
パターン
SMD ( ソルダ・マスク定義 )
0.5 mm ピッチ
DS04–27261–6
NSMD ( 非ソルダ・マスク定義 )
パッドパターン
はんだマスク開口部
パッドパターン
はんだマスク開口部
φ0.325 ∼ φ0.35
φ0.225 ∼ φ0.25
φ0.225 ∼ φ0.25
φ0.325 ∼ φ0.35
47
MB39C308
2. スイッチング FET 外付けチャネル (CH1, CH2) について
各チャネルの入力容量 (CIN) - メイン側 FET- 同期整流側 FET で構成されるループ (Loop) は極力小さくなるよう , 部品配
置してください。
入力容量 (CIN), メイン側 FET (High-side FET), 同期整流側 FET (Low-side FET), インダクタ (L), 出力容量 (CO) を表層で太
く短い配線で接続してください。また , これらスイッチング部品の接続はスルーホールを介さないでください。
スイッチング FET のゲートから OUT1H, OUT1L, OUT2H, OUT2L 端子への配線は瞬間的に大きな電流が流れます。
太く ,
短く配線してください ( 例 :MB39C308EVB では 0.5 mm 幅 )。
PVDD1, PVDD2, LX1, LX2 端子はメイン側 FET のドレイン - ソース間電圧をセンスしています。下図のように PVDD1,
PVDD2 端子はメイン側 FET のドレイン端子に直に接続し , 他の箇所に接続しないでください。LX1, LX2 端子はメイン側
FET のソース端子に直に接続し , ブートストラップ容量は , 下記レイアウト例のように接続を行い , その他の箇所に接続
しないでください。また LX1, LX2 端子への配線は瞬間的に大きな電流が流れます。太く , 短く配線してください ( 例 :
MB39C308EVB では PVDD1, PVDD2, LX1, LX2 配線は 0.5 mm 幅 )。
下図のレイアウトのように , PVDD 端子 , LX 端子と , メイン側 FET のドレイン , およびソース端子が接続されない場合 ,
電流センス値がずれて , PWM/PFM 切換電流値や OCP 設定値がずれる場合があります。
・レイアウト例
MB39C308
CB1, CB2 端子
LX1, LX2 端子
PVDD1, PVDD2 端子
PVDD 端子はメイン側 FET の
ドレイン電圧をセンスするの
でドレイン端子に直に接続し,
他の箇所と接続しない。
ブート
ストラップ
メイン側 FET 容量
ドレインパッド
スルーホール
VIN
CIN
ソースパッド
同期整流側 FET
PGND
CO
ループ
LX 端子はメイン側 FET
のソース電圧をセンス
するのでソース端子に
直に接続し , ブートスト
ラップ容量を除く , 他の
箇所と接続しない。
L
VO
FB1, FB2 端子へ
48
DS04–27261–6
MB39C308
3. スイッチング FET 内蔵チャネル (CH3, CH4, CH5, CH6) について
各チャネルの入力容量 (CIN) は IC の各チャネルの PVDDx, PGNDx 端子直近に配置してください。
PVDDx, LXx, PGNDx 端子 , 入力容量 (CIN), インダクタ (L), 出力容量 (CO) を極力表層で太く短い配線で接続してくださ
い。また , これらスイッチング部品の接続は極力スルーホールを介さないでください。
・レイアウト例
MB39C308
VIN
PVDDx 端子
CIN
LXx 端子
L
PGNDx 端子
PGND
x : 各チャネル番号
DS04–27261–6
CO
スルーホール
VO
FBx 端子へ
49
MB39C308
■ 使用上の注意
1. 最大定格以上の条件に設定しないでください。
最大定格を超えて使用した場合，LSI の永久破壊となることがあります。
また，通常動作では，推奨動作条件下で使用することが望ましく，この条件を超えて使用すると LSI の信頼性に悪影響を
およぼすことがあります。
2. 推奨動作条件でご使用ください。
推奨動作条件は，LSI の正常な動作を保証する推奨値です。
電気的特性の規格値は，推奨動作条件範囲内および各項目条件欄の条件下において保証されます。
3. プリント基板のアースラインは , 共通インピーダンスを考慮し設計してください。
4. 静電気対策を行ってください。
・ 半導体を入れる容器は，静電気対策を施した容器か，導電性の容器をご使用ください。
・ 実装後のプリント基板を保管運搬する場合は，導電性の袋か，容器に収納してください。
・ 作業台，工具，測定機器は，アースを取ってください。
・ 作業する人は，人体とアースの間に 250 kΩ ∼ 1 MΩ の抵抗を直列に入れたアースをしてください。
5. 負電圧を印加しないでください。
− 0.3 V 以下の負電圧を印加した場合 , LSI の寄生トランジスタが動作し誤動作を起こすことがあります。
6. 負荷接続時の注意
DC/DC 動作中に DC/DC の出力容量を大きく上回る容量をハードスイッチングにて接続されますと , 急激な応答により
出力電圧が発振したり保護機能が作動する可能性があります。以下の点にご注意ください。
・負荷容量の接続
通常ロード SW に P-ch FET を使用しますが , 以下のようにゲートに抵抗を挿入することで急激な負荷容量の接続を防
止できます。
VO
負荷コンデンサ
負荷スイッチ
7. 出力半ショートについて
通常 , DC/DC 出力が GND などの低電位配線へ短絡された場合は , 短絡保護 (SCP) により出力が停止します。しかし , 半
ショート状態では短絡保護 (SCP) による出力停止が行われません。FET が内蔵されている複数のチャネルで , 半ショート
状態が発生した場合に , 発煙 , 発火する恐れがありますので入力にヒューズを入れることを推奨いたします。
[ 半ショート : 過電流が流れるものの , 出力電圧が低下しない程度の短絡状態をさします。]
50
DS04–27261–6
MB39C308
8. 電源容量が十分でない場合の SCP ラッチ機能への影響
出力ショート時など入力電源の電流能力を超えるような過電流が流れる場合 , 電源電圧が低下することがあります。こ
の時の電源電圧が 5 V (Typ) を下回る場合 , 低電圧時誤動作防止 (UVLO) 機能により出力を停止しますが , 出力を停止した
ことで入力電源電圧が復帰すると再び起動を開始します。この場合 , 以下 4 つの過程が順次繰り返されます。
1. 電源電流がリミットに達して , 電源電圧が低下します。
2. DC/DC 出力が UVLO 機能により , 停止します。
3. UVLO 機能が解除されます。
4. 出力電流および電源電流が増加します。
FET が内蔵されている複数のチャネルで出力ショートとなった場合に , 発煙 , 発火する恐れがありますので , 電源ライ
ンにヒューズを入れることを推奨いたします。
SCP ラッチのない場合
SCP の通常動作
UVLO
スレッ
ショルド
出力ショート
出力ショート
ヒステリシス
電源電圧
UVLO
DC/DC 出力電圧
DC/DC 出力電流
時間のカウント
電源電流容量
電源電流
SCP のラッチ
1
2 4 1...
3
■ オーダ型格
型格
パッケージ
備考
プラスチック・PFBGA, 208 ピン
(BGA-208P-M02)
MB39C308BGF
■ 評価ボードオーダ型格
型格
MB39C308EVB-11
EV ボード版数
備考
Board rev.1.0
PFBGA-208
■ RoHS 指令に対応した品質管理 ( 鉛フリー品の場合 )
富士通マイクロエレクトロニクスの LSI 製品は , RoHS 指令に対応し , 鉛・カドミウム・水銀・六価クロムと , 特定臭素系
難燃剤 PBB と PBDE の基準を遵守しています。この基準に適合している製品は , 型格に “E1” を付加して表します。
DS04–27261–6
51
MB39C308
■ 製品捺印 ( 鉛フリーの場合 )
J APAN
MB 39 C308
XXXX XXX
E1
鉛フリー表示
INDEX
52
DS04–27261–6
MB39C308
■ 製品ラベル ( 鉛フリー品の例 )
鉛フリー表示
JEITA 規格
MB123456P - 789 - GE1
(3N) 1MB123456P-789-GE1
1000
(3N)2 1561190005 107210
JEDEC 規格
G
Pb
QC PASS
PCS
1,000
MB123456P - 789 - GE1
2006/03/01
ASSEMBLED IN JAPAN
MB123456P - 789 - GE1
1/1
0605 - Z01A
1000
1561190005
鉛フリー型格は末尾に「E1」あり。
DS04–27261–6
53
MB39C308
■ MB39C308BGF 推奨実装条件
【推奨実装条件】
項 目
内 容
実装方法
IR ( 赤外線リフロー ) ・手半田付け ( 部分加熱法 )
実装回数
2回
保管期間
開梱前
製造後 2 年以内にご使用ください。
開梱∼ 2 回目リフロー迄の
保管期間
6 日以内
開梱後の保管期間を
超えた場合
ベーキング (125 °C , 24 hrs) を実施の上 ,
6 日以内に処理願います。
5 °C ∼ 30 °C, 70％RH 以下 ( 出来るだけ低湿度 )
保管条件
【実装方法の各条件】
(1) IR ( 赤外線リフロー )
250°C
245°C
本加熱
170 °C
~
190 °C
(b)
RT
(a)
M ランク：250 °C Max
(a) 温度上昇勾配
(b) 予備加熱
(c) 温度上昇勾配
(d) ピーク温度
(d’) 本加熱
(e) 冷却
(c)
(d)
(e)
(d')
：平均 1 °C/s ∼ 4 °C/s
：温度 170 °C ∼ 190 °C, 60 s ∼ 180 s
：平均 1 °C/s ∼ 4 °C/s
：温度 250 °C Max
245 °C up 10 s 以内
：温度 230 °C up 40 s 以内
or
温度 225 °C up 60 s 以内
or
温度 220 °C up 80 s 以内
：自然空冷または強制空冷
（注意事項）パッケージボディ上面温度を記載
(2) 手半田付け ( 部分加熱法 )
コテ先温度： Max 400 °C
時間：
5 s 以内 / ピン
54
DS04–27261–6
MB39C308
■ パッケージ・外形寸法図
プラスチック・PFBGA, 208 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm × 9.00 mm
リード形状
ボール
封止方法
プラスチックモールド
取付け高さ
1.30 mm Max
質量
0.10 g
(BGA-208P-M02)
プラスチック・PFBGA, 208 ピン
（BGA-208P-M02）
9.00±0.10(.354±.004)
0.20(.008) S B
B
0.50(.020)
TYP
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
A
9.00±0.10
(.354±.004)
0.50(.020)
TYP
(INDEX AREA)
T RP NML K J HGF E DCBA
0.20(.008) S A
INDEX
208-ø0.30±0.10
(208-ø.012±.004)
ø0.05(.002)
M
S AB
S
0.10(.004) S
C
1.30(.051)
MAX
2007-2008 FUJITSU MICROELECTRONICS LIMITED B208002S-c-1-5
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS04–27261–6
55
MB39C308
■ 目次
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
・
56
ページ
概要 .......................................................................................................................... 1
特長 .......................................................................................................................... 1
アプリケーション .................................................................................................. 1
端子配列図 .............................................................................................................. 2
端子機能説明 .......................................................................................................... 3
ブロックダイヤグラム .......................................................................................... 6
絶対最大定格 .......................................................................................................... 8
推奨動作条件 .......................................................................................................... 9
電気的特性 .............................................................................................................. 10
チャネルコントロール機能 .................................................................................. 17
パワーグッド機能 .................................................................................................. 17
保護機能 .................................................................................................................. 18
ソフトスタートおよびソフトストップ機能の動作説明 .................................. 19
CH3/CH4/CH6 の出力電圧のプリセット機能 .................................................... 21
標準特性 .................................................................................................................. 22
未使用端子の処理 .................................................................................................. 24
アプリケーションノート ...................................................................................... 28
参考データ .............................................................................................................. 34
応用回路例 .............................................................................................................. 42
部品表 ...................................................................................................................... 44
基板レイアウトについて ...................................................................................... 46
使用上の注意 .......................................................................................................... 50
オーダ型格 .............................................................................................................. 51
評価ボードオーダ型格 .......................................................................................... 51
RoHS 指令に対応した品質管理 ( 鉛フリー品の場合 ) ...................................... 51
製品捺印 ( 鉛フリーの場合 ) ................................................................................. 52
製品ラベル ( 鉛フリー品の例 ) ............................................................................. 53
MB39C308BGF 推奨実装条件 ............................................................................... 54
パッケージ・外形寸法図 ...................................................................................... 55
DS04–27261–6
MB39C308
MEMO
DS04–27261–6
57
MB39C308
MEMO
58
DS04–27261–6
MB39C308
MEMO
DS04–27261–6
59
MB39C308
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部