448 KB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–16702-4a
32 ビット・マイクロコントローラ
CMOS
FR60Lite MB91265A シリーズ
MB91267A/267NA/F267A/F267NA/V265A
■ 概要
MB91265A シリーズは，高速処理を要求される組込み制御用途向けに設計された , 汎用の富士通マイクロエレクトロニ
クス 32 ビット RISC マイクロコントローラです。CPU には , FR ファミリ * と互換の FR60Lite を使用しています。
MB91267NA/F267NA には , C-CAN (1 チャネル ) が搭載されています。
＊：FR は富士通マイクロエレクトロニクス株式会社の製品です。
■ 特長
・FR60Lite CPU
・32 ビット RISC, ロード / ストアアーキテクチャ, パイプライン 5 段
・最大動作周波数：33 MHz ( 原発振 4.192 MHz 原発振 8 逓倍 (PLL クロック逓倍方式 )
・16 ビット固定長命令 ( 基本命令 )
・命令実行速度：1 命令 /1 サイクル
・メモリ−メモリ転送命令 , ビット処理命令 , バレルシフト命令など：組込み用途に適した命令
・関数入口 / 出口命令 , レジスタ内容のマルチロードストア命令
：C 言語対応命令
・レジスタのインタロック機能
：アセンブラ記述も容易に可能
・乗算器の内蔵 / 命令レベルでのサポート
・符号付 32 ビット乗算：5 サイクル
・符号付 16 ビット乗算：3 サイクル
・割込み (PC/PS の退避 )：6 サイクル (16 プライオリティレベル )
・ハーバードアーキテクチャにより , プログラムアクセスとデータアクセスを同時に実行可能
・FR ファミリとの命令互換
（続く）
開発における最新の注意事項に関しては，必ず『Check Sheet』を参照してください。
『Check Sheet』は下記サポートページに掲載されています。
URL：http://edevice.fujitsu.com/micom/jp-support/
『Check Sheet』は , システム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われるチェック項目を
リストにしたものです。
Copyright©2005-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2007.8
MB91265A シリーズ
（続き）
・内蔵周辺機能
MB91V265A
評価用品
MB91F267A
MB91F267NA
MB91267A
MB91267NA
マスク ROM 品
フラッシュメモリ品
PGA-401
パッケージ
( リードピッチ
2.54 mm
LQFP-64
( リードピッチ 0.65 mm)
インタースティシャル )
ROM/Flash 容量
外部 SRAM
128 K バイト
RAM 容量
24 K バイト
4 K バイト
C-CAN
1 チャネル
なし
1 チャネル
なし
1 チャネル
・ A/D コンバータ ( 逐次比較型 )
分解能：8/10 ビット：4 チャネル× 1 ユニット , 7 チャネル× 1 ユニット
変換時間： 1.2 µs ( 最小変換時間 システムクロック 33 MHz 時 )
1.35 µs ( 最小変換時間 システムクロック 20 MHz 時 )
・ 外部割込み入力：8 チャネル
・ ビットサーチモジュール (REALOS 使用 )
1 ワード中の MSB ( 上位ビット ) から最初の “1” → “0” 変化ビット位置をサーチする機能
・ C-CAN 32MSB：1 チャネル (MB91267NA/F267NA に搭載 )
・ UART ( 全二重ダブルバッファ方式 )
：2 チャネル
パリティあり / なし選択可能
非同期 ( 調歩同期 ) / クロック同期通信の選択可能
専用ボーレートタイマ (U-TIMER) をチャネルごとに内蔵
外部クロックを転送クロックとして使用可能
パリティ, フレーム , オーバランエラー検出機能あり
・ 8/16 ビット PPG タイマ
：8 チャネル (8 ビット時 ) / 4 チャネル (16 ビット時 )
・ タイミングジェネレータ
・ 16 ビットリロードタイマ ：3 チャネル ( カスケードモードあり , リロードタイマ 0 の出力なし )
・ 16 ビットフリーランタイマ ：3 チャネル
・ 16 ビット PWC タイマ
：1 チャネル
・ インプットキャプチャ
：4 チャネル ( フリーランタイマと連動 )
・ アウトプットコンペア
：6 チャネル ( フリーランタイマと連動 )
・ 波形ジェネレータ
アウトプットコンペア出力 , 16 ビット PPG タイマ 0, 16 ビットデッドタイマを使用して様々な波形を生成することが
できます。
・ 積和演算回路
RAM：命令 RAM (I-RAM) 256 × 16 ビット
係数 RAM (X-RAM) 64 × 16 ビット
変数 RAM (Y-RAM) 64 × 16 ビット
積和演算 (16 ビット× 16 ビット＋ 40 ビット ) を 1 サイクル実行
演算結果は 40 ビットから 16 ビットへの丸め処理で抽出
・ DMAC (DMA コントローラ )：5 チャネル
内蔵ペリフェラル割込み , ソフトウェアによって転送起動が可能
・ ウォッチドッグタイマ
・ 低消費電力モード
スリープ / ストップ機能
・ パッケージ : LQFP-64
・ テクノロジ : CMOS 0.35 µm
・ 電源
: 1 電源 (Vcc ＝ 4.0 V ～ 5.5 V)
2
MB91265A シリーズ
■ 端子配列図
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
AVCC
AVRH2
AVRH1
P43/INT3
P42/INT2
P41/INT1
P40/INT0
P30/RTO0
P31/RTO1
P32/RTO2
P33/RTO3
P34/RTO4
P35/RTO5
INIT
P36/PPG7/INT7
P37/PPG4
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
LQFP-64
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VSS
X1
X0
MD0
MD1
MD2
PG1/PPG0
P27
P26/IC1
P25/IC0
P24/CKI
P23/DTTI
P22/PWI0
P21/ADTG2/IC3
P20/ADTG1/IC2
P17/PPG6/TX0∗
VCC
P00/PPG1/INT4
P01/PPG2
P02/PPG3/INT5
P03/TIN0
P04/TIN1
P05/TIN2
P06/TOT1
P07/TOT2
P10/SOT0
P11/SIN0
P12/SCK0
P13/SOT1
P14/SIN1
P15/SCK1
P16/PPG5/INT6/RX0∗
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
AVSS
ACC
AN0/P50
AN1/P51
AN2/P52
AN3/P53
AN4/P54
AN5/P55
AN6/P56
AN7/P57
AN8/P44
AN9/P45
AN10/P46
NMI
C
VSS
(FPT-64P-M23)
＊：C-CAN 端子は , MB91267NA/F267NA に搭載されています。
3
MB91265A シリーズ
■ 端子機能説明
端子番号 端子名
入出力
回路
形式 *1
AN0
3
G
A/D コンバータ 1 のアナログ入力です。
AICR1 レジスタの指定がアナログ入力の場合に有効となります。
P50
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN1
A/D コンバータ 1 のアナログ入力です。
AICR1 レジスタの指定がアナログ入力の場合に有効となります。
4
G
P51
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN2
A/D コンバータ 1 のアナログ入力です。
AICR1 レジスタの指定がアナログ入力の場合に有効となります。
5
G
P52
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN3
A/D コンバータ 1 のアナログ入力です。
AICR1 レジスタの指定がアナログ入力の場合に有効となります。
6
G
P53
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN4
A/D コンバータ 2 のアナログ入力です。
AICR2 レジスタの指定がアナログ入力の場合に有効となります。
7
G
P54
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN5
A/D コンバータ 2 のアナログ入力です。
AICR2 レジスタの指定がアナログ入力の場合に有効となります。
8
G
P55
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN6
A/D コンバータ 2 のアナログ入力です。
AICR2 レジスタの指定がアナログ入力の場合に有効となります。
9
G
P56
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN7
A/D コンバータ 2 のアナログ入力です。
AICR2 レジスタの指定がアナログ入力の場合に有効となります。
10
G
P57
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN8
A/D コンバータ 2 のアナログ入力です。
AICR2 レジスタの指定がアナログ入力の場合に有効となります。
11
G
P44
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
AN9
A/D コンバータ 2 のアナログ入力です。
AICR2 レジスタの指定がアナログ入力の場合に有効となります。
12
G
P45
AN10
13
G
P46
14
機能説明
NMI
H
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
A/D コンバータ 2 のアナログ入力です。
AICR2 レジスタの指定がアナログ入力の場合に有効となります。
汎用入出力ポートです。
この機能はアナログ入力指定が禁止の場合に有効となります。
NMI (Non Maskable Interrupt) 入力です。
（続く）
4
MB91265A シリーズ
端子番号 端子名
入出力
回路
形式 *1
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う以
外はポートによる出力を停止させておく必要があります。
INT4
18
PPG1
E
PPG2
D
P01
PPG3
E
汎用入出力ポートです。
PPG タイマ 2 の出力指定が禁止の場合に有効となります。
PPG タイマ 3 の出力です。
この機能は PPG タイマ 3 の出力指定が許可の場合に有効となります。
汎用入出力ポートです。
PPG タイマ 3 の出力指定および外部割込み入力が禁止の場合に有効となります。
P02
TIN0
21
PPG タイマ 2 の出力です。
この機能は PPG タイマ 2 の出力指定が許可の場合に有効となります。
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う以
外はポートによる出力を停止させておく必要があります。
INT5
20
PPG タイマ 1 の出力です。
この機能は PPG タイマ 1 の出力指定が許可の場合に有効となります。
汎用入出力ポートです。
PPG タイマ 1 の出力指定および外部割込み入力が禁止の場合に有効となります。
P00
19
機能説明
D
リロードタイマ 0 の外部トリガ入力です。
トリガ入力を許可している間は，この入力を随時使用するので意図的に行う以外はポー
トによる出力を停止させておく必要があります。
P03
汎用入出力ポートです。
この機能はリロードタイマ 0 の外部クロック入力指定が禁止の場合に有効となります。
TIN1
リロードタイマ 1 の外部トリガ入力です。
トリガ入力を許可している間は，この入力を随時使用するので意図的に行う以外はポー
トによる出力を停止させておく必要があります。
22
D
P04
汎用入出力ポートです。
この機能はリロードタイマ 1 の外部クロック入力指定が禁止の場合に有効となります。
TIN2
リロードタイマ 2 の外部トリガ入力です。
トリガ入力を許可している間は，この入力を随時使用するので意図的に行う以外はポー
トによる出力を停止させておく必要があります。
23
D
汎用入出力ポートです。
この機能はリロードタイマ 2 の外部クロック入力指定が禁止の場合に有効となります。
P05
TOT1
24
D
リロードタイマ 1 の出力です。
この機能はリロードタイマ 1 出力指定が許可の場合に有効となります。
P06
汎用入出力ポートです。
この機能はリロードタイマ 1 出力指定が禁止の場合に有効となります。
TOT2
リロードタイマ 2 の出力です。
この機能はリロードタイマ 2 出力指定が許可の場合に有効となります。
25
D
P07
汎用入出力ポートです。
この機能はリロードタイマ 2 出力指定が禁止の場合に有効となります。
SOT0
UART0 のデータ出力です。
この機能は UART0 のデータ出力指定が許可の場合に有効となります。
26
D
P10
汎用入出力ポートです。
UART0 のデータ出力指定が禁止の場合に有効となります。
（続く）
5
MB91265A シリーズ
端子番号 端子名
入出力
回路
形式 *1
SIN0
27
D
SCK0
D
P12
SOT1
29
D
汎用入出力ポートです。
この機能は UART0 のクロック出力指定が禁止の場合に有効となります。
UART1 のデータ出力です。
この機能は UART1 のデータ出力指定が許可の場合に有効となります。
汎用入出力ポートです。
この機能は UART1 のデータ出力指定が禁止の場合に有効となります。
SIN1
UART1 のデータ入力です。
UART1 が入力動作をしている間は，この入力を随時使用するので意図的に行う以外は
ポートによる出力を停止させておく必要があります。
D
汎用入出力ポートです。
この機能は UART1 のデータ入力指定が禁止の場合に有効となります。
P14
SCK1
31
D
P15
UART1 のクロック入出力です。
この機能は UART1 のクロック出力指定が許可の場合に有効となります。
汎用入出力ポートです。
この機能は UART1 のクロック出力指定が禁止の場合に有効となります。
INT6
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う
以外はポートによる出力を停止させておく必要があります。
PPG5
PPG タイマ 5 の出力です。
この機能は PPG タイマ 5 の出力指定が許可の場合に有効となります。
32
E
RX0
C-CAN0 の RX0 入力端子です。(MB91267NA/F267NA)
この入力は随時使用するので意図的に行う以外はポートによる出力を停止させておく
必要があります。
P16
汎用入出力ポートです。
この機能は PPG タイマ 5 の出力指定および C-CAN0 の RX0 入力指定＊ 2 が禁止の場合
に有効となります。
PPG タイマ 6 の出力です。
この機能は PPG タイマ 6 の出力指定が許可の場合に有効となります。
PPG6
34
UART0 のクロック入出力です。
この機能は UART0 のクロック出力指定が許可の場合に有効となります。
P13
30
33
UART0 のデータ入力です。
UART0 が入力動作をしている間は，この入力を随時使用するので意図的に行う以外は
ポートによる出力を停止させておく必要があります。
汎用入出力ポートです。
UART0 のデータ入力指定が禁止の場合に有効となります。
P11
28
機能説明
TX0
D
C-CAN0 の TX0 出力端子です。(MB91267NA/F267NA)
この機能は C-CAN0 の TX0 出力指定が許可の場合に有効となります。
P17
汎用入出力ポートです。
この機能は PPG タイマ 6 の出力指定および C-CAN0 の TX0 出力指定＊ 2 が禁止の場合
に有効となります。
ADTG1
A/D コンバータ 1 の外部トリガ入力です。
A/D の起動要因として選択した場合は，この入力を随時使用するので意図的に行う以
外はポートによる出力を停止させておく必要があります。
IC2
インプットキャプチャ 2 のトリガ入力です。
インプットキャプチャトリガ入力を設定し，ポートを入力設定した場合に入力できま
す。インプットキャプチャ入力として選択した場合は，この入力を随時使用するので
意図的に行う以外はポートによる出力を停止させておく必要があります。
P20
D
汎用入出力ポートです。
この機能は A/D コンバータ 1 の外部トリガ入力指定およびインプットキャプチャトリ
ガ入力指定が禁止の場合に有効となります。
（続く）
6
MB91265A シリーズ
端子番号 端子名
35
入出力
回路
形式 *1
ADTG2
A/D コンバータ 2 の外部トリガ入力です。
A/D の起動要因として選択した場合は，この入力を随時使用するので意図的に行う以
外は，ポートによる出力を停止させておく必要があります。
IC3
インプットキャプチャ 3 のトリガ入力です。
インプットキャプチャトリガ入力を設定し，ポートを入力設定した場合に入力できま
す。インプットキャプチャ入力として選択した場合は，この入力を随時使用するので
意図的に行う以外はポートによる出力を停止させておく必要があります。
D
P21
汎用入出力ポートです。
この機能は A/D コンバータ 2 の外部トリガ入力指定およびインプットキャプチャトリ
ガ入力指定が禁止の場合に有効となります。
PWI0
PWC タイマ 0 のパルス幅カウンタ入力です。
この機能は PWC タイマ 0 のパルス幅カウンタ入力が許可の場合に有効となります。
36
D
P22
DTTI
37
D
汎用入出力ポートです。
この機能は PWC タイマ 0 のパルス幅カウンタ入力指定が禁止の場合に有効となりま
す。
多機能タイマの波形ジェネレータ出力 RTO0 ～ RTO5 を制御する入力信号です。
この機能は DTTI 入力が許可の場合に有効となります。
P23
汎用入出力ポートです。
この機能は DTTI 入力指定が禁止の場合に有効となります。
CKI
フリーランタイマの外部クロック入力端子です。
フリーランタイマの外部クロック入力として選択した場合は，この入力を随時使用す
るので意図的に行う以外はポートによる出力を停止させておく必要があります。
38
D
P24
汎用入出力ポートです。
フリーランタイマの外部クロック入力指定が禁止の場合に有効となります。
IC0
インプットキャプチャ 0 のトリガ入力です。
インプットキャプチャ 0 のトリガ入力を設定し，ポートを入力設定した場合に入力で
きます。インプットキャプチャ入力として選択した場合は，この入力を随時使用する
ので意図的に行う以外はポートによる出力を停止させておく必要があります。
39
D
P25
汎用入出力ポートです。
この機能はインプットキャプチャ 0 のトリガ入力指定が禁止の場合に有効となりま
す。
IC1
インプットキャプチャ 1 のトリガ入力です。
インプットキャプチャ 1 のトリガの入力を設定し，ポートを入力設定した場合に入力
できます。インプットキャプチャ入力として選択した場合は，この入力を随時使用す
るので意図的に行う以外はポートによる出力を停止させておく必要があります。
40
D
汎用入出力ポートです。
この機能はインプットキャプチャ 1 のトリガ入力指定が禁止の場合に有効となりま
す。
P26
41
機能説明
P27
D
PPG0
42
D
PG1
汎用入出力ポートです。
PPG タイマ 0 の出力です。
この機能は PPG タイマ 0 の出力指定が許可の場合に有効となります。
汎用入出力ポートです。
この機能は PPG タイマ 0 の出力指定が禁止の場合に有効となります。
43
MD2
H, K
モード端子 2 です。
この端子の設定により基本動作モードを設定します。VCC または VSS に接続してくだ
さい。フラッシュメモリ品は入出力回路形式 K です。
44
MD1
H, K
モード端子 1 です。
この端子の設定により基本動作モードを設定します。VCC または VSS に接続してくだ
さい。フラッシュメモリ品は入出力回路形式 K です。
（続く）
7
MB91265A シリーズ
端子番号 端子名
入出力
回路
形式 *1
機能説明
45
MD0
H
モード端子 0 です。
この端子の設定により基本動作モードを設定します。VCC または VSS に接続してくだ
さい。
46
X0
A
クロック ( 発振 ) 入力です。
47
X1
A
クロック ( 発振 ) 出力です。
PPG4
49
50
D
P37
汎用入出力ポートです。
この機能は，PPG タイマ 4 の出力指定が禁止の場合に有効となります。
INT7
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う
以外はポートによる出力を停止させておく必要があります。
PPG7
E
INIT
I
外部リセット入力です。
J
多機能タイマの波形ジェネレータ出力です。
この端子は，波形ジェネレータに指定した波形を出力します。波形の出力は，波形
ジェネレータ出力が許可の場合に有効となります。
RTO5
52
汎用入出力ポートです。
この機能は，波形ジェネレータ出力指定が禁止の場合に有効となります。
P35
RTO4
53
J
RTO3
J
RTO2
J
RTO1
J
RTO0
J
P30
多機能タイマの波形ジェネレータ出力です。
この端子は，波形ジェネレータに指定した波形を出力します。波形の出力は，波形
ジェネレータ出力が許可の場合に有効となります。
汎用入出力ポートです。
この機能は，波形ジェネレータ出力指定が禁止の場合に有効となります。
P31
57
多機能タイマの波形ジェネレータ出力です。
この端子は，波形ジェネレータに指定した波形を出力します。波形の出力は，波形
ジェネレータ出力が許可の場合に有効となります。
汎用入出力ポートです。
この機能は，波形ジェネレータ出力指定が禁止の場合に有効となります。
P32
56
多機能タイマの波形ジェネレータ出力です。
この端子は，波形ジェネレータに指定した波形を出力します。波形の出力は，波形
ジェネレータ出力が許可の場合に有効となります。
汎用入出力ポートです。
この機能は，波形ジェネレータ出力指定が禁止の場合に有効となります。
P33
55
多機能タイマの波形ジェネレータ出力です。
この端子は，波形ジェネレータに指定した波形を出力します。波形の出力は，波形
ジェネレータ出力が許可の場合に有効となります。
汎用入出力ポートです。
この機能は，波形ジェネレータ出力指定が禁止の場合に有効となります。
P34
54
PPG タイマ 7 の出力です。
この機能は PPG タイマ 7 の出力指定が許可の場合に有効となります。
汎用入出力ポートです。
この機能は PPG タイマ 7 の出力指定が禁止の場合に有効となります。
P36
51
PPG タイマ 4 の出力です。
この機能は PPG タイマ 4 の出力指定が許可の場合に有効となります。
多機能タイマの波形ジェネレータ出力です。
この端子は，波形ジェネレータに指定した波形を出力します。波形の出力は，波形
ジェネレータ出力が許可の場合に有効となります。
汎用入出力ポートです。
この機能は，波形ジェネレータ出力指定が禁止の場合に有効となります。
（続く）
8
MB91265A シリーズ
（続き）
端子番号 端子名
入出力
回路
形式 *1
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う
以外はポートによる出力を停止させておく必要があります。
INT0
58
機能説明
E
P40
汎用入出力ポートです。
この機能は外部割込み入力指定が禁止の場合に有効となります。
INT1
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う
以外はポートによる出力を停止させておく必要があります。
59
E
P41
汎用入出力ポートです。
この機能は外部割込み入力指定が禁止の場合に有効となります。
INT2
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う
以外はポートによる出力を停止させておく必要があります。
60
E
P42
汎用入出力ポートです。
この機能は外部割込み入力指定が禁止の場合に有効となります。
INT3
外部割込み入力です。
対応する外部割込みを許可している間は，この入力を随時使用するので意図的に行う
以外はポートによる出力を停止させておく必要があります。
61
E
汎用入出力ポートです。
この機能は外部割込み入力指定が禁止の場合に有効となります。
P43
＊ 1：入出力回路形式については「■入出力回路形式」を参照してください。
＊ 2：C-CAN の設定は , MB91267NA/F267NA の設定です。
・電源端子および GND 端子
端子番号
端子名
機能説明
16,48
Vss
GND 端子です。すべて同電位でお使いください。
17
Vcc
電源端子です。すべて同電位でお使いください。
64
AVcc
A/D コンバータ用のアナログ電源端子です。
63
AVRH2
A/D コンバータ 2 用のアナログ基準電源端子です。
62
AVRH1
A/D コンバータ 1 用のアナログ基準電源端子です。
1
AVss
15
C
2
ACC
A/D コンバータ用のアナログ GND 端子です。
内部レギュレータ用のコンデンサ結合端子です。
アナログ用のコンデンサ結合端子です。
9
MB91265A シリーズ
■ 入出力回路形式
分類
回路形式
備考
高速用 ( メインクロック原発振 )
発振帰還抵抗約 1 MΩ
X1
クロック入力
A
X0
スタンバイ制御
P-ch
プルアップ制御
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
デジタル出力
・ スタンバイ制御あり
・ プルアップ制御あり
P-ch
D
デジタル出力
・ IOL ＝ 4 mA
N-ch
デジタル入力
スタンバイ制御
プルアップ制御
P-ch
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
デジタル出力
・ スタンバイ制御なし
・ プルアップ制御あり
デジタル出力
・ IOL ＝ 4 mA
P-ch
E
N-ch
デジタル入力
デジタル出力
P-ch
デジタル出力
G
N-ch
デジタル入力
スタンバイ制御
アナログ入力
・ アナログ / CMOS レベル
ヒステリシス入出力端子
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
( スタンバイ制御付 )
・ アナログ入力
(AICR の対応するビット “1” のときアナ
ログ入力が有効になります )
・ IOL ＝ 4 mA
（続く）
10
MB91265A シリーズ
（続き）
分類
回路形式
備考
・ CMOS レベルヒステリシス入力
・ スタンバイ制御なし
P-ch
H
N-ch
デジタル入力
・ CMOS レベルヒステリシス入力
P-ch
・ プルアップ抵抗付き
P-ch
・ スタンバイ制御なし
I
N-ch
デジタル入力
・ CMOS レベル出力
・ CMOS レベルヒステリシス入力
デジタル出力
P-ch
・ スタンバイ制御あり
デジタル出力
J
・ IOL ＝ 12 mA
N-ch
デジタル入力
スタンバイ制御
フラッシュメモリ品のみ
・CMOS レベル入力
・フラッシュテスト用の高電圧制御あり
N-ch
N-ch
K
N-ch
N-ch
制御信号
N-ch
モード入力
11
MB91265A シリーズ
■ デバイス使用上の注意
・ラッチアップ防止のために
または VCC 端子と VSS 端子
CMOS IC では入力端子や出力端子に VCC より高い電圧や VSS より低い電圧を印加した場合，
の間に定格を超える電圧を印加した場合に , ラッチアップ現象を生じることがあります。
ラッチアップが生じると電源電
流が激増し , 素子の熱破壊に至ることがありますので，
使用に際しては絶対最大定格を超えることのないよう十分に注意
してください。
・未使用端子の処理について
使用していない入力端子を開放のままにしておくと，誤動作の原因となることがありますので , プルアップまたはプル
ダウンの処理を行ってください。
・電源端子について
VCC 端子または VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部
で同電位にすべきものどうしを接続してあります。
不要輻射の低減，グラウンドレベルの上昇によるストローブ信号の誤
動作の防止，総出力電流規格を遵守などのため , 必ずすべての VCC 端子と VSS 端子を外部で電源およびグランドに接続し
てください。また , 電流供給源と本デバイスの VCC 端子と VSS 端子は，低インピーダンスで接続してください。
本デバイスの近くで , VCC 端子と VSS 端子の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデンサとして接続
することをお勧めいたします。
・水晶発振回路について
X0 端子 , X1 端子の近くにノイズがあると，
デバイスの誤動作の原因となる可能性があります。X0 端子 , X1 端子 , 水晶
発振子 ( またはセラミック発振子 ) およびグランドへのバイパスコンデンサをできるだけデバイスの近くに配置するよう
にプリント板を設計してください。
グランドで X0 端子 , X1 端子を取り囲むようにプリント板アートワークを設計すると，安定した動作が得られるので , こ
の設計を強く推奨します。
各量産品において , ご使用される発振子のメーカに発振評価依頼をしてください。
・モード端子 (MD0 ～ MD2) について
モード端子 (MD0 ～ MD2) を VCC 端子または VSS 端子に直接接続してください。
ノイズによってデバイスが意図せずにテストモードに入るのを防止するため , モード端子から VCC 端子または VSS 端子
への距離を最小にし，低インピーダンスで接続するようにプリント板を配置してください。
・電源投入時について
電源投入直後は必ず INIT 端子にて設定初期化リセット (INIT) をかけてください。電源投入直後は , 発振回路の発振安定
待ち時間を確保するため , 発振回路の要求する安定待ち時間の間，INIT 端子への “L” レベル入力を持続してください (INIT
端子による INIT では , 発振安定待ち時間の設定は最小値に初期化されています ) 。
・電源投入 / 切断の順序について
電源投入および電源切断は下記の順序で行ってください。なお , A/D コンバータを使用しない場合でも , AVCC = VCC レベ
ル , AVSS = VSS レベルに接続してください。
・投入時：VCC → AVCC → AVRH
・切断時：AVRH → AVCC → VCC
・電源投入時の原振入力について
電源投入時には , 必ず発振安定待ちが解除されるまでの間 , クロックを入力してください。
・PLL クロックモード作動中の注意について
本デバイスで , PLL クロックを選択しているときに発振子が外れたり , あるいはクロック入力が停止した場合 , 本デバ
イスは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。
この動作は保証外の動作です。
12
MB91265A シリーズ
・外部クロックについて
外部クロックを使用する際には , 原則として X1 端子には X0 端子とは逆相のクロックを同時に供給してください。
ただ
し , STOP モード ( 発振停止モード ) を併用する場合は , STOP モード時に X1 端子が “H” 出力で停止するので , 出力どうし
の衝突を避けるために , 外部に 1 kΩ 程度の抵抗を入れるようにしてください。
下図に外部クロック使用方法例について示します。
X0
X1
MB91265A シリーズ
外部クロック使用方法例
・C 端子について
本品種は, レギュレータを内蔵しており, C端子には, レギュレータ用に0.1 µF程度のコンデンサを必ず入れてください。
C
0.1 µF
MB91265A シリーズ
VSS
GND
・ACC 端子について
本品種は , A/D コンバータを内蔵しており , ACC 端子と AVSS 端子の端子間には , 0.1 µF 程度のコンデンサを必ず入れて
ください。
ACC
0.1 µF
MB91265A シリーズ
AVSS
・クロック制御部
INIT 端子への “L” 入力により , クロック発振安定待ち時間を確保してください。
・兼用ポートの機能切換え
ポートと兼用端子の切換えは , PFR ( ポート機能レジスタ ) で行います。
13
MB91265A シリーズ
・低消費電力モード
・ スタンバイモードに入れる場合は , 同期スタンバイモード (TBCR：タイムベースカウンタ制御レジスタのビット 8
SYNCS ビットにて設定します ) を使用した上で , 以下のシーケンスを必ず使用してください。
(LDI
#value_of_standby, R0) ：value_of_standby は STCR への書込みデータ
(LDI
#_STCR, R12)
：_STCR は STCR のアドレス (481H)
STB
R0, @R12
：スタンバイ制御レジスタ (STCR) への書込み
LDUB
LDUB
NOP
NOP
@R12, R0
@R12, R0
：同期スタンバイのための STCR リード
：もう一度 STCR をダミーリード
：タイミング調整用の NOP × 5
NOP
NOP
NOP
さらに , スタンバイ復帰後に , 復帰要因である割込みハンドラへ分岐するように , I フラグ , ILM および ICR を設定して
ください。
・ モニタデバッガを使用される場合は , 以下のことを行わないでください。
・上記命令列に対する , ブレークポイントの設定
・上記命令列に対する , ステップ実行
・PS レジスタに関する注意事項
一部の命令で PS レジスタを先行処理しているため , 下記の例外動作により , デバッガ使用時に割込み処理ルーチンで
ブレークしたり , PS フラグの表示内容が更新されたりする場合があります。
いずれの場合も , EIT から復帰後以降に , 正しく再処理を行うように設計されていますので , EIT 前後の動作は仕様どお
りの処理を行います。
・ DIV0U/DIV0S 命令の直前の命令で , (a) ユーザ割込み を受付けた場合 , (b) ステップ実行を行った場合 , (c) データイ
ベントまたはエミュレータメニューにてブレークした場合 , 以下のような動作を行う場合があります。
1) D0, D1 フラグが , 先行して更新されます。
2) EIT 処理ルーチン ( ユーザ割込みまたはエミュレータ ) を実行します。
3) EIT から復帰後 , DIV0U/DIV0S 命令が実行され , D0/D1 フラグが 1) と同じ値に更新されます。
・ ユーザ割込み要因が発生している状態で , 割込みを許可するために ORCCR , STILM , MOV Ri, PS の各命令が実行され
ると , 以下のような動作を行います。
1) PS レジスタが , 先行して更新されます。
2) EIT 処理ルーチン ( ユーザ割込み ) を実行します。
3) EIT から復帰後 , 上記命令が実行され , PS レジスタが 1) と同じ値に更新されます。
・ウォッチドッグタイマ機能について
本品種が備えているウォッチドッグタイマ機能は , プログラムが一定時間内にリセット延期動作を行うことを監視し ,
プログラムの暴走によりリセット延期動作が行われなかったときに , CPU をリセットするための機能です。そのため , 一
度ウォッチドッグタイマ機能を有効にすると , リセットを掛けるまで動作を続けます。
例外として , CPU のプログラム実行が停止する条件では自動的にリセット延期を行います。
この例外にあてはまる条件
については ,「■デバッグ関連の注意事項」
を参照してください。
14
MB91265A シリーズ
■ デバッグ関連の注意事項
・RETI 命令のステップ実行
ステップ実行する際 , 割込みが頻繁に発生する環境下では , RETI をステップ実行後に該当割込み処理ルーチンだけを繰
り返して実行します。その結果 , メインルーチンや割込みレベルの低いプログラムの実行が行われなくなります。
回避のために , RETI 命令をステップ実行しないでください。
または , 該当割込みルーチンのデバッグが不要になった段階で , 該当割込みを禁止してデバッグを行ってください。
・オペランドブレーク
システムスタックポインタのアドレスを含む領域に対するアクセスを , データイベントブレークの対象に設定しないで
ください。
・フラッシュメモリの未使用領域実行
フラッシュメモリの未使用領域 ( データが 0xFFFF) を誤って実行してしまうと , ブレークを受付けない状態になってし
まいます。これを回避するために, デバッガのコードイベントのアドレスマスク機能を使用して, 未使用領域の命令アクセ
ス時にブレークさせてください。
・パワーオンデバッグ
パワーオンデバッグで電源をオフにするときは , 次の 3 条件をすべて満たす状態で行ってください。
(1) ユーザ電源が 0.9 VCC から 0.5 VCC まで低下する時間が 25 µs 以上
（注意事項）2 電源の場合は , VCC は外部 I/O 電源電圧のことを指します。
(2) CPU 動作周波数が 1 MHz 以上
(3) ユーザプログラム実行中
・NMI 要求 (tool) に対する割込みハンドラ
ICE 未接続の状態において , ICE からのブレーク要求のみでセットされる要因フラグが , DSU の端子へのノイズなどの
影響で誤って立ってしまった場合の誤動作を防ぐため, 次のプログラムを割込みハンドラに追加してください。なお, この
プログラムを追加した状態で ICE を使用しても問題ありません。
追加場所
次の割込みハンドラ
割込み要因
：NMI 要求 (tool)
割込み番号
：13 (10 進 ) , 0D (16 進 )
オフセット
：3C8H
TBR がデフォルトのアドレス ：000FFFC8H
追加プログラム
STM
(R0, R1)
LDI
#B00H, R0;
LDI
#0, R1
STB
R1, @R0
LDM
(R0, R1)
：B00H は DSU のブレーク要因レジスタのアドレス
：ブレーク要因レジスタをクリア
RETI
15
MB91265A シリーズ
■ ブロックダイヤグラム
FR 60 Lite
CPU コア
32
32
ビットサーチ
モジュール
DMAC 5 チャネル
積和演算回路
ROM 64 K バイト /
Flash 128 K バイト
バスコンバータ
RAM 2 K バイト /
RAM 4 K バイト
32
1 チャネル
C-CAN
TX0
RX0
(MB91267NA/F267NA に搭載 )
X0, X1
MD0 ~ MD2
INIT
16 ビット⇔ 32 ビット
アダプタ
クロック制御
16
割込み
コントローラ
INT0 ~ INT7
NMI
SCK0, SCK1
PORT
3 チャネル
16 ビットリロードタイマ
TIN0 ~ TIN2
TOT1, TOT2
8 チャネル
外部割込み
1 チャネル
16 ビット PWC タイマ
SIN0, SIN1
SOT0, SOT1
ポート I/F
2 チャネル
UART
PWI0
4 チャネル 16 ビット /
8 チャネル 8 ビット
PPG タイマ
PPG0 ~ PPG7
2 チャネル
U-TIMER
AVCC
ADTG1
AVRH1
AN0 ~ AN3
4 チャネル入力
8/10 ビット
A/D コンバータ 1
ADTG2
AVRH2
AN4 ~ AN10
7 チャネル入力
8/10 ビット
A/D コンバータ 2
タイミングジェネレータ
多機能タイマ
16 ビットフリーランタイマ 3 チャネル
CKI
インプットキャプチャ
4 チャネル
IC0 ~ IC3
アウトプットコンペア
6 チャネル
RTO0 ~ RTO5
波形ジェネレータ
DTTI
16
MB91265A シリーズ
■ メモリ空間
1. メモリ空間
FR ファミリの論理アドレス空間は 4 G バイト (232 番地 ) あり , CPU はリニアにアクセスします。
・ ダイレクトアドレシング領域
アドレス空間の下記の領域は I/O 用に使用されます。
この領域をダイレクトアドレシング領域と呼び , 命令中で直接オペランドのアドレスを指定できます。
ダイレクト領域は , アクセスするデータのサイズにより , 以下のように異なります。
→ バイトデータアクセス
：000H ～ 0FFH
→ ハーフワードデータアクセス
：000H ～ 1FFH
→ ワードデータアクセス
：000H ～ 3FFH
17
MB91265A シリーズ
2. メモリマップ
MB91267A/267NA/F267A/F267NA
シングルチップモード
0000 0000H
I/O
ダイレクト
アドレッシング領域
0000 0400H
I/O
0001 0000H
アクセス禁止
0003 F000H
内蔵 RAM
4 K バイト
0004 0000H
アクセス禁止
000E 0000H
内蔵 ROM
128 K バイト
0010 0000H
アクセス禁止
FFFF FFFFH
18
「■ I/O マップ」を参照してください
MB91265A シリーズ
■ モード設定
FR ファミリでは , モード端子 (MD2 ～ MD0) とモードデータで動作モードの設定を行います。
・モード端子
MD2 ～ MD0 の 3 端子で , モードベクタ , リセットベクタフェッチに関する指定を行います。
表に示した設定以外は禁止です。
モード端子
モード名
リセットベクタ
アクセス領域
0
内 ROM モードベクタ
内部
1
外 ROM モードベクタ
外部
MD2
MD1
MD0
0
0
0
0
備考
本品種ではサポートしていません
・モードデータ
モードベクタフェッチによって内部のモードレジスタ (MODR) に書き込むデータを , モードデータとよびます。
モードレジスタに設定が行われた後 , 本レジスタの設定にしたがった動作モードで動作します。
モードデータは , すべてのリセット要因で設定されます。また , ユーザプログラムからは設定できません。
モードデータ詳細説明
bit
31
30
29
28
27
26
25
24
0
0
0
0
0
1
1
1
動作モード設定ビット
ビット 31 ～ 24 は予約ビットです。
必ず “00000111” を設定してください。
“00000111” 以外の値を設定したときの動作は保証できません。
（注意事項）モードベクタに設定するモードデータは , 0x000FFFF8H にバイトデータとして配置する必要があります。
FR ファミリは , バイトエンディアンとしてビッグエンディアンを採用しているので , 下図のように ,
ビット 31 ～ 24 の最上位バイトに配置してください。
bit 31
誤
24 23
16 15
87
0
0x000FFFF8H
XXXXXXXX
XXXXXXXX
XXXXXXXX
Mode Data
0x000FFFF8H
Mode Data
XXXXXXXX
XXXXXXXX
XXXXXXXX
正
0x000FFFFCH
Reset Vector
19
MB91265A シリーズ
■ I/O マップ
[ 表の見方 ]
アドレス
000000H
レジスタ
＋0
＋1
＋2
＋3
PDR0 [R/W] B
XXXXXXXX
PDR1 [R/W] B
XXXXXXXX
PDR2 [R/W] B
XXXXXXXX
PDR3 [R/W] B
XXXXXXXX
ブロック
T-unit
ポートデータレジスタ
リード / ライト属性 , アクセス単位
(B：バイト , H：ハーフワード , W：ワード )
リセット後のレジスタ初期値
レジスタ名 (1 コラムのレジスタが 4 n 番地 , 2 コラムが 4 n ＋ 1 番地・・・)
最左のレジスタ番地 ( ワードでアクセスした際は , 1 コラム目のレジスタが
データの MSB 側となる。)
（注意事項）
レジスタのビット値は , 以下のように初期値を表します。
“1”
：初期値 “ 1 ”
“0”
：初期値 “ 0 ”
“ X ” ：初期値 “ 不定 ”
“-”
：その位置に物理的にレジスタが存在しない。
記述されていないデータアクセス属性によるアクセスは禁止です。
20
MB91265A シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
000000H
PDR0 [R/W] B, H, W
XXXXXXXX
PDR1 [R/W] B, H, W
XXXXXXXX
PDR2 [R/W] B, H, W
XXXXXXXX
PDR3 [R/W] B, H, W
XXXXXXXX
000004H
PDR4 [R/W] B, H, W
-XXXXXXX
PDR5 [R/W] B, H, W
XXXXXXXX

000008H

00000CH

000010H
PDRG [R/W] B, H, W
------X-
ブロック
ポート
データ
レジスタ

000014H

～
00003CH
予約
000040H
EIRR0 [R/W] B, H, W
00000000
ENIR0 [R/W] B, H, W
00000000
ELVR0 [R/W] B, H, W
00000000 00000000
外部割込み
(INT0 ～ INT7)
000044H
DICR [R/W] B, H, W
-------0
HRCL [R/W, R]
B, H, W
0--11111

遅延割込み /
ホールド
リクエスト
TMRLR0 [W] H, W
XXXXXXXX XXXXXXXX
TMR0 [R] H, W
XXXXXXXX XXXXXXXX
00004CH

TMCSR0 [R/W, R] B, H, W
---00000 00000000
000050H
TMRLR1 [W] H, W
XXXXXXXX XXXXXXXX
TMR1 [R] H, W
XXXXXXXX XXXXXXXX
000054H

TMCSR1 [R/W, R] B, H, W
---00000 00000000
000058H
TMRLR2 [W] H, W
XXXXXXXX XXXXXXXX
TMR2 [R] H, W
XXXXXXXX XXXXXXXX

TMCSR2 [R/W, R] B, H, W
---00000 00000000
000048H
00005CH
000060H
000064H
000068H
00006CH
SSR0 [R/W, R] B, H, W
00001000
SIDR0 [R]/SODR0[W]
SCR0 [R/W] B, H, W SMR0 [R/W, W] B, H, W
B, H, W
00000100
00--0-0XXXXXXXX
UTIM0 [R] H / UTIMR0 [W] H
00000000 00000000
SSR1 [R/W, R] B, H, W
00001000
DRCL0 [W] B
--------
SIDR1 [R]/SODR1[W]
SCR1 [R/W] B, H, W
B, H, W
00000100
XXXXXXXX
UTIM1 [R] H / UTIMR1 [W] H
00000000 00000000
DRCL1 [W] B
--------
リロード
タイマ 0
リロード
タイマ 1
リロード
タイマ 2
UART0
UTIMC0 [R/W] B
0--00001
U-TIMER 0
SMR1 [R/W] B, H, W
00--0-0-
UART1
UTIMC1 [R/W] B
0--00001
U-TIMER 1
000070H
～
00007CH

予約
（続く）
21
MB91265A シリーズ
アドレス
000080H
レジスタ
＋0
ADCH1 [R/W] B, H, W
XXXX0XX0
000084H
ADCS1 [R/W, W]
B, H, W
00000X00
000088H
ADCH2 [R/W] B, H, W
XXXX0XX0
00008CH
ADCS2 [R/W, W]
B, H, W
00000X00
＋1
＋2
＋3
ADMD1 [R/W] B, H, W ADCD11 [R] B, H, W
00001111
XXXXXXXX
AICR1 [R/W]
B, H, W
----0000

ADMD2 [R/W] B, H, W ADCD21 [R] B, H, W
00001111
XXXXXXXX
AICR2 [R/W]
B, H, W
-0000000

ADCD10 [R] B, H, W
XXXXXXXX
A/D

コンバータ 1/
アナログ入力
制御 1
ADCD20 [R] B, H, W
XXXXXXXX
A/D

コンバータ 2/
アナログ入力
制御 2
000090H
OCCPBH0, OCCPBL0[W] /
OCCPH0, OCCPL0[R] H, W
00000000 00000000
OCCPBH1, OCCPBL1[W] /
OCCPH1, OCCPL1 [R] H, W
00000000 00000000
000094H
OCCPBH2, OCCPBL2[W] /
OCCPH2, OCCPL2 [R] H, W
00000000 00000000
OCCPBH3, OCCPBL3[W] /
OCCPH3, OCCPL3 [R] H, W
00000000 00000000
000098H
OCCPBH4, OCCPBL4[W] /
OCCPH4, OCCPL4 [R] H, W
00000000 00000000
OCCPBH5, OCCPBL5[W] /
OCCPH5, OCCPL5 [R] H, W
00000000 00000000
00009CH
OCSH1 [R/W] B, H, W
X1100000
OCSL0 [R/W] B, H, W OCSH3 [R/W] B, H, W
00001100
X1100000
0000A0H
OCSH5 [R/W] B, H, W
X1100000
OCSL4 [R/W] B, H, W
00001100
0000A4H
CPCLRBH0, CPCLRBL0[W]/
CPCLRH0, CPCLRL0[R] H, W
11111111 11111111
OCMOD [R/W] B, H,
W
XX000000

TCDTH0, TCDTL0 [R/W] H, W
00000000 00000000
ADTRGC [R/W]
B, H, W
XXXX0000
TCCSH0 [R/W] B, H, W TCCSL0 [R/W] B, H, W
00000000
01000000
0000ACH
IPCPH0, IPCPL0 [R] H, W
XXXXXXXX XXXXXXXX
IPCPH1, IPCPL1 [R] H, W
XXXXXXXX XXXXXXXX
0000B0H
IPCPH2, IPCPL2 [R] H, W
XXXXXXXX XXXXXXXX
IPCPH3, IPCPL3 [R] H, W
XXXXXXXX XXXXXXXX
PICSH01 [R/W] B, H, W
00000000
PICSL01 [R/W]
B, H, W
00000000

ICSH23 [R] B, H, W
XXXXXX00
TMRRH0, TMRRL0 [R/W] H, W
XXXXXXXX XXXXXXXX
TMRRH1, TMRRL1 [R/W] H, W
XXXXXXXX XXXXXXXX
0000C0H
TMRRH2, TMRRL2 [R/W] H, W
XXXXXXXX XXXXXXXX

0000C4H
0000C8H

DTCR1 [R/W] B, H, W DTCR2 [R/W] B, H, W
00000000
00000000
SIGCR1 [R/W] B, H, W
00000000
16 ビット
インプット
キャプチャ
予約
0000BCH
DTCR0 [R/W] B, H, W
00000000
16 ビット
フリーラン
タイマ 0
ICSL23 [R/W]B, H, W
00000000

0000B8H
16 ビット
アウトプット
コンペア
OCSL2 [R/W] B, H, W
00001100
0000A8H
0000B4H
ブロック


波形
ジェネレータ
SIGCR2 [R/W] B, H, W
XXXXXXX1
（続く）
22
MB91265A シリーズ
アドレス
レジスタ
＋0
＋1
0000CCH

0000D0H
ADCOMP2 [R/W] H, W
00000000 00000000
＋2
＋3
ブロック
ADCOMP1 [R/W] H, W
00000000 00000000
ADCOMPC2 [R/W]
B, H, W
XX0000XX
ADCOMPC1 [R/W]
B, H, W
XXXXX00X
A/D COMP
0000D4H

～
0000DCH
0000E0H
PWCSR0 [R/W, R] B, H, W
00000000 00000000
PWCR0 [R] H, W
00000000 00000000
16 ビット PWC
タイマ

0000E4H
0000E8H
予約

PDIVR0 [R/W] B, H, W
XXXXX000

0000ECH

～
0000FCH
予約
000100H
PRLH0 [R/W] B, H, W PRLL0 [R/W] B, H, W PRLH1 [R/W] B, H, W PRLL1 [R/W] B, H, W
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
000104H
PRLH2 [R/W] B, H, W PRLL2 [R/W] B, H, W PRLH3 [R/W] B, H, W PRLL3 [R/W] B, H, W
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
000108H
PPGC0 [R/W] B, H, W PPGC1 [R/W] B, H, W PPGC2 [R/W] B, H, W PPGC3 [R/W] B, H, W
00000000
00000000
00000000
00000000
00010CH
PRLH4 [R/W] B, H, W PRLL4 [R/W] B, H, W PRLH5 [R/W] B, H, W PRLL5 [R/W] B, H, W
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
000110H
PRLH6 [R/W] B, H, W PRLL6 [R/W] B, H, W PRLH7 [R/W] B, H, W PRLL7 [R/W] B, H, W
XXXXXXXX
XXXXXXXX
XXXXXXXX
XXXXXXXX
000114H
PPGC4 [R/W] B, H, W PPGC5 [R/W] B, H, W PPGC6 [R/W] B, H, W PPGC7 [R/W] B, H, W
00000000
00000000
00000000
00000000
8/16 ビット
PPG タイマ
0～7
000118H

～
00012CH
000130H
TRG [R/W] B, H, W
-------- 00000000
000134H
REVC [R/W] B, H, W
-------- 00000000
予約

GATEC [R/W] B, H, W
XXXXXX00

8/16 ビット
PPG タイマ
0～7
000138H
～
000140H

予約
（続く）
23
MB91265A シリーズ
アドレス
レジスタ
＋0
＋1
＋2
000144H
TTCR0 [R/W] B, H, W
00000000
000148H
COMP0 [R/W] B, H, W COMP2 [R/W] B, H, W COMP4 [R/W] B, H, W
00000000
00000000
00000000
＋3
TSTPR0 [R] B, H, W
00000000

00014CH,
000150H
COMP6 [R/W] B, H, W
00000000
タイミング
ジェネ
レータ

000154H
CPCLRBH1, CPCLRBL1 [W] /
CPCLRH1, CPCLRL1 [R] H, W
11111111 11111111
TCDTH1, TCDTL1 [R/W] H, W
00000000 00000000
000158H
TCCSH1 [R/W] B, H, W TCCSL1 [R/W] B, H, W
00000000
01000000

00015CH
CPCLRBH2, CPCLRBL2 [W] /
CPCLRH2, CPCLRL2 [R] H, W
11111111 11111111
TCDTH2, TCDTL2 [R/W] H, W
00000000 00000000
000160H
TCCSH2 [R/W] B, H, W TCCSL2 [R/W] B, H, W
00000000
01000000


000164H
000168H
ブロック

FSR2 [R/W] B, H, W
00000000
16 ビット
フリーラン
タイマ 1
16 ビット
フリーラン
タイマ 2
予約
FSR1 [R/W] B, H, W
----0000
FSR0 [R/W] B, H, W
00000000
FRT
セレクタ
00016CH

～
0001A4H
0001A8H
CANPRE [R, R/W]
B, H, W
00000000
予約

C-CAN*1
プリスケーラ
0001ACH
～
0001FCH

000200H
DMACA0 [R/W] B, H, W *2
00000000 0000XXXX XXXXXXXX XXXXXXXX
000204H
DMACB0 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
000208H
DMACA1 [R/W] B, H, W*2
00000000 0000XXXX XXXXXXXX XXXXXXXX
00020CH
DMACB1 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
000210H
DMACA2 [R/W] B, H, W *2
00000000 0000XXXX XXXXXXXX XXXXXXXX
000214H
DMACB2 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
000218H
DMACA3 [R/W] B, H, W *2
00000000 0000XXXX XXXXXXXX XXXXXXXX
00021CH
DMACB3 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
予約
DMAC
（続く）
24
MB91265A シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
000220H
DMACA4 [R/W] B, H, W *2
00000000 0000XXXX XXXXXXXX XXXXXXXX
000224H
DMACB4 [R/W] B, H, W
00000000 00000000 XXXXXXXX XXXXXXXX
ブロック
DMAC
000228H

予約
DMACR [R/W] B
0XX00000 XXXXXXXX XXXXXXXX XXXXXXXX
DMAC
～
000398H

予約
00039CH

～
00023CH
000240H
000244H
0003A0H
DSP-PC [R/W]
XXXXXXXX
DSP-CSR [R/W, R, W]
00000000
DSP-LY [R/W]
XXXXXXXX XXXXXXXX
0003A4H
DSP-OT0 [R]
XXXXXXXX XXXXXXXX
DSP-OT1 [R]
XXXXXXXX XXXXXXXX
0003A8H
DSP-OT2 [R]
XXXXXXXX XXXXXXXX
DSP-OT3 [R]
XXXXXXXX XXXXXXXX

0003ACH
0003B0H
DSP-OT4 [R]
XXXXXXXX XXXXXXXX
DSP-OT5 [R]
XXXXXXXX XXXXXXXX
0003B4H
DSP-OT6[R]
XXXXXXXX XXXXXXXX
DSP-OT7 [R]
XXXXXXXX XXXXXXXX
積和
演算回路

0003B8H
0003BCH

～
0003ECH
予約
0003F0H
BSD0 [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F4H
BSD1 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F8H
BSDC [W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003FCH
BSRR [R]
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000400H
DDR0 [R/W] B, H, W
00000000
DDR1 [R/W] B, H, W
00000000
000404H
DDR4 [R/W] B, H, W
-0000000
DDR5 [R/W] B, H, W
00000000
000408H,
00040CH
000410H
DDR2 [R/W] B, H, W
00000000
DDRG [R/W] B, H, W
------0-
DDR3 [R/W] B, H, W
00000000


ビット
サーチ
モジュール
データ方向
レジスタ

（続く）
25
MB91265A シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
ブロック
000414H

～
00041CH
000420H
PFR0 [R/W] B, H, W
00------
PFR1 [R/W] B, H, W
0-0-00-0
予約

000424H
000430H
ポート機能
レジスタ

～
00042CH
PTFR0 [R/W] B, H, W
00000000

000434H
～
00043CH

000440H
ICR00 [R/W, R] B, H, W ICR01 [R/W, R] B, H, W ICR02 [R/W, R] B, H, W ICR03 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000444H
ICR04 [R/W, R] B, H, W ICR05 [R/W, R] B, H, W ICR06 [R/W, R] B, H, W ICR07 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000448H
ICR08 [R/W, R] B, H, W ICR09 [R/W, R] B, H, W ICR10 [R/W, R] B, H, W ICR11 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
00044CH
ICR12 [R/W, R] B, H, W ICR13 [R/W, R] B, H, W ICR14 [R/W, R] B, H, W ICR15 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000450H
ICR16 [R/W, R] B, H, W ICR17 [R/W, R] B, H, W ICR18 [R/W, R] B, H, W ICR19 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000454H
ICR20 [R/W, R] B, H, W ICR21 [R/W, R] B, H, W ICR22 [R/W, R] B, H, W ICR23 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000458H
ICR24 [R/W, R] B, H, W ICR25 [R/W, R] B, H, W ICR26 [R/W, R] B, H, W ICR27 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
00045CH
ICR28 [R/W, R] B, H, W ICR29 [R/W, R] B, H, W ICR30 [R/W, R] B, H, W ICR31 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000460H
ICR32 [R/W, R] B, H, W ICR33 [R/W, R] B, H, W ICR34 [R/W, R] B, H, W ICR35 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000464H
ICR36 [R/W, R] B, H, W ICR37 [R/W, R] B, H, W ICR38 [R/W, R] B, H, W ICR39 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
000468H
ICR40 [R/W, R] B, H, W ICR41 [R/W, R] B, H, W ICR42 [R/W, R] B, H, W ICR43 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
00046CH
ICR44 [R/W, R] B, H, W ICR45 [R/W, R] B, H, W ICR46 [R/W, R] B, H, W ICR47 [R/W, R] B, H, W
----1111
----1111
----1111
----1111
予約
割込み
コント
ローラ
000470H
～
00047CH

予約
（続く）
26
MB91265A シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
000480H
RSRR [R/W] B, H, W
10000000
STCR [R/W] B, H, W
00110011
TBCR [R/W] B, H, W
00XXXX00
CTBR [W] B, H, W
XXXXXXXX
000484H
CLKR [R/W] B, H, W
00000000
WPR [W] B, H, W
XXXXXXXX
DIVR0 [R/W] B, H, W
00000011
DIVR1 [R/W] B, H, W
00000000
ブロック
クロック
制御
000488H

～
000490H
000494H

～
0005FCH
000600H
PCR0 [R/W] B, H, W
00000000
000604H
PCR4 [R/W] B, H, W
----0000
000608H,
00060CH
000610H
PCR1 [R/W] B, H, W
00000000
予約
PCR2 [R/W] B, H, W
00000000
PCR3 [R/W] B, H, W
00------


PCRG [R/W] B, H, W
------0-
プルアップ
コントローラ

000614H
～
000FFCH

001000H
DMASA0 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001004H
DMADA0 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001008H
DMASA1 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00100CH
DMADA1 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001010H
DMASA2 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001014H
DMADA2 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001018H
DMASA3 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
00101CH
DMADA3 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001020H
DMASA4 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
001024H
DMADA4 [R/W] W
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
予約
DMAC
（続く）
27
MB91265A シリーズ
アドレス
レジスタ
＋0
＋1
＋2
＋3
ブロック
001028H

～
006FFCH
予約
007000H
FLCR [R/W] B
01101000

007004H
FLWC [R/W] B
00000011

Flash
007008H

～
007010H
007014H

～
00BFFCH
00C000H
予約
X-RAM ( 係数 RAM) [R/W]
64 × 16 ビット
～
00C07CH
00C080H
Y-RAM ( 変数 RAM) [R/W]
64 × 16 ビット
～
00C0FCH
00C100H
積和
演算回路
I-RAM ( 命令 RAM) [R/W]
256 × 16 ビット
～
00C2FCH
00C300H

～
00FFFCH
予約
020000H
CTRLR0 [R, R/W]
00000000 00000001
STATR0 [R, R/W]
00000000 00000000
020004H
ERRCNT0 [R]
00000000 00000000
BTR0 [R, R/W]
00100011 00000001
020008H
INTR0 [R]
00000000 00000000
TESTR0 [R, R/W]
00000000 X0000000
02000CH
BRPER0 [R, R/W]
00000000 00000000

020010H
IF1CREQ0 [R, R/W]
00000000 00000000
IF1CMSK0 [R, R/W]
00000000 00000000
020014H
IF1MSK20 [R, R/W]
11111111 11111111
IF1MSK10 [R/W]
11111111 11111111
020018H
IF1ARB20 [R/W]
00000000 00000000
IF1ARB10 [R/W]
00000000 00000000
02001CH
IF1MCTR0 [R, R/W]
00000000 00000000

020020H
IF1DTA10 [R/W]
00000000 00000000
IF1DTA20 [R/W]
00000000 00000000
C-CAN*1
（続く）
28
MB91265A シリーズ
（続き）
アドレス
020024H
020030H
レジスタ
＋0
＋1
IF1DTB10 [R/W]
00000000 00000000
＋2
＋3
IF1DTB20 [R/W]
00000000 00000000
予約 (IF1 data mirror, little endian byte ordering)
020040H
IF2CREQ0 [R, R/W]
00000000 00000000
IF2CMSK0 [R, R/W]
00000000 00000000
020044H
IF2MSK20 [R, R/W]
11111111 11111111
IF2MSK10 [R/W]
11111111 11111111
020048H
IF2ARB20 [R/W]
00000000 00000000
IF2ARB10 [R/W]
00000000 00000000
02004CH
IF2MCTR0 [R, R/W]
00000000 00000000

020050H
IF2DTA10 [R/W]
00000000 00000000
IF2DTA20 [R/W]
00000000 00000000
020054H
IF2DTB10 [R/W]
00000000 00000000
IF2DTB20 [R/W]
00000000 00000000
020060H
020080H
TREQR20 [R]
00000000 00000000
NEWDT20 [R]
00000000 00000000
0200B4H
NEWDT10 [R]
00000000 00000000
予約 (>32..128 Message buffer)
INTPND20 [R]
00000000 00000000
INTPND10 [R]
00000000 00000000
予約 (>32..128 Message buffer)
0200A4H
0200B0H
TREQR10 [R]
00000000 00000000
予約 (>32..128 Message buffer)
020094H
0200A0H
C-CAN*1
予約 (IF2 data mirror, little endian byte ordering)
020084H
020090H
ブロック
MESVAL20 [R]
00000000 00000000
MESVAL10 [R]
00000000 00000000
予約 (>32..128 Message buffer)
＊ 1：C-CAN は , MB91267NA/F267NA に搭載されています。
＊ 2：DMACA0 ～ DMACA4 の下位 16 ビット (DTC15 ～ DTC0) は , バイトでのアクセスはできません。
（注意事項）• FLWC (7004H) の初期値は, 評価用ツール上は, “00010011B”です。
評価用品にて, “00000011B”を書き込んでも
動作にかわりはありません。
• ライトオンリビットのあるレジスタに対してリードモディファイライト系の命令を行わないでください。
• 予約または ( － ) の領域データは不定です。
29
MB91265A シリーズ
■ 割込みベクタ
割込み要因
割込み番号
割込みレベル
オフセット
TBR デフォルトの
アドレス
10 進
16 進
リセット
0
00

3FCH
000FFFFCH
モードベクタ
1
01

3F8H
000FFFF8H
システム予約
2
02

3F4H
000FFFF4H
システム予約
3
03

3F0H
000FFFF0H
システム予約
4
04

3ECH
000FFFECH
システム予約
5
05

3E8H
000FFFE8H
システム予約
6
06

3E4H
000FFFE4H
コプロセッサ不在トラップ
7
07

3E0H
000FFFE0H
コプロセッサエラートラップ
8
08

3DCH
000FFFDCH
INTE 命令
9
09

3D8H
000FFFD8H
システム予約
10
0A

3D4H
000FFFD4H
システム予約
11
0B

3D0H
000FFFD0H
ステップトレーストラップ
12
0C

3CCH
000FFFCCH
NMI 要求 (tool)
13
0D

3C8H
000FFFC8H
未定義命令例外
14
0E

3C4H
000FFFC4H
NMI 要求
15
0F
15 (FH) 固定
3C0H
000FFFC0H
外部割込み 0
16
10
ICR00
3BCH
000FFFBCH
外部割込み 1
17
11
ICR01
3B8H
000FFFB8H
外部割込み 2
18
12
ICR02
3B4H
000FFFB4H
外部割込み 3
19
13
ICR03
3B0H
000FFFB0H
外部割込み 4
20
14
ICR04
3ACH
000FFFACH
外部割込み 5
21
15
ICR05
3A8H
000FFFA8H
外部割込み 6/C-CAN wake up*
22
16
ICR06
3A4H
000FFFA4H
外部割込み 7
23
17
ICR07
3A0H
000FFFA0H
リロードタイマ 0
24
18
ICR08
39CH
000FFF9CH
リロードタイマ 1
25
19
ICR09
398H
000FFF98H
リロードタイマ 2
26
1A
ICR10
394H
000FFF94H
UART0 ( 受信完了 )
27
1B
ICR11
390H
000FFF90H
UART0 ( 送信完了 )
28
1C
ICR12
38CH
000FFF8CH
DTTI
29
1D
ICR13
388H
000FFF88H
DMAC0 ( 終了 , エラー )
30
1E
ICR14
384H
000FFF84H
DMAC1 ( 終了 , エラー )
31
1F
ICR15
380H
000FFF80H
DMAC2/DMAC3/DMAC4 ( 終了 , エラー )
32
20
ICR16
37CH
000FFF7CH
UART1 ( 受信完了 )
33
21
ICR17
378H
000FFF78H
UART1 ( 送信完了 )
34
22
ICR18
374H
000FFF74H
C-CAN0*
35
23
ICR19
370H
000FFF70H
システム予約
36
24
ICR20
36CH
000FFF6CH
積和
37
25
ICR21
368H
000FFF68H
PPG0/PPG1
38
26
ICR22
364H
000FFF64H
（続く）
30
MB91265A シリーズ
割込み番号
割込みレベル
オフセット
TBR デフォルトの
アドレス
27
ICR23
360H
000FFF60H
40
28
ICR24
35CH
000FFF5CH
システム予約
41
29
ICR25
358H
000FFF58H
波形 ( アンダフロー )0/1/2
42
2A
ICR26
354H
000FFF54H
フリーランタイマ 1( コンペアクリア )
43
2B
ICR27
350H
000FFF50H
フリーランタイマ 1( ゼロ検出 )
44
2C
ICR28
34CH
000FFF4CH
フリーランタイマ 2( コンペアクリア )
45
2D
ICR29
348H
000FFF48H
フリーランタイマ 2( ゼロ検出 )
46
2E
ICR30
344H
000FFF44H
タイムベースタイマオーバフロー
47
2F
ICR31
340H
000FFF40H
フリーランタイマ 0( コンペアクリア )
48
30
ICR32
33CH
000FFF3CH
フリーランタイマ 0( ゼロ検出 )
49
31
ICR33
338H
000FFF38H
システム予約
50
32
ICR34
334H
000FFF34H
A/D コンバータ 1
51
33
ICR35
330H
000FFF30H
A/D コンバータ 2
52
34
ICR36
32CH
000FFF2CH
PWC0 ( 測定完了 )
53
35
ICR37
328H
000FFF28H
システム予約
54
36
ICR38
324H
000FFF24H
PWC0 ( オーバフロー )
55
37
ICR39
320H
000FFF20H
システム予約
56
38
ICR40
31CH
000FFF1CH
ICU0 ( 取込み )
57
39
ICR41
318H
000FFF18H
ICU1 ( 取込み )
58
3A
ICR42
314H
000FFF14H
ICU2/3 ( 取込み )
59
3B
ICR43
310H
000FFF10H
OCU0/1 ( 一致 )
60
3C
ICR44
30CH
000FFF0CH
OCU2/3 ( 一致 )
61
3D
ICR45
308H
000FFF08H
OCU4/5 ( 一致 )
62
3E
ICR46
304H
000FFF04H
遅延割込み要因ビット
63
3F
ICR47
300H
000FFF00H
システム予約 (REALOS にて使用 )
64
40

2FCH
000FFEFCH
システム予約 (REALOS にて使用 )
65
41

2F8H
000FFEF8H
システム予約
66
42

2F4H
000FFEF4H
システム予約
67
43

2F0H
000FFEF0H
システム予約
68
44

2ECH
000FFEECH
システム予約
69
45

2E8H
000FFEE8H
システム予約
70
46

2E4H
000FFEE4H
システム予約
71
47

2E0H
000FFEE0H
システム予約
72
48

2DCH
000FFEDCH
システム予約
73
49

2D8H
000FFED8H
システム予約
74
4A

2D4H
000FFED4H
システム予約
75
4B

2D0H
000FFED0H
システム予約
76
4C

2CCH
000FFECCH
システム予約
77
4D

2C8H
000FFEC8H
割込み要因
10 進
16 進
PPG2/PPG3
39
PPG4/PPG5/PPG6/PPG7
（続く）
31
MB91265A シリーズ
（続き）
割込み要因
割込み番号
割込みレベル
オフセット
TBR デフォルトの
アドレス
4E

2C4H
000FFEC4H
79
4F

2C0H
000FFEC0H
80
50
2BCH
000FFEBCH
～
255
～
FF
～
000H
～
000FFC00H
10 進
16 進
システム予約
78
システム予約
INT 命令で使用

＊：C-CAN の割込みは , MB91267NA/F267NA のみに搭載されている機能です。
32
MB91265A シリーズ
■ 各 CPU ステートにおける端子状態
端子の状態として使用している語句は , 以下の意味を持ちます。
・ 入力可能
入力機能が使用可能な状態であることを意味します。
・ 入力 0 固定
入力開放によるリークを防ぐため , 内部で入力レベルを “0” に固定しています。
・ 出力 Hi-Z
端子駆動用トランジスタを駆動禁止状態にし , 端子をハイインピーダンスにすることを意味します。
・ 出力保持
このモードになる直前に出力していた状態をそのまま出力することを意味します。すなわち , 出力のある内蔵周辺が動
作中であれば , その内蔵周辺に従って出力をし , ポートなどとして出力している場合にはその出力を保持します。
・ 直前の状態を保持
このモードになる直前に出力していた状態をそのまま出力または入力であれば入力可能を意味します。
33
MB91265A シリーズ
・端子状態一覧表 ( シングルチップモード )
端子番号
端子名
機能
3 ～ 10
P50 ～ P57
AN0 ～ AN7
11 ～ 13
P44 ～ P46
14
イニシャライズ時
INIT ＝ L*1
INIT ＝ H*2
AN8 ～ AN10
出力 Hi-Z/
入力不可能
出力 Hi-Z/
入力可能
NMI
NMI
入力可能
入力可能
18
P00
PPG1/INT4
19
P01
20
スリープ時
ストップ時
Hi-Z ＝ 0
Hi-Z ＝ 1
直前状態保持
直前状態保持
出力 Hi-Z/
入力 0 固定
入力可能
入力可能
入力可能
PPG2
直前状態保持
直前状態保持
出力 Hi-Z/
入力 0 固定
P02
PPG3/INT5
入力可能
入力可能
入力可能
21 ～ 23
P03 ～ P05
TIN0 ～ TIN2
24, 25
P06, P07
TOT1, TOT2
26
P10
SOT0
27
P11
SIN0
28
P12
SCK0
直前状態保持
直前状態保持
出力 Hi-Z/
入力 0 固定
29
P13
SOT1
30
P14
SIN1
31
P15
SCK1
32
P16
PPG5/INT6/
RX0*3
入力可能
入力可能
入力可能
33
P17
PPG6/TX0*3
34
P20
ADTG1/IC2
35
P21
ADTG2/IC3
36
P22
PWI0
37
P23
DTTI
38
P24
CKI
直前状態保持
直前状態保持
39
P25
IC0
出力 Hi-Z/
入力 0 固定
40
P26
IC1
41
P27
汎用入出力
ポート
42
PG1
PPG0
49
P37
PPG4
50
P36
PPG7/INT7
入力可能
入力可能
入力可能
52 ～ 57
P35 ～ P30
RTO5 ～ RTO0
直前状態保持
直前状態保持
出力 Hi-Z/
入力 0 固定
58 ～ 61
P40 ～ P43
INT0 ～ INT3
入力可能
入力可能
入力可能
出力 Hi-Z/
入力不可能
出力 Hi-Z/
入力可能
＊ 1：INIT ＝ L：INIT が “L” の期間の端子状態を示します。
＊ 2：INIT ＝ H：INIT が , “L” から “H” へ遷移した直後の端子状態を示します。
＊ 3：C-CAN 端子は , MB91267NA/F267NA に搭載されています。
34
MB91265A シリーズ
■ 電気的特性
1. 絶対最大定格
項目
定格値
記号
単位
備考
最小
最大
VSS － 0.5
VSS ＋ 6.0
V
VSS － 0.5
VSS ＋ 6.0
V
＊2
AVRHn*
VSS － 0.5
VSS ＋ 6.0
V
＊2
入力電圧 *1
VI
VSS － 0.3
VCC ＋ 0.3
V
アナログ端子入力電圧 *1
VIA
VSS － 0.3
AVcc ＋ 0.3
V
出力電圧 *1
VO
VSS － 0.3
VCC ＋ 0.3
V
“L” レベル最大出力電流
IOL

10
mA
＊3
“L” レベル平均出力電流
IOLAV

8
mA
＊4
“L” レベル最大総出力電流
ΣIOL

60
mA
“L” レベル平均総出力電流
ΣIOLAV

30
mA
＊5
“H” レベル最大出力電流
IOH

－ 10
mA
＊3
“H” レベル平均出力電流
IOHAV

－4
mA
＊4
“H” レベル最大総出力電流
ΣIOH

－ 30
mA
“H” レベル平均総出力電流
ΣIOHAV

－ 12
mA
消費電力
PD

600
mW
動作温度
Ta
－ 40
＋ 105
°C
保存温度
Tstg
－ 55
＋ 125
°C
電源電圧 *1
VCC
アナログ電源電圧 *1
AVCC
アナログ基準電圧 *1
6
＊5
シングルチップ動作時
＊ 1：VSS = AVSS = 0 V を基準にしています。
＊ 2：電源投入時など VCC ＋ 0.3 V を超えないよう注意してください。
また , 電源投入時など AVCC が VCC を超えないように注意してください。
＊ 3：最大出力電流は , 該当する端子 1 本のピーク値を規定します。
＊ 4：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 5：平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 6 : AVRHn ＝ AVRH1, AVRH2
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。
したがって , 定格を一項目でも超えることのないようご注意ください。
35
MB91265A シリーズ
2. 推奨動作条件
(Vss ＝ AVss ＝ 0 V)
項目
記号
規格値
最小
最大
単位
備考
通常動作時
電源電圧
VCC
4.0
5.5
V
アナログ電源電圧
AVCC
VSS ＋ 4.0
VSS ＋ 5.5
V
AVRH1
AVSS
AVCC
V
A/D コンバータ 1 用
AVRH2
AVSS
AVCC
V
A/D コンバータ 2 用
Ta
－ 40
＋ 105
°C
シングルチップ動作時
アナログ基準電圧
動作温度
（注意事項）電源投入時において , VCC 電源安定後 , 内部電源が安定するまで約 100 µs かかります。その間 INIT 端子に “L”
を入れ続けてください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。
電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。
常に推奨動作条件下で使用してください。
この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。
記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に当社営業担当部門までご相談ください。
36
MB91265A シリーズ
3. 直流規格
(VCC ＝ 4.0 V ～ 5.5 V, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名
規格値
条件
最小
標準
最大
単位
“H” レベル
入力電圧
VIHS ヒステリシス入力
端子

Vcc × 0.8

Vcc ＋ 0.3
V
“L” レベル
入力電圧
VILS
ヒステリシス入力
端子

Vss － 0.3

Vss × 0.2
V
VOH
P30 ～ P35 を除く
VCC ＝ 5.0 V,
IOH ＝ 4.0 mA
Vcc － 0.5


V
VCC ＝ 5.0 V,
IOH ＝ 8.0 mA
Vcc － 0.7


V
VCC ＝ 5.0 V,
IOL ＝ 4.0 mA


0.4
V
VCC ＝ 5.0 V,
IOL ＝ 12 mA


0.6
V
－5

＋5
µA


50

kΩ
“H” レベル
出力電圧
“L” レベル
出力電圧
VOH2 P30 ～ P35
VOL
VOL2 P30 ～ P35
入力リーク電流
ILI
プルアップ抵抗
RPULL
電源電流
入力容量
P30 ～ P35 を除く

VCC ＝ 5.0 V,
VSS ＜ VI ＜ VCC
INIT,
プルアップ端子
備考
ICC
VCC
VCC ＝ 5.0 V, 33 MHz

90
100
mA
ICCS
VCC
VCC ＝ 5.0 V, 33 MHz

60
80
mA
スリープ時
ICCH
VCC
VCC ＝ 5.0 V,
Ta ＝＋ 25 °C

300

µA
ストップ時
CIN
VCC, VSS, AVCC,
AVSS, AVRH1,
AVRH2 以外

5
15
pF

4. フラッシュメモリ書き込み / 消去特性
項目
条件
規格値
最小
標準
最大
単位
備考
セクタ消去時間
(4 K バイトセクタ )
Ta ＝＋ 25 °C,
Vcc ＝ 5.0 V

0.2
0.5
s
内部でのイレーズ前書込み時間は除
く。
バイト書込み時間
Ta ＝＋ 25 °C,
Vcc ＝ 5.0 V

32
3600
µs
システムレベルのオーバヘッド時間
は除く。

10000


cycle
平均
Ta ＝＋ 85 °C
20


year
消去 / 書込みサイクル
フラッシュメモリ
データ保持期間
＊
＊：テクノロジ信頼性評価結果からの換算値です ( アレニウス式を使用し , 高温加速試験結果を平均温度＋ 85 °C へ
換算しています ) 。
37
MB91265A シリーズ
5. 交流規格
(1) クロックタイミング規格
(VCC ＝ 4.0 V ～ 5.5 V, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名
クロック周波数
fC
X0
X1
クロック
サイクルタイム
tC
X0
X1
入力クロック
パルス幅
PWH
PWL
X0
入力クロック
立上り , 立下り時間
tCF
tCR
内部動作
クロック周波数
fCP
内部動作
クロック
サイクルタイム
fCPP
単位
備考
最小
標準
最大
3.6*2
―
12
MHz
83.3
―
278*2
ns
─
100
─
─
ns
デューティ比 40 ～
60% を目安にして
ください。
X0
─
─
─
5
ns
外部クロック時
―
X0 のクロック周波
数に 4.125 MHz を
入力して , 発振回路
の PLL 系 8 逓倍に
設定した場合
2.06*1
―
33
MHz
CPU 系
1
―
33
─
tCP
tCPP
規格値
条件
―
2.06*
自励発振可能範囲
内で PLL 使用時 ,
内部クロックは 33
MHz を超えないよ
う逓倍を設定して
ください。
MHz
周辺系
1
30.3
―
485*
ns
CPU 系
30.3
―
485*1
ns
周辺系
＊ 1：ギア 1/16 を使用した場合の値です。
＊ 2 : PLL 使用時には , X0, X1 端子への入力クロックの下限周波数は PLL の逓倍によって変わります。
1 逓倍時 : 8 MHz 以上
2 逓倍から 8 逓倍時 : 4 MHz 以上
・クロックタイミング規格測定条件
tC
X0,
X1
0.8 VCC
0.2 VCC
PWL
PWH
tCF
38
tCR
出力端子
C = 50 pF
MB91265A シリーズ
・動作保証範囲
VCC (V)
電 5.5
源
電
圧 4.0
0 0.25
33
fCP , fCPP
(MHz)
内部クロック
・内部クロック設定可能範囲
(MHz)
CPU 系 (CLKB) ：
33
内
部
ク
ロ
ッ
ク
周辺系 (CLKP) ：
16.5
原発振入力クロック fC ＝ 4.192 MHz 時
(PLL 8 逓倍 )
4.125
8:8
4:4
1:1
CPU：周辺の分周比
( 注意事項 ) ・PLL の発振安定時間＞ 600 µs としてください。
・内部クロックのギア設定はクロックタイミング規格の表の数値内になるようにしてください。
39
MB91265A シリーズ
(2) リセット入力規格
(VCC ＝ 4.0 V ～ 5.5 V, VSS ＝ AVSS ＝ 0 V)
項目
INIT 入力時間
( 電源投入時 , ストップモード時 )
INIT 入力時間
( 上記以外 )
記号
tINTL
端子名
INIT
規格値
条件

単位
最小
最大
振動子の発振時間
＋ tC × 10

ns
tC × 10

ns
備考
＊
＊ : 電源安定後 , 内部電源が安定するまで約 100 µs かかりますので , その間 INIT 端子に “L” を入力し続けてください。
tINTL
INIT
0.2 VCC
40
MB91265A シリーズ
(3) UART タイミング
(VCC ＝ 4.0 V ～ 5.5 V, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCK0, SCK1
SCK ↓ → SOT 遅延時間
tSLOV
SCK0, SCK1
SOT0, SOT1
有効 SIN → SCK ↑
tIVSH
SCK0, SCK1
SIN0, SIN1
SCK ↑ →有効 SIN ホールド時
間
tSHIX
シリアルクロック “H” パルス幅
条件
規格値
単位
最小
最大
8 tCYCP

ns
－ 80
＋ 80
ns
100

ns
SCK0, SCK1
SIN0, SIN1
60

ns
tSHSL
SCK0, SCK1
4 tCYCP

ns
シリアルクロック “L” パルス幅
tSLSH
SCK0, SCK1
4 tCYCP

ns
SCK ↓ → SOT 遅延時間
tSLOV
SCK0, SCK1
SOT0, SOT1

150
ns
有効 SIN → SCK ↑
tIVSH
SCK0, SCK1
SIN0, SIN1
60

ns
SCK ↑→有効 SIN ホールド時間
tSHIX
SCK0, SCK1
SIN0, SIN1
60

ns
内部シフト
クロック
モード
外部シフト
クロック
モード
（注意事項）・上記規格は , クロック同期モード時の値です。
・tCYCP は , 周辺系クロックのサイクル時間です。
41
MB91265A シリーズ
・内部シフトクロックモード
tSCYC
SCK0, SCK1
VOH
VOL
VOL
tSLOV
VOH
VOL
SOT0, SOT1
tIVSH
tSHIX
VOH
VOL
SIN0, SIN1
VOH
VOL
・外部シフトクロックモード
tSLSH
tSHSL
VOH
SCK0, SCK1
VOL
VOL
VOL
tSLOV
SOT0, SOT1
VOH
VOL
tIVSH
SIN0, SIN1
42
VOH
VOL
tSHIX
VOH
VOL
MB91265A シリーズ
(4) フリーランタイマクロック , PWC 入力 , リロードタイマトリガタイミング
(VCC ＝ 4.0 V ～ 5.5 V, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名
条件
入力パルス幅
tTIWH
tTIWL
CKI, PWI0,
TIN0 ～ TIN2

規格値
最小
最大
4 tCYCP
─
単位
ns
（注意事項）tCYCP は , 周辺系クロックのサイクル時間です。
VOH
VOH
CKI, PWI0,
TIN0∼TIN2
VOL
VOL
tTIWL
tTIWH
(5) トリガ系入力タイミング
(VCC ＝ 4.0 V ～ 5.5 V, VSS ＝ AVSS ＝ 0 V)
項目
インプットキャプチャ
トリガ入力
A/D コンバータ起動トリガ入力
記号
端子名
条件
tIC
IC0 ～ IC3
tADTG
ADTG1, ADTG2
規格値
単位
最小
最大

5 tCYCP

ns

5 tCYCP

ns
（注意事項）tCYCP は , 周辺系クロックのサイクル時間です。
tADTG, tIC
IC0 ∼ IC3
ADTG1, ADTG2
VOL
VOL
43
MB91265A シリーズ
6. A/D 変換部電気的特性
(VCC ＝ AVcc ＝ 5.0 V, VSS ＝ AVSS ＝ 0 V)
項目
記号
端子名

規格値
単位
最小
標準
最大



10
bit


－4

＋4
LSB


－ 3.5

＋ 3.5
LSB
微分直線性誤差 *


－3

＋3
LSB
ゼロトランジション
電圧 *1
VOT
AN0 ～ AN10
AVss －
3.5LSB
AVss ＋
0.5LSB
AVss ＋
4.5LSB
V
フルトランジション
電圧 *1
VFST AN0 ～ AN10
AVRH －
5.5LSB
AVRH －
1.5LSB
AVRH ＋
2.5LSB
V
分解能
総合誤差 *
1
直線性誤差 *
1
1
備考
AVRHn*4 ＝ 5.0 V 時
変換時間


1.2*2


µs
アナログポート
入力電流
IAIN
AN0 ～ AN10
―

10
µA
アナログ入力電圧
VAIN AN0 ～ AN10
AVss

AVRH
V
AVss

AVcc
V

2

mA
1 ユニット当り


100
µA
1 ユニット当り

1

mA
1 ユニット当り
AVRHn*4 ＝ 5.0 V,
AVss ＝ 0 V 時


100
µA
1 ユニット当り
ストップ時
基準電圧

IA
アナログ電源電流
( アナログ＋デジタル ) IAH*3
基準電源電流
( AVRH と AVSS の間 )
4
AVRHn*
AVcc
IR
AVRHn*4
IRH*3
アナログ入力容量



10

pF
チャネル間ばらつき

AN0 ～ AN10
─

4
LSB
＊ 1 : CPU スリープ状態で測定
＊ 2 : Vcc ＝ AVcc ＝ 5.0 V, マシンクロック 33 MHz 時
＊ 3 : A/D コンバータ非動作時 , CPU ストップ時の電流 (Vcc ＝ AVcc ＝ AVRHn ＝ 5.0 V 時 )
＊ 4 : AVRHn ＝ AVRH1, AVRH2
（注意事項） • 上記は各ユニット間の精度を保証するものではありません。
• 外部回路の出力インピーダンス≦ 2 kΩ としてください。
44
MB91265A シリーズ
・A/D コンバータの用語の定義
・ 分解能
：A/D コンバータにより識別可能なアナログ変化
・ 直線性誤差
：ゼロトランジション点 (“00 0000 0000B” ← → “00 0000 0001B”) とフルスケールトランジション 点
(“11 1111 1110B” ← → “ 11 1111 1111B”) とを結んだ直線と実際の変換特性との誤差
・ 微分直線性誤差：出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの誤差
・ 総合誤差
：実際の値と理論値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線
性誤差 / 量子誤差および雑音に起因する誤差
総合誤差
3FFH
1.5 LSB'
3FEH
実際の変換特性
デジタル出力
3FDH
{1 LSB' (N − 1) + 0.5 LSB'}
004H
VNT
( 実則値 )
003H
実際の変換特性
002H
理想特性
001H
0.5 LSB'
AVSS
AVRH
アナログ入力
1LSB’ ( 理想値 )
＝
AVRH － AVSS
[V]
デジタル出力 N の総合誤差 ＝
1024
VNT － {1 LSB’ × (N － 1) ＋ 0.5 LSB’}
1 LSB’
N：A/D コンバータデジタル出力値
VNT：デジタル出力が (N ＋ 1) H から NH に遷移する電圧
VOT’ ( 理想値 ) ＝ AVSS ＋ 0.5 LSB’ [V]
VFST’ ( 理想値 ) ＝ AVRH － 1.5 LSB’ [V]
（続く）
45
MB91265A シリーズ
（続き）
微分直線性誤差
直線性誤差
3FFH
実際の変換特性
実際の変換特性
(N + 1)H
3FEH
{1 LSB (N − 1) + VOT}
VFST
( 実測値 )
デジタル出力
デジタル出力
3FDH
004H
VNT
( 実測値 )
003H
002H
NH
理想特性
(N − 1)H
VFST
( 実測値 )
実際の変換特性
VNT
( 実測値 )
理想特性
(N − 2)H
001H
VOT ( 実測値 )
AVSS
実際の変換特性
AVSS
AVRH
AVRH
アナログ入力
アナログ入力
デジタル出力 N の直線性誤差 ＝
VNT － { 1 LSB × (N － 1) ＋ VOT }
[LSB]
1 LSB
デジタル出力 N の微分直線性誤差 ＝
V (N ＋ 1) T － VNT
1 LSB
1 LSB ＝
VFST － VOT
1022
N：A/D コンバータデジタル出力値
VOT : デジタル出力が 000H から 001H に遷移する電圧
VFST: デジタル出力が 3FEH から 3FFH に遷移する電圧
46
[V]
－1
[LSB]
MB91265A シリーズ
■ 特性例
“L” レベル出力電圧－電源電圧
“H” レベル出力電圧－電源電圧
400
6
350
5
300
VOL (mV)
VOH (V)
4
3
250
200
2
150
1
100
0
4.0
50
4.5
5.0
5.5
0
4.0
VCC (V)
4.5
5.0
5.5
VCC (V)
プルアップ抵抗－電源電圧
電源電流 ( ストップ時 ) －電源電圧
80
100
70
90
80
60
ICCH (µA)
R (kΩ)
70
50
40
30
60
50
40
30
20
20
10
0
4.0
10
4.5
5.0
0
4.0
5.5
VCC (V)
5.0
5.5
VCC (V)
1 ユニット当りの A/D 変換部 (33 MHz)
アナログ電源電流－電源電圧
1 ユニット当りの A/D 変換部 (33 MHz)
基準電源電流－電源電圧
2
1.0
0.8
IR (mA)
1.5
IA (mA)
4.5
1
0.6
0.4
0.5
0.2
0
4.0
4.5
5.0
VCC (V)
5.5
0.0
4.0
4.5
5.0
5.5
VCC (V)
47
MB91265A シリーズ
■ オーダ型格
型格
パッケージ
備考
MB91267APMC
MB91267NAPMC
MB91F267APMC
プラスチック・LQFP, 64 ピン
(FPT-64P-M23)
C-CAN 搭載品
MB91F267NAPMC
MB91V265ACR-ES
48
C-CAN 搭載品
セラミック・PGA, 401 ピン
(PGA-401C-A02)
MB91265A シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 64 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
12.0 × 12.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
コード（参考）
P-LFQFP64-12×12-0.65
(FPT-64P-M23)
プラスチック・LQFP, 64 ピン
（FPT-64P-M23）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
14.00±0.20(.551±.008)SQ
*12.00±0.10(.472±.004)SQ
48
0.145±0.055
(.0057±.0022)
33
32
49
0.10(.004)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
0.25(.010)
INDEX
0~8˚
17
64
1
0.65(.026)
C
"A"
16
0.32±0.05
(.013±.002)
0.13(.005)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.10
(.004±.004)
(Stand off)
M
2003 FUJITSU LIMITED F64034S-c-1-1
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
49
MB91265A シリーズ
■ 本版での主な変更内容
50
ページ
場所
―
―
変更箇所
MB91266A( マスク ROM 品 ) を削除
MB91267A,MB91267NA( マスク ROM 品 ) を追加
MB91265A シリーズ
MEMO
51
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時～ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集　販売戦略部