3.0 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS07–12623–5
8 ビット・マイクロコントローラ
CMOS
®
MB95200H/210H シリーズ
MB95F204H/F204K/F203H/F203K/F202H/F202K
MB95F214H/F214K/F213H/F213K/F212H/F212K
■ 概要
MB95200H/210H シリーズは , コンパクトな命令体系に加えて , 豊富な周辺機能を内蔵した汎用ワンチップマイクロコン
トローラです。
（注意事項）F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。
■ 特長
・F2MC-8FX CPU コア
コントローラに最適な命令体系
・ 乗除算命令
・ 16 ビット演算
・ ビットテストによるブランチ命令
・ ビット操作命令など
・クロック ( メイン発振クロックとサブ発振クロックは , MB95F204H/F204K/F203H/F203K/F202H/F202K のみ )
・ 選択可能なメインクロックソース
メイン 発振クロック ( 最大 16.25 MHz, 最大マシンクロック周波数：8.125 MHz)
外部クロック ( 最大 32.5 MHz, 最大マシンクロック周波数：16.25 MHz）
内部メイン CR クロック (1/8/10 MHz ± 3%, 最大マシンクロック周波数：10 MHz)
・ 選択可能なサブクロックソース
サブ 発振 クロック (32.768 kHz)
外部クロック (32.768 kHz)
内部サブ CR クロック ( 標準：100 kHz, 最小：50 kHz, 最大：200 kHz)
・タイマ
・ 8/16 ビット複合タイマ
・ タイムベースタイマ
・ 時計プリスケーラ
・LIN-UART (MB95F204H/F204K/F203H/F203K/F202H/F202K)
・ 全二重ダブルバッファ
・ クロック同期のシリアルデータ転送およびクロック非同期のシリアルデータ転送が可能
（続く）
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2008-2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2010.7
MB95200H/210H シリーズ
（続き）
・外部割込み
・ エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , および両エッジから選択可能 )
・ 各種の低消費電力 ( スタンバイ ) モードからの解除としても使用可能
・8/10 ビット A/D コンバータ
・ 8 ビットまたは 10 ビット分解能の選択可能
・低消費電力 ( スタンバイ ) モード
・ ストップモード
・ スリープモード
・ 時計モード
・ タイムベースタイマモード
・I/O ポート ( 最大ポート数：17 本 ) (MB95F204K/F203K/F202K)
・ 汎用入出力ポート ( 最大 ) :
CMOS 入出力：15 本 , N-ch オープンドレイン：2 本
・I/O ポート ( 最大ポート数：16 本 ) (MB95F204H/F203H/F202H)
・ 汎用入出力ポート ( 最大 ) :
CMOS 入出力：15 本 , N-ch オープンドレイン：1 本
・I/O ポート ( 最大ポート数：5 本 ) (MB95F214K/F213K/F212K)
・ 汎用入出力ポート ( 最大 ) :
CMOS 入出力：3 本 , N-ch オープンドレイン：2 本
・I/O ポート ( 最大ポート数：4 本 ) (MB95F214H/F213H/F212H)
・ 汎用入出力ポート ( 最大 ) :
CMOS 入出力：3 本 , N-ch オープンドレイン：1 本
・オンチップデバッグ
・ 1 線式シリアル制御
・ シリアル書込みサポート ( 非同期モード )
・ハードウェア / ソフトウェアウォッチドッグタイマ
・ ハードウェアウォッチドッグタイマ内蔵
・低電圧検出リセット回路
・ 低電圧検出器内蔵
・クロックスーパバイザカウンタ
・ クロックスーパバイザカウンタ機能内蔵
・ポートの入力電圧レベルを変更可能
・ CMOS 入力レベル / ヒステリシス入力レベル
・フラッシュメモリセキュリティ機能
・ フラッシュメモリ内容を保護
2
DS07–12623–5
MB95200H/210H シリーズ
■ 品種構成
品種
MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95
F204H F203H F202H F204K F203K F202K F214H F213H F212H F214K F213K F212K
項目
分類
フラッシュメモリ品
クロックスーパ
メインクロックの発振を監視
バイザカウンタ
16 KB 8 KB
4 KB 16 KB 8 KB
4 KB 16 KB 8 KB
4 KB 16 KB 8 KB
4 KB
ROM 容量
496 B 496 B 240 B 496 B 496 B 240 B 496 B 496 B 240 B 496 B 496 B 240 B
RAM 容量
低電圧検出
なし
あり
なし
あり
リセット
リセット入力
専用のリセット入力あり
ソフトウェア選択
専用のリセット入力あり
ソフトウェア選択
基本命令数
：136 命令
命令ビット長
：8 ビット
命令長
：1 ∼ 3 バイト
CPU 機能
データビット長
：1, 8, 16 ビット長
最小命令実行時間
：61.5 ns ( マシンクロック周波数 16.25 MHz 時 )
割込み処理時間
：0.6 µs ( マシンクロック周波数 16.25 MHz 時 )
I/O ポート ( 最大 )：16 本 I/O ポート ( 最大 )：17 本 I/O ポート ( 最大 )：4 本 I/O ポート ( 最大 )：5 本
汎用入出力
CMOS：15 本 ,
CMOS：15 本 ,
CMOS：3 本
CMOS：3 本
N-ch：1 本
N-ch：2 本
N-ch：1 本
N-ch：2 本
タイムベース
割込み周期 0.256 ms ∼ 8.3 s ( 外部クロック 4 MHz 時 )
タイマ
ハードウェア /
リセット発生周期
ソフトウェア
メイン発振クロック 10 MHz 時：105 ms ( 最小 )
ウォッチドッグ
サブ CR クロックをハードウェアウォッチドッグのソースクロックとして使用可能
タイマ
ワイルド
3 バイト分のデータ置換え可能
レジスタ
専用リロードタイマによって広範囲の通信速度の
選択が可能
全二重ダブルバッファ搭載
LIN-UART
クロック同期のシリアルデータ転送およびクロッ LIN-UART なし
ク同期非のシリアルデータ転送が可能
LIN 機能は LIN マスタまたは LIN スレーブとして
使用可能
6 チャネル
2 チャネル
8/10 ビット A/D
コンバータ
8 ビットまたは 10 ビット分解能の選択が可能
2 チャネル
1 チャネル
タイマは
8
ビットタイマ×
2
チャネル
,
または
16
ビットタイマ×
1
チャネルとして構成可能
8/16 ビット
タイマ機能 , PWC 機能 , PWM 機能および入力キャプチャ機能内蔵
複合タイマ
カウントクロック：内部クロック (7 種類 ) および外部クロックから選択可能
方形波出力可能
6 チャネル
2 チャネル
外部割込み
エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , または両エッジから選択可能 )
スタンバイモードからの解除としても使用可能
オンチップ
1 線式シリアル制御
デバッグ
シリアル書込みをサポート ( 非同期モード )
（続く）
DS07–12623–5
3
MB95200H/210H シリーズ
（続き）
品種
項目
時計
プリスケーラ
MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95
F204H F203H F202H F204K F203K F202K F214H F213H F212H F214K F213K F212K
8 種類のインターバル時間から選択可能
フラッシュ
メモリ
自動プログラミング , Embedded Algorithm, 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート
アルゴリズム完了を示すフラグ
書込み / 消去回数 ：100000 回
データ保持期間：20 年間
書込み / 消去には , 外部 Vpp ( ＋ 10 V) 入力が必要
フラッシュ内容を保護するフラッシュセキュリティ機能
スタンバイ
モード
スリープモード , ストップモード , 時計モード , タイムベースタイマモード
パッケージ
4
SDIP-24
SOP-20
DIP-8
SOP-8
DS07–12623–5
MB95200H/210H シリーズ
■ パッケージと品種対応
品種 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95 MB95
項目
F204H F203H F202H F204K F203K F202K F214H F213H F212H F214K F213K F212K
プラスチック・
SDIP, 24 ピン
○
○
○
○
○
○
×
×
×
×
×
×
プラスチック・
SOP, 20 ピン
○
○
○
○
○
○
×
×
×
×
×
×
プラスチック・
DIP, 8 ピン
×
×
×
×
×
×
○
○
○
○
○
○
プラスチック・
SOP, 8 ピン
×
×
×
×
×
×
○
○
○
○
○
○
○：使用可能
×：使用不可能
DS07–12623–5
5
MB95200H/210H シリーズ
■ 品種間の相違点と品種選択時の注意事項
・ 消費電流
オンチップデバッグ機能を使用する場合は , フラッシュ消去 / プログラムの消費電流を考慮してください。
消費電流の詳細は ,「■電気的特性」を参照してください。
・ パッケージ
各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。
・ 動作電圧
動作電圧は , オンチップデバッグ機能を使用するか使用しないかによって異なります。
動作電圧の詳細は ,「■電気的特性」を参照してください。
・ オンチップデバッグ機能
オンチップデバッグ機能を使用する場合は . VCC, VSS, および 1 本のシリアルケーブルを評価ツールに接続する必要があ
ります。さらに , フラッシュメモリデータの更新を行う場合は , RSTX/PF2 端子も同じ評価ツールに接続する必要がありま
す。
6
DS07–12623–5
MB95200H/210H シリーズ
■ 端子配列図
DS07–12623–5
X0/PF0
1
24
P12/EC0/DBG
N.C.
2
23
N.C.
22
P07/INT07
21
P06/INT06/TO01
20
P05/INT05/AN05/TO00/HCLK2
(TOP VIEW)
24 ピン
(SDIP24)
X1/PF1
3
Vss
4
X1A/PG2
5
X0A/PG1
6
19
P04/INT04/AN04/SIN/HCLK1/EC0
Vcc
7
18
P03/INT03/AN03/SOT
C
8
17
P02/INT02/AN02/SCK
RSTX/PF2
9
16
P01/AN01
TO10/P62
10
15
P00/AN00
N.C.
11
14
N.C.
TO11/P63
12
13
P64/EC1
X0/PF0
1
20
P12/EC0/DBG
X1/PF1
2
19
P07/INT07
Vss
3
18
P06/INT06/TO01
X1A/PG2
4
17
P05/INT05/AN05/TO00/HCLK2
X0A/PG1
5
16
P04/INT04/AN04/SIN/HCLK1/EC0
Vcc
6
15
P03/INT03/AN03/SOT
C
7
14
P02/INT02/AN02/SCK
RSTX/PF2
8
13
P01/AN01
TO10/P62
9
12
P00/AN00
TO11/P63
10
11
P64/EC1
Vss
1
Vcc
2
C
3
RSTX/PF2
4
* 使用可能なピン数は 20 です。
(TOP VIEW)
20 ピン
(TOP VIEW)
8 ピン
8
P12/EC0/DBG
7
P06/INT06/TO01
6
P05/AN05/TO00/HCLK2
5
P04/INT04/AN04/HCLK1/EC0
7
MB95200H/210H シリーズ
■ 端子機能説明 (MB95200H シリーズ 24 ピン )
端子番号
1
2
3
4
5
6
端子名
PF0
X0
N.C.
FP1
X1
VSS
PG2
X1A
PG1
X0A
入出力
回路形式 *
B
機能
汎用入出力ポートです。
メインクロック用入力発振端子です。
—
B
内部接続端子です。必ず開放にしてください。
汎用入出力ポートです。
メインクロック用入出力発振端子です。
C
電源 (GND) 端子です。
汎用入出力ポートです。
サブクロック用入出力発振端子です。
C
汎用入出力ポートです。
サブクロック用入力発振端子です。
7
VCC
—
電源端子です。
8
C
—
コンデンサ接続端子です。
PF2
9
RSTX
汎用入出力ポートです。
A
P62
10
D
TO10
11
N.C.
—
内部接続端子です。必ず開放にしてください。
D
汎用入出力ポートです。
大電流ポートです。
TO11
13
14
15
16
P64
EC1
N.C.
P00
EC1
P01
AN01
8/16 ビット複合タイマ ch.1 出力端子です。
D
17
18
AN02
汎用入出力ポートです。
8/16 ビット複合タイマ ch.1 クロック入力端子です。
—
E
内部接続端子です。必ず開放にしてください。
汎用入出力ポートです。
A/D コンバータアナログ入力端子です。
E
汎用入出力ポートです。
A/D コンバータアナログ入力端子です。
P02
INT02
汎用入出力ポートです。
大電流ポートです。
8/16 ビット複合タイマ ch.1 出力端子です。
P63
12
リセット端子です。
MB95F202H/F203H/F204H の専用リセット端子です。
汎用入出力ポートです。
E
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
SCK
LIN-UART クロック入出力端子です。
P03
汎用入出力ポートです。
INT03
AN03
SOT
E
外部割込み入力端子です。
A/D コンバータアナログ入力端子です。
LIN-UART データ出力端子です。
（続く）
8
DS07–12623–5
MB95200H/210H シリーズ
（続き）
端子番号
端子名
入出力
回路形式 *
P04
汎用入出力ポートです。
INT04
19
AN04
SIN
外部割込み入力端子です。
F
外部クロック入力端子です。
EC0
8/16 ビット複合タイマ ch.0 クロック入力端子です。
P05
汎用入出力ポートです。
大電流ポートです。
INT05
AN05
外部割込み入力端子です。
E
TO00
外部クロック入力端子です。
P06
INT06
汎用入出力ポートです。
大電流ポートです。
G
TO01
22
23
P07
INT07
N.C.
EC0
DBG
外部割込み入力端子です。
8/16 ビット複合タイマ ch.0 出力端子です。
G
汎用入出力ポートです。
外部割込み入力端子です。
—
P12
24
A/D コンバータアナログ入力端子です。
8/16 ビット複合タイマ ch.0 出力端子です。
HCLK2
21
A/D コンバータアナログ入力端子です。
LIN-UART データ入力端子です。
HCLK1
20
機能
内部接続端子です。必ず開放にしてください。
汎用入出力ポートです。
H
8/16 ビット複合タイマ ch.0 クロック入力端子です。
DBG 入力端子です。
＊：入出力回路形式については「■ 入出力回路形式」を参照してください。
DS07–12623–5
9
MB95200H/210H シリーズ
■ 端子機能説明 (MB95200H シリーズ 20 ピン )
端子番号
端子名
入出力
回路形式 *
1
PF0/X0
B
汎用入出力ポートです。
この端子はメインクロック用入力発振端子としても使用されます。
2
PF1/X1
B
汎用入出力ポートです。
この端子はメインクロック用入出力発振端子としても使用されます。
3
VSS
—
電源 (GND) 端子です。
4
PG2/X1A
C
汎用入出力ポートです。
この端子はサブクロック用入出力発振端子としても使用されます。
5
PG1/X0A
C
汎用入出力ポートです。
この端子はサブクロック用入力発振端子としても使用されます。
6
VCC
—
電源端子です。
7
C
—
コンデンサ接続端子です。
8
PF2/RSTX
A
汎用入出力ポートです。
この端子はリセット端子としても使用されます。
MB95F204H/F203H/F202H では専用のリセット端子となります。
9
P62/TO10
D
汎用入出力ポートです。
大電流ポートです。
この端子は 8/16 ビット複合タイマ ch.1 出力としても使用されます。
10
P63/TO11
D
汎用入出力ポートです。
大電流ポートです。
この端子は 8/16 ビット複合タイマ ch.1 出力としても使用されます。
11
P64/EC1
D
汎用入出力ポートです。
この端子は 8/16 ビット複合タイマ ch.1 クロック入力としても使用さ
れます。
12
P00/AN00
E
汎用入出力ポートです。
この端子は A/D コンバータアナログ入力としても使用されます。
13
P01/AN01
E
汎用入出力ポートです。
この端子は A/D コンバータアナログ入力としても使用されます。
E
汎用入出力ポートです。
外部割込み入力としても使用されます。
A/D コンバータアナログ入力としても使用されます。
LIN-UART クロック入出力としても使用されます。
E
汎用入出力ポートです。
外部割込み入力としても使用されます。
A/D コンバータアナログ入力としても使用されます。
LIN-UART データ出力としても使用されます。
F
汎用入出力ポートです。
外部割込み入力としても使用されます。
A/D コンバータアナログ入力としても使用されます。
LIN-UART データ入力としても使用されます。
外部クロック入力としても使用されます。
8/16 ビット複合タイマ ch.0 クロック入力としても使用されます。
E
汎用入出力ポートです。
大電流ポートです。
外部割込み入力としても使用されます。
A/D コンバータアナログ入力としても使用されます。
8/16 ビット複合タイマ ch.0 出力としても使用されます。
外部クロック入力としても使用されます。
14
15
16
17
P02/INT02/AN02/SCK
P03/INT03/AN03/SOT
P04/INT04/AN04/SIN/
HCLK1/EC0
P05/INT05/AN05/
TO00/HCLK2
機能
（続く）
10
DS07–12623–5
MB95200H/210H シリーズ
（続き）
端子番号
端子名
入出力
回路形式 *
機能
18
P06/INT06/TO01
G
汎用入出力ポートです。
大電流ポートです。
この端子は外部割込み入力としても使用されます。
8/16 ビット複合タイマ ch.0 出力としても使用されます。
19
P07/INT07
G
汎用入出力ポートです。
この端子は外部割込み入力としても使用されます。
20
P12/EC0/DBG
H
汎用入出力ポートです。
この端子は DBG 入力端子としても使用されます。
8/16 ビット複合タイマ ch.0 クロック入力としても使用されます。
* ：入出力回路形式については「■ 入出力回路形式」を参照してください。
DS07–12623–5
11
MB95200H/210H シリーズ
■ 端子機能説明 (MB95210H シリーズ )
端子番号
端子名
入出力
回路形式 *
1
VSS
⎯
電源 (GND) 端子です。
2
VCC
⎯
電源端子です。
3
C
⎯
コンデンサ接続端子です。
4
RSTX/PF2
A
汎用入出力ポートです。
この端子はリセット端子としても使用されます。
MB95F214H/F213H/F212H では専用のリセット端子となります。
E
汎用入出力ポートです。
外部割込み入力としても使用されます。
A/D コンバータアナログ入力としても使用されます。
外部クロック入力としても使用されます。
8/16 ビット複合タイマ ch.0 クロック入力としても使用されます。
E
汎用入出力ポートです。
大電流ポートです。
A/D コンバータアナログ入力としても使用されます。
8/16 ビット複合タイマ ch.0 出力としても使用されます。
外部クロック入力としても使用されます。
5
6
P04/INT04/AN04/
HCLK1/EC0
P05/AN05/TO00/
HCLK2
機能
7
P06/INT06/TO01
G
汎用入出力ポートです。
大電流ポートです。
この端子は外部割込み入力としても使用されます。
8/16 ビット複合タイマ ch.0 出力としても使用されます。
8
P12/EC0/DBG
H
汎用入出力ポートです。
この端子は DBG 入力端子としても使用されます。
8/16 ビット複合タイマ ch.0 クロック入力としても使用されます。
*：入出力回路形式については「■ 入出力回路形式」を参照してください。
12
DS07–12623–5
MB95200H/210H シリーズ
■ 入出力回路形式
分類
回路
備考
A
リセット入力 / ヒステリシス出力
リセット出力 / デジタル出力
・ N-ch オープンドレイン出力
・ ヒステリシス入力
・ リセット出力
N-ch
B
P-ch
ポート選択
デジタル出力
N-ch
・ 発振回路
・ 高速側
・ 帰還抵抗：約 1 MΩ
デジタル出力
スタンバイ制御
ヒステリシス入力
・ CMOS 出力
・ ヒステリシス入力
クロック入力
X1
X0
スタンバイ制御 / ポート選択
P-ch
ポート選択
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
C
ポート選択
R
P-ch
プルアップ制御
・ 発振回路
・ 低速側
・ 帰還抵抗：約 10 MΩ
P-ch
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
クロック入力
X1A
X0A
スタンバイ制御 / ポート選択
ポート選択
R
プルアップ制御
デジタル出力
P-ch
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
（続く）
DS07–12623–5
13
MB95200H/210H シリーズ
（続き）
分類
回路
D
P-ch
備考
デジタル出力
・ CMOS 出力
・ ヒステリシス入力
デジタル出力
N-ch
スタンバイ制御
ヒステリシス入力
E
プルアップ制御
R
P-ch
デジタル出力
P-ch
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
デジタル出力
N-ch
アナログ入力
A/D 制御
スタンバイ制御
ヒステリシス入力
F
プルアップ制御
R
P-ch
デジタル出力
P-ch
N-ch
・ CMOS 出力
・ ヒステリシス入力
・ CMOS 入力
・ プルアップ制御あり
デジタル出力
アナログ入力
A/D 制御
スタンバイ制御
ヒステリシス入力
CMOS 入力
G
プルアップ制御
R
P-ch
・ ヒステリシス入力
・ デジタル出力
・ プルアップ制御あり
デジタル出力
P-ch
デジタル出力
N-ch
スタンバイ制御
ヒステリシス入力
H
スタンバイ制御
ヒステリシス入力
・ N-ch オープンドレイン出力
・ ヒステリシス入力
デジタル出力
N-ch
14
DS07–12623–5
MB95200H/210H シリーズ
■ デバイス使用上の注意
・ラッチアップの防止
使用に際して , 印加する電圧が最大定格電圧を超えないようにしてください。
CMOS IC では , 中耐圧端子でも高耐圧端子でもない入出力端子に VCC より高い電圧や VSS より低い電圧が印加された
場合 , または
「■電気的特性」の「1. 絶対最大定格」に示す電源電圧の定格範囲外の電圧が VCC 端子または VSS 端子に印加さ
れた場合 , ラッチアップ現象が発生することがあります。
ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。
・供給電圧の安定化
供給電圧は , 安定させてください。
電源電圧が急激に変動すると , たとえ変動が VCC 電源電圧の動作保証範囲内であっても , 誤動作を生じることがありま
す。
電圧安定化の基準として , 商用周波数 (50Hz/60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10 % 以下に , また
電源の切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。
・外部クロック使用時の注意
外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定
待ち時間が発生します。
■ 端子接続について
・未使用端子の処理
入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になること
があります。使用していない入力端子は 2 kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。使
用していない入出力端子は，出力状態に設定して開放とするか，入力状態に設定して入力端子と同じ処理をしてください。
使用していない出力端子は，開放としてください。
・電源端子
不要輻射の低減，
グランドレベルの上昇によるストローブ信号の誤動作の防止，
総出力電流規格を遵守などのために，必
ず VCC 端子と VSS 端子をデバイスの外部で電源とグランドに接続してください。また，電流供給源と VCC 端子および VSS 端
子は低インピーダンスで接続してください。
本デバイスに近い位置で，VCC 端子と VSS 端子の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデンサとして
接続することをお勧めいたします。
・DBG 端子
DBG 端子を外部のプルアップ抵抗に直接接続してください。
ノイズによってデバイスが意図せずにデバッグモードに入るのを防止するため，プリント基板のレイアウトを設計する
ときは , DBG 端子から VCC 端子または VSS 端子への距離を最小限にしてください。
パワーオン後 , リセット出力が解除されるまでは , DBG 端子が “L” レベルのままにならないようにしてください。
・RSTX 端子
RSTX を外部のプルアップ抵抗に直接接続してください。
ノイズによってデバイスが意図せずにリセットモードに入るのを防止するため，プリント基板のレイアウトを設計する
ときは , RSTX 端子から VCC 端子または VSS 端子への距離を最小限にしてください。
パワーオン後 , RSTX/PF2 端子はリセット入出力端子として機能します。
また , リセット出力は SYSC レジスタの RSTOE
ビットによって許可でき , リセット入力機能または汎用入出力機能は SYSC レジスタの RSTEN ビットによって選択でき
ます。
DS07–12623–5
15
MB95200H/210H シリーズ
・C 端子
セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。Vcc 端子のバイパスコンデンサは ,
CS より大きい容量値のコンデンサを使用してください。平滑コンデンサ CS への接続は下図を参照してください。ノイズに
よってデバイスが意図せずに不明なモードに入るのを防止するため，プリント基板のレイアウトを設計するときは , C 端
子から CS への距離および CS から VSS 端子への距離を最小限にしてください。
・DBG/RSTX/C 端子接続図
DBG
C
RSTX
Cs
16
DS07–12623–5
MB95200H/210H シリーズ
■ ブロックダイヤグラム (MB95200H シリーズ )
F2MC-8FX CPU
PF2*1/RSTX*2
LVD 付きリセット
セキュリティ付きフラッシュ
(16/8/4K バイト )
PF1/X1*2
PF0/X0*2
RAM(496/240 バイト )
発振器回路 CR 発振器
割込みコントローラ
PG2/X1A*2
PG1/X0A*2
(P05*3/TO00)
(P04/HCLK1)
(P05*3/HCLK2)
(P12/DBG)
8/16 ビット
複合タイマ (0)
クロック制御
(P06*3/TO01)
P12*1/EC0, (P04/EC0)
オンチップデバッグ
P02/INT02 ~ P07/INT07
外部割込み
内部バス
(P00/AN00 ~ P05*3/AN05)
ワイルドレジスタ
8/10 ビット
A/D コンバータ
P62*3/TO10
8/16 ビット
複合タイマ (1)
(P02/SCK)
P63*3/TO11
P64/EC1
(P03/SOT)
LIN-UART
(P04/SIN)
C
ポート
ポート
VCC
VSS
＊ 1:PF2 と P12 は N-ch オープンドレイン端子です。
＊ 2: ソフトウェアオプション
＊ 3:P05, P06, P62 および P63 は大電流ポートです。
DS07–12623–5
17
MB95200H/210H シリーズ
■ ブロックダイヤグラム (MB95210H シリーズ )
F2MC-8FX CPU
PF2*1/RSTX*2
LVD 付きリセット
セキュリティ付きフラッシュ
(16/8/4K バイト )
RAM(496/240 バイト )
CR 発振器
割込みコントローラ
(P05*3/TO00)
(P04/HCLK1)
(P05*3/HCLK2)
8/16 ビット
複合タイマ (0)
クロック制御
(P06*3/TO01)
P12*1/EC0, (P04/EC0)
(P12/DBG)
オンチップデバッグ
P05*3/AN05, (P04/AN04)
8/10 ビット
A/D コンバータ
P04/INT04, P06*3/INT06
外部割込み
内部バス
ワイルドレジスタ
C
ポート
ポート
VCC
VSS
＊ 1:PF2 と P12 は N-ch オープンドレイン端子です。
＊ 2: ソフトウェアオプション
＊ 3:P05 と P06 は大電流ポートです。
18
DS07–12623–5
MB95200H/210H シリーズ
■ CPU コア
・メモリ空間
MB95200H/210H シリーズのメモリ空間は 64 K バイト で , I/O 領域 , データ領域とプログラム領域によって構成されま
す。メモリ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。MB95200H/210H シ
リーズのメモリマップを以下に示します。
・メモリマップ
MB95F204H/F204K/
F214H/F214K
0000H
I/O
0080H
0090H RAM496 バイト
0100H
MB95F203H/F203K/
F213H/F213K
0000H
0080H
0090H
RAM496 バイト
0100H
レジスタ
0200H
0280H
0F80H
I/O
レジスタ
0200H
-
0280H
0F80H
拡張 I/O
1000H
MB95F202H/F202K/
F212H/F212K
0000H
0080H
0090H
0100H
0180H
I/O
RAM240 バイト
レジスタ
-
0F80H
拡張 I/O
拡張 I/O
1000H
1000H
-
C000H
フラッシュ
メモリ
16 K バイト
FFFFH
DS07–12623–5
E000H
FFFFH
フラッシュ
メモリ
8 K バイト
-
F000H
FFFFH
フラッシュメモリ
4 K バイト
19
MB95200H/210H シリーズ
■ I/O マップ (MB95200H シリーズ )
R/W
初期値
ポート 0 データレジスタ
R/W
00000000B
ポート 0 方向レジスタ
R/W
00000000B
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
⎯
⎯
⎯
0005H
WATR
R/W
11111111B
アドレス
レジスタ略称
0000H
PDR0
0001H
DDR0
0002H
0006H
⎯
0007H
SYCC
レジスタ名称
( 使用禁止 )
発振安定待ち時間設定レジスタ
⎯
⎯
システムクロック制御レジスタ
R/W
XXXXXX11B
R/W
00000XXXB
R
XXXXXXXXB
( 使用禁止 )
0008H
STBC
スタンバイ制御レジスタ
0009H
RSRR
リセット要因レジスタ
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
00000000B
000DH
SYCC2
システムクロック制御レジスタ 2
R/W
XX100011B
⎯
⎯
000EH
∼
0015H
⎯
0016H
PDR6
0017H
DDR6
( 使用禁止 )
ポート 6 データレジスタ
R/W
00000000B
ポート 6 方向レジスタ
R/W
00000000B
⎯
⎯
0018H
∼
0027H
⎯
( 使用禁止 )
0028H
PDRF
ポート F データレジスタ
R/W
00000000B
0029H
DDRF
ポート F 方向レジスタ
R/W
00000000B
002AH
PDRG
ポート G データレジスタ
R/W
00000000B
002BH
DDRG
ポート G 方向レジスタ
R/W
00000000B
002CH
PUL0
ポート 0 プルアップレジスタ
R/W
00000000B
⎯
⎯
ポート G プルアップレジスタ
R/W
00000000B
002DH
∼
0034H
⎯
0035H
PULG
0036H
T01CR1
8/16 ビット複合タイマ 01 ステータス制御レジスタ 1 ch.0
R/W
00000000B
0037H
T00CR1
8/16 ビット複合タイマ 00 ステータス制御レジスタ 1 ch.0
R/W
00000000B
0038H
T11CR1
8/16 ビット複合タイマ 11 ステータス制御レジスタ 1 ch.1
R/W
00000000B
0039H
T10CR1
8/16 ビット複合タイマ 10 ステータス制御レジスタ 1 ch.1
R/W
00000000B
⎯
⎯
( 使用禁止 )
003AH
∼
0048H
⎯
0049H
EIC10
外部割込み回路制御レジスタ ch.2/ch.3
R/W
00000000B
004AH
EIC20
外部割込み回路制御レジスタ ch.4/ch.5
R/W
00000000B
004BH
EIC30
外部割込み回路制御レジスタ ch.6/ch.7
R/W
00000000B
⎯
⎯
( 使用禁止 )
004CH
∼
004FH
⎯
( 使用禁止 )
0050H
SCR
LIN-UART シリアル制御レジスタ
R/W
00000000B
0051H
SMR
LIN-UART シリアルモードレジスタ
R/W
00000000B
0052H
SSR
LIN-UART シリアルステータスレジスタ
R/W
00001000B
（続く）
20
DS07–12623–5
MB95200H/210H シリーズ
R/W
初期値
LIN-UART 受信 / 送信データレジスタ
R/W
00000000B
ESCR
LIN-UART 拡張ステータス制御レジスタ
R/W
00000100B
ECCR
LIN-UART 拡張通信制御レジスタ
R/W
000000XXB
—
—
アドレス
レジスタ略称
0053H
RDR/TDR
0054H
0055H
レジスタ名称
0056H
∼
006BH
—
006CH
ADC1
8/10 ビット A/D コンバータ制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ制御レジスタ 2
R/W
00000000B
006EH
ADDH
8/10 ビット A/D コンバータデータレジスタ ( 上位 )
R/W
00000000B
006FH
ADDL
8/10 ビット A/D コンバータデータレジスタ ( 下位 )
R/W
00000000B
0070H,
0071H
⎯
⎯
⎯
0072H
FSR
R/W
000X0000B
⎯
⎯
( 使用禁止 )
( 使用禁止 )
フラッシュメモリステータスレジスタ
0073H
∼
0075H
⎯
0076H
WREN
ワイルドレジスタアドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタデータテスト設定レジスタ
R/W
00000000B
0078H
⎯
⎯
⎯
0079H
ILR0
割込みレベル設定レジスタ 0
R/W
11111111B
007AH
ILR1
割込みレベル設定レジスタ 1
R/W
11111111B
007BH
ILR2
割込みレベル設定レジスタ 2
R/W
11111111B
007CH
ILR3
割込みレベル設定レジスタ 3
R/W
11111111B
007DH
ILR4
割込みレベル設定レジスタ 4
R/W
11111111B
007EH
ILR5
割込みレベル設定レジスタ 5
R/W
11111111B
007FH
⎯
⎯
⎯
0F80H
WRARH0
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.0
R/W
00000000B
0F81H
WRARL0
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.0
R/W
00000000B
( 使用禁止 )
レジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP)
のミラー
( 使用禁止 )
0F82H
WRDR0
ワイルドレジスタデータ設定レジスタ ch.0
R/W
00000000B
0F83H
WRARH1
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.1
R/W
00000000B
0F84H
WRARL1
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.1
R/W
00000000B
0F85H
WRDR1
ワイルドレジスタデータ設定レジスタ ch.1
R/W
00000000B
0F86H
WRARH2
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタデータ設定レジスタ ch.2
R/W
00000000B
⎯
⎯
0F89H
∼
0F91H
⎯
0F92H
T01CR0
8/16 ビット複合タイマ 01 ステータス制御レジスタ 0 ch.0
R/W
00000000B
0F93H
T00CR0
8/16 ビット複合タイマ 00 ステータス制御レジスタ 0 ch.0
R/W
00000000B
0F94H
T01DR
8/16 ビット複合タイマ 01 データレジスタ ch.0
R/W
00000000B
0F95H
T00DR
8/16 ビット複合タイマ 00 データレジスタ ch.0
R/W
00000000B
( 使用禁止 )
（続く）
DS07–12623–5
21
MB95200H/210H シリーズ
（続き）
R/W
初期値
8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ ch.0
R/W
00000000B
T11CR0
8/16 ビット複合タイマ 11 ステータス制御レジスタ 0 ch.1
R/W
00000000B
0F98H
T10CR0
8/16 ビット複合タイマ 10 ステータス制御レジスタ 0 ch.1
R/W
00000000B
0F99H
T11DR
8/16 ビット複合タイマ 11 データレジスタ ch.1
R/W
00000000B
0F9AH
T10DR
8/16 ビット複合タイマ 10 データレジスタ ch.1
R/W
00000000B
0F9BH
TMCR1
8/16 ビット複合タイマ 10/11 タイマモード制御レジスタ ch.1
R/W
00000000B
⎯
⎯
アドレス
レジスタ略称
0F96H
TMCR0
0F97H
レジスタ名称
0F9CH
∼
0FBBH
⎯
0FBCH
BGR1
LIN-UART ボーレートジェネレータレジスタ 1
R/W
00000000B
0FBDH
BGR0
LIN-UART ボーレートジェネレータレジスタ 0
R/W
00000000B
⎯
⎯
R/W
00000000B
⎯
⎯
( 使用禁止 )
0FBEH
∼
0FC2H
⎯
0FC3H
AIDRL
( 使用禁止 )
A/D 入力禁止レジスタ ( 下位 )
0FC4H
∼
0FE3H
⎯
0FE4H
CRTH
メイン CR クロックトリミングレジスタ ( 上位 )
R/W
1XXXXXXXB
0FE5H
CRTL
メイン CR クロックトリミングレジスタ ( 下位 )
R/W
000XXXXXB
0FE6H,
0FE7H
⎯
⎯
⎯
0FE8H
SYSC
システム構成レジスタ
R/W
11000011B
0FE9H
CMCR
クロック監視制御レジスタ
R/W
XX000000B
0FEAH
CMDR
クロック監視データレジスタ
R/W
00000000B
0FEBH
WDTH
ウォッチドッグタイマ選択 ID レジスタ ( 上位 )
R/W
XXXXXXXXB
0FECH
WDTL
ウォッチドッグタイマ選択 ID レジスタ ( 下位 )
R/W
XXXXXXXXB
0FEDH
⎯
⎯
⎯
0FEEH
ILSR
R/W
00000000B
⎯
⎯
( 使用禁止 )
( 使用禁止 )
( 使用禁止 )
入力レベル選択レジスタ
0FEFH
∼
0FFFH
⎯
( 使用禁止 )
・R/W についての説明
R/W ：リード / ライト可能
R
：リードオンリ
W
：ライトオンリ
・初期値についての説明
0
：この ビットの初期値は “0” です。
1
：この ビットの初期値は “1” です。
X
：この ビットの初期値は不定です。
（注意事項）“( 使用禁止 ) ” のアドレスへの書込みは行わないでください。“( 使用禁止 ) ” のアドレスを読み出した場合は
不定が読み出されます。
22
DS07–12623–5
MB95200H/210H シリーズ
■ I/O マップ (MB95210H シリーズ )
R/W
初期値
ポート 0 データレジスタ
R/W
00000000B
ポート 0 方向レジスタ
R/W
00000000B
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
⎯
⎯
⎯
0005H
WATR
R/W
11111111B
0006H
⎯
⎯
⎯
0007H
SYCC
システムクロック制御レジスタ
R/W
XXXXXX11B
R/W
00000XXXB
R
XXXXXXXXB
アドレス
レジスタ略称
0000H
PDR0
0001H
DDR0
0002H
レジスタ名称
( 使用禁止 )
発振安定待ち時間設定レジスタ
( 使用禁止 )
0008H
STBC
スタンバイ制御レジスタ
0009H
RSRR
リセット要因レジスタ
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
00000000B
000DH
SYCC2
システムクロック制御レジスタ 2
R/W
XX100011B
000EH
∼
0015H
⎯
( 使用禁止 )
⎯
⎯
0016H
⎯
( 使用禁止 )
⎯
⎯
0017H
⎯
( 使用禁止 )
⎯
⎯
⎯
( 使用禁止 )
⎯
⎯
0018H
∼
0027H
0028H
PDRF
0029H
DDRF
002AH
⎯
002BH
⎯
002CH
PUL0
ポート F データレジスタ
R/W
00000000B
ポート F 方向レジスタ
R/W
00000000B
( 使用禁止 )
⎯
⎯
( 使用禁止 )
⎯
⎯
R/W
00000000B
ポート 0 プルアップレジスタ
002DH
∼
0034H
⎯
( 使用禁止 )
⎯
⎯
0035H
⎯
( 使用禁止 )
⎯
⎯
0036H
T01CR1
8/16 ビット複合タイマ 01 ステータス制御レジスタ 1 ch.0
R/W
00000000B
0037H
T00CR1
8/16 ビット複合タイマ 00 ステータス制御レジスタ 1 ch.0
R/W
00000000B
0038H
⎯
( 使用禁止 )
⎯
⎯
0039H
⎯
( 使用禁止 )
⎯
⎯
∼
0048H
⎯
( 使用禁止 )
⎯
⎯
0049H
⎯
( 使用禁止 )
⎯
⎯
004AH
EIC20
外部割込み回路制御レジスタ ch.4
R/W
00000000B
004BH
EIC30
外部割込み回路制御レジスタ ch.6
R/W
00000000B
003AH
004CH
∼
004FH
⎯
( 使用禁止 )
⎯
⎯
0050H
⎯
( 使用禁止 )
⎯
⎯
0051H
⎯
( 使用禁止 )
⎯
⎯
0052H
⎯
( 使用禁止 )
⎯
⎯
（続く）
DS07–12623–5
23
MB95200H/210H シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0053H
⎯
( 使用禁止 )
⎯
⎯
0054H
⎯
( 使用禁止 )
⎯
⎯
0055H
⎯
( 使用禁止 )
⎯
⎯
∼
006BH
⎯
( 使用禁止 )
⎯
⎯
006CH
ADC1
8/10 ビット A/D コンバータ制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ制御レジスタ 2
R/W
00000000B
006EH
ADDH
8/10 ビット A/D コンバータデータレジスタ ( 上位 )
R/W
00000000B
006FH
ADDL
8/10 ビット A/D コンバータデータレジスタ ( 下位 )
R/W
00000000B
0070H,
0071H
⎯
⎯
⎯
0072H
FSR
R/W
000X0000B
⎯
⎯
0056H
( 使用禁止 )
フラッシュメモリステータスレジスタ
0073H
∼
0075H
⎯
0076H
WREN
ワイルドレジスタアドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタデータテスト設定レジスタ
R/W
00000000B
0078H
⎯
⎯
⎯
割込みレベル設定レジスタ 0
R/W
11111111B
割込みレベル設定レジスタ 1
R/W
11111111B
⎯
⎯
( 使用禁止 )
レジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP)
のミラー
0079H
ILR0
007AH
ILR1
007BH
⎯
( 使用禁止 )
( 使用禁止 )
007CH
⎯
007DH
ILR4
007EH
ILR5
⎯
⎯
割込みレベル設定レジスタ 4
R/W
11111111B
割込みレベル設定レジスタ 5
R/W
11111111B
007FH
⎯
0F80H
WRARH0
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.0
0F81H
WRARL0
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.0
R/W
00000000B
0F82H
WRDR0
ワイルドレジスタデータ設定レジスタ ch.0
R/W
00000000B
0F83H
WRARH1
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.1
R/W
00000000B
0F84H
WRARL1
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.1
R/W
00000000B
0F85H
WRDR1
ワイルドレジスタデータ設定レジスタ ch.1
R/W
00000000B
0F86H
WRARH2
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタデータ設定レジスタ ch.2
R/W
00000000B
⎯
⎯
( 使用禁止 )
⎯
⎯
R/W
00000000B
0F89H
∼
0F91H
⎯
0F92H
T01CR0
8/16 ビット複合タイマ 01 ステータス制御レジスタ 0 ch.0
R/W
00000000B
0F93H
T00CR0
8/16 ビット複合タイマ 00 ステータス制御レジスタ 0 ch.0
R/W
00000000B
0F94H
T01DR
8/16 ビット複合タイマ 01 データレジスタ ch.0
R/W
00000000B
0F95H
T00DR
8/16 ビット複合タイマ 00 データレジスタ ch.0
R/W
00000000B
0F96H
TMCR0
8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ ch.0
R/W
00000000B
( 使用禁止 )
（続く）
24
DS07–12623–5
MB95200H/210H シリーズ
（続き）
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0F97H
⎯
( 使用禁止 )
⎯
⎯
0F98H
⎯
( 使用禁止 )
⎯
⎯
0F99H
⎯
( 使用禁止 )
⎯
⎯
0F9AH
⎯
( 使用禁止 )
⎯
⎯
0F9BH
⎯
( 使用禁止 )
⎯
⎯
∼
0FBBH
⎯
( 使用禁止 )
⎯
⎯
0FBCH
⎯
( 使用禁止 )
⎯
⎯
0FBDH
⎯
( 使用禁止 )
⎯
⎯
∼
0FC2H
⎯
( 使用禁止 )
⎯
⎯
0FC3H
AIDRL
R/W
00000000B
⎯
⎯
メイン CR クロックトリミングレジスタ ( 上位 )
R/W
1XXXXXXXB
メイン CR クロックトリミングレジスタ ( 下位 )
R/W
000XXXXXB
⎯
⎯
0F9CH
0FBEH
A/D 入力禁止レジスタ ( 下位 )
0FC4H
∼
0FE3H
⎯
0FE4H
CRTH
0FE5H
CRTL
0FE6H,
0FE7H
⎯
( 使用禁止 )
( 使用禁止 )
0FE8H
SYSC
システム構成レジスタ
R/W
11000011B
0FE9H
CMCR
クロック監視制御レジスタ
R/W
XX000000B
0FEAH
CMDR
クロック監視データレジスタ
R/W
00000000B
0FEBH
WDTH
ウォッチドッグタイマ選択 ID レジスタ ( 上位 )
R/W
XXXXXXXXB
0FECH
WDTL
ウォッチドッグタイマ選択 ID レジスタ ( 下位 )
R/W
XXXXXXXXB
0FEDH
⎯
⎯
⎯
0FEEH
ILSR
R/W
00000000B
⎯
⎯
( 使用禁止 )
入力レベル選択レジスタ
0FEFH
∼
0FFFH
⎯
( 使用禁止 )
・R/W についての説明
R/W ：リード / ライト可能
R
：リードオンリ
W
：ライトオンリ
・初期値についての説明
0
：この ビットの初期値は “0” です。
1
：この ビットの初期値は “1” です。
X
：この ビットの初期値は不定です。
（注意事項）“( 使用禁止 ) ” のアドレスへの書込みは行わないでください。“ ( 使用禁止 ) ” のアドレスを読み出した場合は
不定が読み出されます。
DS07–12623–5
25
MB95200H/210H シリーズ
■ 割込み要因のテーブル (MB95200H シリーズ )
割込み要因
割込み
要求番号
ベクタテーブルの
アドレス
上位
下位
割込みレベル 同一レベル割込み
設定レジスタの 要因の優先順位
ビット名
( 同時発生時 )
外部割込み ch.4
IRQ0
FFFAH
FFFBH
L00 [1：0]
外部割込み ch.5
IRQ1
FFF8H
FFF9H
L01 [1：0]
IRQ2
FFF6H
FFF7H
L02 [1：0]
IRQ3
FFF4H
FFF5H
L03 [1：0]
IRQ4
FFF2H
FFF3H
L04 [1：0]
8/16 ビット複合タイマ ch.0 ( 下位 )
IRQ5
FFF0H
FFF1H
L05 [1：0]
8/16 ビット複合タイマ ch.0 ( 上位 )
IRQ6
FFEEH
FFEFH
L06 [1：0]
LIN-UART ( 受信 )
IRQ7
FFECH
FFEDH
L07 [1：0]
LIN-UART ( 送信 )
IRQ8
FFEAH
FFEBH
L08 [1：0]
⎯
IRQ9
FFE8H
FFE9H
L09 [1：0]
⎯
IRQ10
FFE6H
FFE7H
L10 [1：0]
⎯
IRQ11
FFE4H
FFE5H
L11 [1：0]
⎯
IRQ12
FFE2H
FFE3H
L12 [1：0]
⎯
IRQ13
FFE0H
FFE1H
L13 [1：0]
IRQ14
FFDEH
FFDFH
L14 [1：0]
⎯
IRQ15
FFDCH
FFDDH
L15 [1：0]
⎯
IRQ16
FFDAH
FFDBH
L16 [1：0]
⎯
IRQ17
FFD8H
FFD9H
L17 [1：0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1：0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1：0]
時計プリスケーラ
IRQ20
FFD2H
FFD3H
L20 [1：0]
IRQ21
FFD0H
FFD1H
L21 [1：0]
8/16 ビット複合タイマ ch.1 ( 下位 )
IRQ22
FFCEH
FFCFH
L22 [1：0]
フラッシュメモリ
IRQ23
FFCCH
FFCDH
L23 [1：0]
外部割込み ch.2
外部割込み ch.6
外部割込み ch.3
外部割込み ch.7
⎯
8/16 ビット複合タイマ ch.1 ( 上位 )
⎯
26
高い
低い
DS07–12623–5
MB95200H/210H シリーズ
■ 割込み要因のテーブル (MB95210H シリーズ )
ベクタテーブルの
アドレス
上位
下位
割込みレベル
設定レジスタの
ビット名
IRQ0
FFFAH
FFFBH
L00 [1：0]
IRQ1
FFF8H
FFF9H
L01 [1：0]
IRQ2
FFF6H
FFF7H
L02 [1：0]
IRQ3
FFF4H
FFF5H
L03 [1：0]
IRQ4
FFF2H
FFF3H
L04 [1：0]
8/16 ビット複合タイマ ch.0 ( 下位 )
IRQ5
FFF0H
FFF1H
L05 [1：0]
8/16 ビット複合タイマ ch.0 ( 上位 )
IRQ6
FFEEH
FFEFH
L06 [1：0]
⎯
IRQ7
FFECH
FFEDH
L07 [1：0]
⎯
IRQ8
FFEAH
FFEBH
L08 [1：0]
⎯
IRQ9
FFE8H
FFE9H
L09 [1：0]
⎯
IRQ10
FFE6H
FFE7H
L10 [1：0]
⎯
IRQ11
FFE4H
FFE5H
L11 [1：0]
⎯
IRQ12
FFE2H
FFE3H
L12 [1：0]
⎯
IRQ13
FFE0H
FFE1H
L13 [1：0]
⎯
IRQ14
FFDEH
FFDFH
L14 [1：0]
⎯
IRQ15
FFDCH
FFDDH
L15 [1：0]
⎯
IRQ16
FFDAH
FFDBH
L16 [1：0]
⎯
IRQ17
FFD8H
FFD9H
L17 [1：0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1：0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1：0]
時計プリスケーラ
IRQ20
FFD2H
FFD3H
L20 [1：0]
⎯
IRQ21
FFD0H
FFD1H
L21 [1：0]
⎯
IRQ22
FFCEH
FFCFH
L22 [1：0]
IRQ23
FFCCH
FFCDH
L23 [1：0]
割込み要因
外部割込み ch.4
⎯
⎯
割込み要
求番号
外部割込み ch.6
⎯
⎯
⎯
フラッシュメモリ
DS07–12623–5
同一レベル
割込み要因の
優先順位
( 同時発生時 )
高い
低い
27
MB95200H/210H シリーズ
■ 電気的特性
1. 絶対最大定格
項目
電源電圧 *1
入力電圧 *1
出力電圧 *
1
最大クランプ電流
最大総クランプ電流
記号
単位
最大
VCC
VSS − 0.3
VSS ＋ 6
V
VI1
VSS − 0.3
VCC ＋ 0.3
V
PF2 以外 *2
VI2
VSS − 0.3
10.5
V
PF2
VO
VSS − 0.3
VSS ＋ 6
V
*2
ICLAMP
−2
＋2
mA
該当端子 *3
Σ|ICLAMP|
⎯
20
mA
該当端子 *3
IOL2
⎯
IOLAV1
15
15
mA
4
⎯
“L” レベル平均電流
IOLAV2
mA
12
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
IOH1
“H” レベル最大出力電流
IOH2
⎯
IOHAV1
− 15
IOHAV2
mA
P05, P06, P62, P63 以外 *4
P05, P06, P62, P63*4
P05, P06, P62, P63 以外 *4
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
P05, P06, P62, P63*4
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
平均総出力電流＝
動作電流×動作率
( 端子の総数 )
P05, P06, P62, P63 以外 *4
− 15
P05, P06, P62, P63*4
−4
P05, P06, P62, P63 以外 *4
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
⎯
“H” レベル平均電流
mA
−8
“H” レベル最大総出力電流
ΣIOH
⎯
− 100
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 50
mA
消費電力
Pd
⎯
320
mW
動作温度
TA
− 40
＋ 85
°C
保存温度
Tstg
− 55
＋ 150
°C
28
備考
最小
IOL1
“L” レベル最大出力電流
定格値
P05, P06, P62, P63*4
平均出力電流＝
動作電流×動作率
( 端子 1 本 )
平均総出力電流＝
動作電流×動作率
( 端子の総数 )
DS07–12623–5
MB95200H/210H シリーズ
＊ 1：VSS ＝ 0.0 V を基準にしています。
＊ 2：VI, VO は VCC ＋ 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし , 外部の部品を使用し
て入力への電流または入力からの電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。
＊ 3：該当端子：P00 ∼ P07, P62 ∼ P64, PG1,PG2, PF0, PF1 (P00 ∼ P03, P07, P62 ∼ P64, PG1, PG2, PF0 と PF1 は MB95F204H/
F203H/F202H/F204K/F203K/F202K で使用可能 )
・推奨動作条件下で使用してください。
・直流電圧 ( 電流 ) で使用してください。
・HV (High Voltage) 信号は，VCC 電圧を超える入力信号です。HV (High Voltage) 信号とマイクロコントローラの間に
は , 必ず制限抵抗を接続し HV (High Voltage) 信号を印加してください。
・HV (High Voltage) 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下にな
るように制限抵抗の値を設定してください。
・低消費電力モードなど , マイクロコントローラの駆動電流が少ない動作状態では , HV (High Voltage) 入力電位が保
護ダイオードを通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼします。
・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に HV (High Voltage) 入力がある場合は , 端子か
ら電源が供給されているため , 不完全な動作を行う可能性があります。
・電源投入時に HV (High Voltage) 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが
動作しない電源電圧になる可能性があります。
・HV (High Voltage) 入力端子は , 開放状態にならないようにしてください。
・推奨回路例
・入出力等価回路
保護ダイオード
VCC
制限
抵抗
P-ch
HV (High Voltage) 入力 (0 V ∼ 16 V)
N-ch
R
＊ 4：P62 と P63 は MB95F204H/F203H/F202H/F204K/F203K/F202K で使用可能です。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07–12623–5
29
MB95200H/210H シリーズ
2. 推奨動作条件
(VSS ＝ 0.0 V)
項目
電源電圧
規格値
記号
最小
最大
2.4*1*2
5.5*1
2.3
5.5
2.9
5.5
2.3
5.5
0.022
1
− 40
＋ 85
＋5
＋ 35
VCC
平滑コンデンサ
CS
動作温度
TA
単位
備考
通常動作の場合
V
ストップモードでの状態保持
通常動作の場合
ストップモードでの状態保持
µF
°C
オンチップデバッグモード
以外
オンチップデバッグモード
*3
オンチップデバッグモード以外
オンチップデバッグモード
＊ 1：動作周波数 , マシンクロックおよびアナログ保証範囲により異なります。
＊ 2：低電圧検出リセット使用時は , 2.88 V となります。
＊ 3：セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデン
サは CS より大きい容量値のコンデンサを使用してください。平滑コンデンサ CS への接続は下図を参照してくださ
い。ノイズによってデバイスが意図せずに不明なモードに入るのを防止するため，プリント基板のレイアウトを設
計するときは , C 端子から CS への距離および CS から VSS 端子への距離を最小限にしてください。
・DBG/RSTX/C 端子配列図
*
DBG
C
RSTX
Cs
＊：DBG 端子は , デバッグモード時に通信端子となりますので , P12/DBG の入出力規格に合わせたプルアップ
抵抗値を設定してください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
30
DS07–12623–5
MB95200H/210H シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
端子名
条件
規格値
最小
標準
最大
単位
備考
VIHI
P04
*1
0.7 VCC
⎯
VCC ＋ 0.3
V
CMOS 入力レベル
( ヒステリシス入力 )
が選択されている場
合
VIHS
P00 ∼ P07, P12,
P62 ∼ P64,
PF0 ,PF1,
PG1, PG2
*1
0.8 VCC
⎯
VCC ＋ 0.3
V
ヒステリシス入力
VIHM
PF2
⎯
0.7 VCC
⎯
10.5
V
ヒステリシス入力 *5
“H” レベル
入力電圧
VIL
P04
*1
VSS − 0.3
⎯
0.3 VCC
V
CMOS 入力レベル
( ヒステリシス入力 )
が選択されている場
合
VILS
P00 ∼ P07, P12,
P62 ∼ P64,
PF0 ,PF1,
PG1 ,PG2
*1
VSS − 0.3
⎯
0.2 VCC
V
ヒステリシス入力
VILM
PF2
⎯
VSS − 0.3
⎯
0.3 VCC
V
ヒステリシス入力
PF2, P12
⎯
VSS − 0.3
⎯
VSS ＋ 5.5
V
“L” レベル
入力電圧
オープン
ドレイン
出力印加
電圧
VD
VOH1
P05, P06, P62,
P63, PF2 および
P12 以外の出力
端子 *2
IOH ＝− 4 mA
VCC − 0.5
⎯
⎯
V
VOH2
P05, P06, P62,
P63*2
IOH ＝− 8 mA
VCC − 0.5
⎯
⎯
V
VOL1
P05, P06, P62
および P63 以外
の出力端子 *2
IOL ＝ 4 mA
⎯
⎯
0.4
V
VOL2
P05, P06, P62,
P63*2
IOL ＝ 12 mA
⎯
⎯
0.4
V
入力リーク
電流 (Hi-Z
出力リーク
電流 )
ILI
すべての入力
端子
0.0 V < VI < VCC
−5
⎯
＋5
µA
プルアップ抵抗が
禁止されている場合
プルアップ
抵抗
RPULL
P00 ∼ P07, PG1,
PG2*3
VI ＝ 0 V
25
50
100
kΩ
プルアップ抵抗が
許可されている場合
VCC, VSS 以外
f ＝ 1 MHz
⎯
5
15
pF
“H” レベル
出力電圧
“L” レベル
出力電圧
入力容量
CIN
（続く）
DS07–12623–5
31
MB95200H/210H シリーズ
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
端子名
条件
規格値
単位
備考
最小
標準
最大
⎯
13
17
mA
フラッシュメモリ品
( 書込み , 消去以外の
場合 )
⎯
33.5
39.5
mA
フラッシュメモリ品
( 書込み , 消去の場合 )
⎯
15
21
mA
A/D 変換時
⎯
5.5
9
mA
ICCL
VCC ＝ 5.5 V
VCC
FCL ＝ 32 kHz
( 外部クロック FMPL ＝ 16 kHz
サブクロックモード
動作 )
(2 分周 )
TA ＝＋ 25 °C
⎯
65
153
µA
ICCLS
VCC ＝ 5.5 V
FCL ＝ 32 kHz
FMPL ＝ 16 kHz
サブスリープモード
(2 分周 )
TA ＝＋ 25 °C
⎯
10
84
µA
ICCT
VCC ＝ 5.5 V
FCL ＝ 32 kHz
時計モード
メインストップモード
TA ＝＋ 25 °C
⎯
5
30
µA
VCC ＝ 5.5 V
FCRH ＝ 10 MHz
FMP ＝ 10 MHz
メイン CR クロック
モード
⎯
8.6
⎯
mA
VCC ＝ 5.5 V
サブ CR クロックモード
(2 分周 )
TA ＝＋ 25 °C
⎯
110
410
µA
⎯
1.1
3
mA
⎯
3.5
22.5
µA
VCC ＝ 5.5 V
FCH ＝ 32 MHz
FMP ＝ 16 MHz
メインクロックモード
(2 分周 )
ICC
VCC ＝ 5.5 V
FCH ＝ 32 MHz
FMP ＝ 16 MHz
メインスリープモード
(2 分周 )
ICCS
電源電流 *4
ICCMCR
VCC
ICCSCR
ICCTS
ICCH
VCC ＝ 5.5 V
FCH ＝ 32 MHz
タイムベースタイマ
VCC
モード
( 外部クロック TA ＝＋ 25 °C
動作 )
VCC ＝ 5.5 V
サブストップモード
TA ＝＋ 25 °C
1 系統クロック品の場
合はメインストップ
モード
（続く）
32
DS07–12623–5
MB95200H/210H シリーズ
（続き）
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
端子名
ILVD
電源電流 *4
ICRH
ICRL
VCC
条件
規格値
単位
最小
標準
最大
低電圧検出回路のみ
の場合の消費電流
—
37
54
µA
内蔵メイン CR 発振
器の場合の消費電流
⎯
0.5
0.6
mA
内蔵サブ CR 発振器
を 100 kHz で発振さ
せる場合の消費電流
⎯
20
72
µA
備考
＊ 1：P04 の入力レベルは「CMOS 入力レベル」と「ヒステリシス入力レベル」の間で切替え可能です。2 つの入力レベ
ルの切替えには入力レベル選択レジスタ (ILSR) を使用します。
＊ 2：P62 と P63 は MB95F204H/F203H/F202H/F204K/F203K/F202K で使用可能です。
＊ 3：P00 ∼ P03, P07, PG1 と PG2 は MB95F204H/F203H/F202H/F204K/F203K/F202K で使用可能です。
＊ 4：・ 電源電流は外部クロックで規定されています。低電圧検出オプションを選択された場合は，低電圧検出回路の消
費電流 (ILVD) の値を規格値に足した合計が電源電流となります。また , 低電圧検出オプションと CR 発振器の両方
を選択された場合は , 低電圧検出回路の消費電流 , CR 発振器の消費電流 (ICRH, ICRL) および規格値を足した合計が
電源電流となります。オンチップデバッグモードでは , CR 発振器 (ICRH) と低電圧検出回路も常に動作するため ,
それに応じて消費電流が増大します。
・ FCH と FCL は , 「4. 交流規格 (1) クロックタイミング」を参照してください。
・ FMP と FMPL は , 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。
＊ 5：PF2 は , フラッシュメモリ書込み / 消去動作中に高電圧印加端子として機能します。この端子は , 高電圧入力に対応
しています。詳細は「6. フラッシュメモリ書込み / 消去特性」を参照してください。
DS07–12623–5
33
MB95200H/210H シリーズ
4. 交流規格
(1) クロックタイミング
(VCC ＝ 2.4 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
端子名
X0, X1
X0
FCH
X0, X1
HCLK1,
HCLK2
クロック周波数
⎯
FCRH
FCL
X0A, X1A
tLCYL
入力クロック
パルス幅
tWH2
tWL2
tCR
tCF
最大
⎯
1
⎯
16.25
X1 開放
1
⎯
12
1
⎯
32.5
9.7
10
10.3
7.76
8
8.24
0.97
1
1.03
MHz 2.4V ≦ Vcc < 3.3V
9.55
10
10.45
MHz
7.64
8
8.36
0.955
1
1.045
MHz 3.3V ≦ Vcc ≦ 5.5V
MHz (40 ℃ < Ta ≦ 85 ℃ )
9.5
10
10.5
7.6
8
8.4
0.95
1
1.05
⎯
32.768
⎯
kHz
サブ発振回路使用の場合
⎯
32.768
⎯
kHz
サブ外部クロック使用の
場合
*
⎯
⎯
⎯
MHz メイン発振回路使用の場合
MHz
メイン外部クロック使用の
MHz 場合
MHz メイン CR クロック使用の場合
3.3V ≦ Vcc ≦ 5.5V
MHz
(-40 ℃ ≦ Ta ≦ 40 ℃ )
(0 ℃ ≦ Ta ≦ 40 ℃ )
メイン CR クロック使用の場合
MHz メイン CR クロック使用の場合
2.4V ≦ Vcc < 3.3V
MHz
(-40 ℃ ≦ Ta < 0 ℃ ,
MHz 40 ℃ < Ta ≦ 85 ℃ )
100
200
kHz
サブ CR クロック使用の場
合
X0, X1
⎯
61.5
⎯
1000
ns
メイン発振回路使用の場合
X1 開放
83.4
⎯
1000
ns
30.8
⎯
1000
ns
X0, X1
*
HCLK1,
HCLK2
⎯
X0A, X1A
⎯
⎯
30.5
⎯
µs
X1 開放
33.4
⎯
⎯
ns
12.4
⎯
⎯
ns
X0, X1
*
HCLK1,
HCLK2
⎯
X0A
⎯
⎯
15.2
⎯
µs
X1 開放
⎯
⎯
5
ns
⎯
⎯
5
ns
X0
入力クロックの
立上り時間と
立下り時間
備考
標準
50
X0
tWH1
tWL1
単位
最小
⎯
X0
クロックサイクル
タイム
規格値
⎯
FCRL
tHCYL
条件
X0, X1
HCLK1,
HCLK2
*
⎯
外部クロック使用の場合
サブクロック使用の場合
外部クロック使用の場合 ,
デューティ比は 40 % ∼
60 % の範囲としてくださ
い。
外部クロック使用の場合
tCRHWK
⎯
⎯
⎯
⎯
80
µs
メイン CR クロック使用の
場合
tCRLWK
⎯
⎯
⎯
⎯
10
µs
サブ CR クロック使用の場
合
CR 発振開始時間
＊ :X0 へ外部クロックを入力 , X1 にその反転信号を入力した場合
34
DS07–12623–5
MB95200H/210H シリーズ
tHCYL
tWH1
tWL1
tCR
tCF
0.8 VCC 0.8 VCC
0.2 VCC
X0, X1, HCLK1,
HCLK2
0.2 VCC
0.2 VCC
・メインクロック入力ポート外部接続図
水晶振動子使用時または
セラミック振動子使用時
X0
外部クロック使用時
(X1 開放 )
X1
X0
外部クロック使用時
X1
X0
外部クロック使用時
X1
HCLK1/HCLK2
開放
FCH
FCH
FCH
FCH
tLCYL
tWH2
tCR
tWL2
tCF
0.8 VCC 0.8 VCC
0.2 VCC
X0A
0.2 VCC
0.2 VCC
・サブクロック入力ポート外部接続図
水晶振動子使用時または
セラミック振動子使用時
X0A
X1A
FCL
外部クロック使用時
X0A
X1A
開放
FCL
DS07–12623–5
35
MB95200H/210H シリーズ
(2) ソースクロック / マシンクロック
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
ソースクロック
サイクルタイム *1
記号
tSCLK
端子
名
⎯
FSP
ソースクロック
周波数
⎯
FSPL
マシンクロック
サイクルタイム *2
( 最小命令実行
時間 )
tMCLK
⎯
FMPL
単位
備考
最小
標準
最大
61.5
⎯
2000
ns
メイン外部クロック使用の場合
最小：FCH ＝ 32.5 MHz, 2 分周
最大：FCH ＝ 1 MHz, 2 分周
100
⎯
1000
ns
メイン CR クロック使用の場合
最小：FCRH ＝ 10 MHz
最大：FCRH ＝ 1 MHz
⎯
61
⎯
µs
サブ CR クロック使用の場合
FCL ＝ 32.768 kHz, 2 分周
⎯
20
⎯
µs
サブ発振クロック使用の場合
FCRL ＝ 100 kHz, 2 分周
0.5
⎯
16.25
MHz メイン発振クロック使用の場合
1
⎯
10
MHz メイン CR クロック使用の場合
⎯
16.384
⎯
kHz
サブ発振クロック使用の場合
⎯
50
⎯
kHz
サブ CR クロック使用の場合
FCRL ＝ 100 kHz, 2 分周
61.5
⎯
32000
ns
メイン発振クロック使用の場合
最小：FSP ＝ 16.25 MHz, 分周なし
最大：FSP ＝ 0.5 MHz, 16 分周
100
⎯
16000
ns
メイン CR クロック使用の場合
最小：FSP ＝ 10 MHz
最大：FSP ＝ 1 MHz, 16 分周
61
⎯
976.5
µs
サブ発振クロック使用の場合
最小：FSPL ＝ 16.384 kHz, 分周なし
最大：FSPL ＝ 16.384 kHz, 16 分周
20
⎯
320
µs
サブ CR クロック使用の場合
最小：FSPL ＝ 50 kHz, 分周なし
最大：FSPL ＝ 50 kHz, 16 分周
0.031
⎯
16.25
MHz メイン発振クロック使用の場合
0.0625
⎯
10
MHz メイン CR クロック使用の場合
1.024
⎯
16.384
kHz
サブ発振クロック使用の場合
3.125
⎯
50
kHz
サブ CR クロック使用の場合
FCRL ＝ 100 kHz
⎯
FMP
マシンクロック
周波数
規格値
＊ 1：マシンクロック分周比選択ビット (SYCC：DIV1, DIV0) によって設定される分周比にしたがって分周される前のク
ロックです。本ソースクロックがマシンクロック分周比選択ビット (SYCC：DIV1, DIV0) によって設定される分周
比にしたがって分周され , マシンクロックとなります。なお , ソースクロックは , 以下から選択できます。
・メインクロックの 2 分周
・メイン CR クロック
・サブクロックの 2 分周
・サブ CR クロックの 2 分周
＊ 2：マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択できます。
・ソースクロック ( 分周なし )
・ソースクロックの 4 分周
・ソースクロックの 8 分周
・ソースクロックの 16 分周
36
DS07–12623–5
MB95200H/210H シリーズ
・クロック生成部の概略図
FCH
( メイン発振 )
2 分周
FCRH
( 内蔵メイン
CR クロック )
FCL
( サブ発振 )
FCRL
( 内蔵サブ
CR クロック )
SCLK
( ソースクロック )
2 分周
分周
回路
×1
× 1/4
× 1/8
× 1/16
MCLK
( マシンクロック )
2 分周
マシンクロック
分周比選択ビット
(SYCC:DIV1, DIV0)
クロックモード
選択ビット
(SYCC2:RCS1, RCS0)
・ 動作電圧 - 動作周波数 (TA ＝− 40 °C ∼＋ 85 °C)
MB95200H/210H( オンチップデバッグ機能なし )
5.5
5.0
動作電圧 (V)
A/D コンバータ動作範囲
4.0
3.5
3.0
2.4
16 kHz
3 MHz
10 MHz
16.25 MHz
ソースクロック周波数 (FSP/FSPL)
・ 動作電圧 - 動作周波数 (TA ＝＋ 5 °C ∼＋ 35 °C)
MB95200H/210H( オンチップデバッグ機能あり )
5.5
5.0
動作電圧 (V)
A/D コンバータ動作範囲
4.0
3.5
2.9
3.0
16 kHz
3 MHz
12.5 MHz
16.25 MHz
ソースクロック周波数 (FSP)
DS07–12623–5
37
MB95200H/210H シリーズ
(3) 外部リセット
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
規格値
記号
RSTX “L” レベルパ
ルス幅
tRSTL
単位
備考
最小
最大
2 tMCLK*1
⎯
ns
通常動作の場合
振動子の発振時間 *2 ＋ 100
⎯
µs
ストップモード , サブクロック
モード , サブスリープモード ,
時計モード , 電源投入の場合
100
⎯
µs
タイムベースタイマモードの場合
＊ 1：tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。
＊ 2：振動子の発振時間は , 振幅の 90 % に達するまでの時間です。水晶振動子は数 ms ∼ 数十 ms, セラミック振動子は
数百 µs ∼数 ms, 外部クロックは 0ms, CR 発振器は数 µs ∼数 ms となります。
・通常動作の場合
RSTX
tRSTL
0.2 VCC
0.2 VCC
・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合
RSTX
tRSTL
0.2 VCC
X0
0.2 VCC
振幅の
90%
内部動作
クロック
振動子の
発振時間
100 μs
発振安定待ち時間
命令実行
内部リセット
38
DS07–12623–5
MB95200H/210H シリーズ
(4) パワーオンリセット
(VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
電源立上り時間
電源断時間
記号
条件
tR
tOFF
tR
規格値
単位
最小
最大
⎯
⎯
50
ms
⎯
1
⎯
ms
備考
電源投入までの待ち時間
tOFF
2.5 V
VCC
0.2 V
0.2 V
0.2 V
（注意事項）電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。
動作中に電源電圧を変化させる場合は , 下図のように立上りの傾きを , 30 mV/ms 以下
にしてください。
VCC
立上りの傾きを , 30 mV/ms
以下にしてください。
2.3 V
ストップモードでの状態保持
VSS
DS07–12623–5
39
MB95200H/210H シリーズ
(5) 周辺入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
周辺入力 “H” パルス幅
周辺入力 “L” パルス幅
記号
規格値
端子名
最小
tILIH
INT02 ∼ INT07, EC0, EC1*2
tIHIL
最大
単位
2 tMCLK*1
⎯
ns
*1
⎯
ns
2 tMCLK
＊ 1：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
＊ 2：INT02, INT03, INT05, INT07 および EC1 は MB95F204H/F203H/F202H/F204K/F203K/F202K で使用可能です。
tILIH
INT02 ~ INT07,
EC0, EC1*2
40
0.8 VCC
tIHIL
0.8 VCC
0.2 VCC
0.2 VCC
DS07–12623–5
MB95200H/210H シリーズ
(6) LIN-UART タイミング (MB95F204H/F203H/F202H/F204K/F203K/F202K でのみ使用可能 )
サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2
(ESCR レジスタ：SCES ビット＝ 0, ECCR レジスタ：SCDE ビット＝ 0)
(VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
端子名
条件
SCK
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
規格値
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
tMCLK*3 ＋ 190
⎯
ns
0
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→ 有効 SIN ホールド時間
tSHIXI
SCK, SIN
シリアルクロック “L” パルス幅
tSLSH
SCK
3 tMCLK*3 − tR
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
SCK
tMCLK*3 ＋ 95
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVE
SCK, SOT
⎯
2 tMCLK*3 ＋ 95
ns
有効 SIN → SCK ↑
tIVSHE
SCK, SIN
190
⎯
ns
SCK ↑→ 有効 SIN ホールド時間
tSHIXE
SCK, SIN
tMCLK*3 ＋ 95
⎯
ns
外部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
＊ 1： 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2： シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3： tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
DS07–12623–5
41
MB95200H/210H シリーズ
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOVI
2.4 V
SOT
0.8 V
tIVSHI
tSHIXI
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
SIN
・外部シフトクロックモード
tSLSH
tSHSL
0.8 VCC
0.8 VCC
0.8 VCC
SCK
0.2 VCC
0.2 VCC
tR
tF
tSLOVE
2.4 V
SOT
0.8 V
tIVSHE
tSHIXE
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
SIN
42
DS07–12623–5
MB95200H/210H シリーズ
サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2
(ESCR レジスタ：SCES ビット＝ 1, ECCR レジスタ：SCDE ビット＝ 0)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
端子名
条件
SCK
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
規格値
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
3
tMCLK* ＋ 190
⎯
ns
0
⎯
ns
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
シリアルクロック “H” パルス幅
tSHSL
SCK
3 tMCLK* − tR
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK
3
⎯
ns
SCK ↑ → SOT 遅延時間
tSHOVE
SCK, SOT
⎯
3
2 tMCLK* ＋ 95
ns
有効 SIN → SCK ↓
tIVSLE
SCK, SIN
190
⎯
ns
SCK ↓→ 有効 SIN ホールド時間
tSLIXE
SCK, SIN
3
tMCLK* ＋ 95
⎯
ns
3
tMCLK* ＋ 95
外部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
＊ 1：受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2：シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
DS07–12623–5
43
MB95200H/210H シリーズ
・内部シフトクロックモード
tSCYC
2.4 V
2.4 V
SCK
0.8 V
tSHOVI
2.4 V
SOT
0.8 V
tIVSLI
tSLIXI
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
SIN
・内部シフトクロックモード
tSHSL
0.8 VCC
tSLSH
0.8 VCC
SCK
0.2 VCC
0.2 VCC
0.2 VCC
tF
tR
tSHOVE
2.4 V
SOT
0.8 V
tIVSLE
tSLIXE
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
SIN
44
DS07–12623–5
MB95200H/210H シリーズ
サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2
(ESCR レジスタ：SCES ビット＝ 0, ECCR レジスタ：SCDE ビット＝ 1)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
tSOVLI
SOT → SCK ↓ 遅延時間
端子名
規格値
条件
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
3
tMCLK* ＋ 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
＊ 1：受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2：シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
0.8 V
SOT
2.4 V
2.4 V
0.8 V
0.8 V
tIVSLI
SIN
DS07–12623–5
0.8 V
tSHOVI
tSOVLI
tSLIXI
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
45
MB95200H/210H シリーズ
サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2
(ESCR レジスタ：SCES ビット＝ 1, ECCR レジスタ：SCDE ビット＝ 1)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→ 有効 SIN ホールド時間
tSHIXI
SCK, SIN
tSOVHI
SOT → SCK ↑ 遅延時間
端子名
規格値
条件
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
単位
最小
最大
5 tMCLK*3
⎯
ns
− 95
＋ 95
ns
3
tMCLK* ＋ 190
⎯
ns
0
⎯
⎯
SCK, SOT
ns
3
4 tMCLK*
ns
＊ 1：受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
＊ 2：シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
＊ 3：tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
2.4 V
SCK
2.4 V
0.8 V
tSOVHI
SOT
2.4 V
0.8 V
0.8 V
tIVSHI
SIN
46
tSLOVI
2.4 V
tSHIXI
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
DS07–12623–5
MB95200H/210H シリーズ
(7) 低電圧検出
(VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
規格値
最小
標準
最大
単位
備考
解除電圧
VDL ＋
2.52
2.7
2.88
V
電源上昇の場合
検出電圧
VDL −
2.42
2.6
2.78
V
電源降下の場合
ヒステリシス幅
VHYS
70
100
⎯
mV
電源開始電圧
Voff
⎯
⎯
2.3
V
電源到達電圧
Von
4.9
⎯
⎯
V
1
⎯
⎯
µs
リセット解除信号が発生する電源の傾き
⎯
3000
⎯
µs
リセット解除信号が規格内 (VDL+) で発生
する電源の傾き
300
⎯
⎯
µs
リセット検出信号が発生する電源の傾き
⎯
300
⎯
µs
リセット検出信号が規格内 (VDL-) で発生
する電源の傾き
電源電圧変化時間
( 電源上昇の場合 )
tr
電源電圧変化時間
( 電源降下の場合 )
tf
リセット解除遅延時間
td1
⎯
⎯
300
µs
リセット検出遅延時間
td2
⎯
⎯
20
µs
DS07–12623–5
47
MB95200H/210H シリーズ
VCC
Von
Voff
時間
tf
tr
VDL+
VHYS
VDL-
内部リセット信号
時間
td2
48
td1
DS07–12623–5
MB95200H/210H シリーズ
5. A/D コンバータ
(1) A/D コンバータ電気的特性
(VCC ＝ 4.0 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼ ＋ 85 °C)
項目
記号
分解能
総合誤差
直線性誤差
⎯
微分直線性誤差
規格値
単位
最小
標準
最大
⎯
⎯
10
bit
−3
⎯
＋3
LSB
− 2.5
⎯
＋ 2.5
LSB
− 1.9
⎯
＋ 1.9
LSB
備考
ゼロトランジション
電圧
VOT
VSS − 1.5 LSB
VSS ＋ 0.5 LSB
VSS ＋ 2.5 LSB
V
フルスケールトランジ
ション電圧
VFST
VCC − 4.5 LSB
VCC − 2 LSB
VCC ＋ 0.5 LSB
V
0.9
⎯
16500
µs
4.5 V ≦ VCC ≦ 5.5 V
1.8
⎯
16500
µs
4.0 V ≦ VCC ＜ 4.5 V
0.6
⎯
∞
µs
4.5 V ≦ Vcc ≦ 5.5 V,
外部インピーダンス ＜
5.4 kΩ の場合
1.2
⎯
∞
µs
4.0 V ≦ Vcc ≦ 4.5 V,
外部インピーダンス ＜
2.4 kΩ の場合
コンペア時間
サンプリング時間
⎯
⎯
アナログ入力電流
IAIN
− 0.3
⎯
＋ 0.3
µA
アナログ入力電圧
VAIN
VSS
⎯
VCC
V
DS07–12623–5
49
MB95200H/210H シリーズ
(2) A/D コンバータの注意事項
・アナログ入力の外部インピーダンスとサンプリング時間について
・ MB95200H/210H シリーズの A/D コンバータはサンプルホールド付きのものです。外部インピーダンスが高くサンプリ
ング時間を十分に確保できない場合には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/
D 変換精度に影響を及ぼします。したがって , A/D 変換精度規格を満たすために , 外部インピーダンスと最小サンプリ
ング時間の関係から , サンプリング時間を最小値より長くなるようにレジスタ値と動作周波数を調整するか , 外部イン
ピーダンスを下げてご使用ください。また , サンプリング時間を十分に確保できない場合は, アナログ入力端子に 0.1 µF
程度のコンデンサを接続してください。
・アナログ入力等価回路
アナログ入力
コンパレータ
R
C
サンプリング時 :ON
4.5 V ≦ VCC ≦ 5.5 V : R ≈1.95 kΩ ( 最大 ), C ≈17 pF ( 最大 )
4.0 V ≦ VCC < 4.5 V : R ≈8.98 kΩ ( 最大 ), C ≈17 pF ( 最大 )
（注意事項）数値は参考値です。
・外部インピーダンスと最小サンプリング時間の関係
[ 外部インピーダンス＝ 0 kΩ ∼ 20 kΩ の場合 ]
100
20
90
18
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
[ 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 ]
80
70
60
(VCC >
= 4.5 V)
50
(VCC >
= 4.0 V)
40
30
20
10
0
0
2
4
6
8
10
12
14
16
14
12
(VCC >
= 4.5 V)
10
(VCC >
= 4.0 V)
8
6
4
2
0
0
最小サンプリング時間 [μs]
1
2
3
4
最小サンプリング時間 [μs]
・A/D 変換誤差について
|VCC − VSS| が小さくなるに従って , A/D 変換の誤差は大きくなります。
50
DS07–12623–5
MB95200H/210H シリーズ
(3) A/D コンバータの用語の定義
・ 分解能
A/D コンバータにより識別可能なアナログ変化を示します。
10 ビットなら , アナログ電圧を 210 ＝ 1024 の部分に分解可能です。
・ 直線性誤差 ( 単位：LSB)
デバイスのゼロトランジション点 (“00 0000 0000” ← → “00 0000 0001”) と ,
同じデバイスのフルスケールトランジション点 (“11 1111 1111” ← → “11 1111 1110”) とを
結んだ直線と , 実際の変換値との誤差がどの程度かを示します。
・ 微分直線性誤差 ( 単位：LSB)
出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差がどの程度かを示します。
・ 総合誤差 ( 単位：LSB)
実際の値と理論値との差を示し , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差
および雑音に起因する誤差です。
理想入出力特性
3FF
総合誤差
3FF
VFST
3FE
2.0 LSB
3FD
004
VOT
003
デジタル出力
デジタル出力
3FE
実際の変換特性
3FD
{1 LSB x (N-1) + 0.5 LSB}
004
VNT
003
1 LSB
002
実際の変換特性
002
理想特性
001
001
0.5 LSB
VSS
VCC
VSS
アナログ入力
1 LSB =
VCC − VSS
1024
VCC
アナログ入力
(V)
VNT − {1 LSB × (N − 1) ＋ 0.5 LSB}
デジタル出力
=
[LSB]
N の総合誤差
1 LSB
N ：A/D コンバータデジタル出力値
VNT ：デジタル出力が (N − 1) から N に遷移する電圧
（続く）
DS07–12623–5
51
MB95200H/210H シリーズ
（続き）
フルスケールトランジション誤差
ゼロトランジション誤差
理想特性
004
実際の変換特性
3FF
実際の変換特性
デジタル出力
デジタル出力
003
002
実際の変換特性
理想特性
3FE
VFST
( 実測値 )
3FD
001
実際の変換特性
3FC
VOT ( 実測値 )
VSS
VCC
VSS
アナログ入力
微分直線性誤差
直線性誤差
理想特性
実際の変換特性
3FF
N+1
3FE
{1 LSB x N + VOT}
VFST
( 実測値 )
VNT
004
実際の変換特性
デジタル出力
実際の変換特性
3FD
デジタル出力
VCC
アナログ入力
V(N+1)T
N
VNT
N-1
003
理想特性
002
実際の変換特性
N-2
001
VOT ( 実測値 )
VSS
VCC
VSS
アナログ入力
デジタル出力 N の直線性誤差 =
VCC
アナログ入力
VNT − {1 LSB × N + VOT}
1 LSB
デジタル出力 N の微分直線性誤差 =
V (N ＋ 1) T − VNT
−1
1 LSB
N ： A/D コンバータデジタル出力値
VNT：デジタル出力が (N − 1) から N に遷移する電圧
VOT ( 理想値 ) ＝ Vss ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ Vcc − 2.0 LSB [V]
52
DS07–12623–5
MB95200H/210H シリーズ
6. フラッシュメモリ書込み / 消去特性
項目
規格値
単位
備考
15*2
s
内部での消去前書込み時間は除きます。
32
3600
µs
システムレベルのオーバヘッド時間は
除きます。
9.5
10
10.5
V
消去 / 書込み時には PF2 端子に消去 /
書込み電圧を印加する必要があります。
PF2 端子上の高電圧値
⎯
⎯
5.0
mA
消去 / 書込みサイクル
⎯
100000
⎯
cycle
消去 / 書込み時の電源電圧
3.0
⎯
5.5
V
⎯
⎯
year
最小
標準
最大
チップ消去時間
⎯
1*1
バイト書込み時間
⎯
消去 / 書込み電圧
フラッシュメモリデータ保持時間
3
20*
フラッシュメモリへのデータ書込み /
消去動作中の PF2 端子の消費電流
平均 TA ＝＋ 85 °C
＊ 1：TA ＝＋ 25 °C, VCC ＝ 5.0 V, 100000 サイクル
＊ 2：TA ＝＋ 85 °C, VCC ＝ 4.5 V, 100000 サイクル
＊ 3：テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度 ＋ 85 °C へ
換算しています ) 。
DS07–12623–5
53
MB95200H/210H シリーズ
■ 特性例
・電源電流特性・温度特性
ICC - VCC
TA=+25°C, FMP=2, 4, 8, 10, 16 MHz (2分周)
メインクロックモード,外部クロック動作時
ICC - TA
VCC=5.5 V, FMP=10, 16 MHz (2分周)
メインクロックモード, 外部クロック動作時
20
20
15
15
FMP=16 MHz
10
FMP=10 MHz
FMP=8 MHz
5
ICC[mA]
ICC[mA]
FMP=16 MHz
0
2
3
4
5
6
-50
7
0
+50
+100
+150
VCC[V]
TA[°C]
ICCS - VCC
TA=+25°C, FMP=2, 4, 8, 10, 16 MHz (2分周)
メインスリープモード,外部クロック動作時
ICCS - TA
VCC=5.5 V, FMP=10, 16 MHz (2分周)
メインスリープモード, 外部クロック動作時
20
20
15
15
ICCS[mA]
ICCS[mA]
FMP=10 MHz
5
FMP=4 MHz
FMP=2 MHz
0
10
FMP=16 MHz
FMP=10 MHz
FMP=8 MHz
FMP=4 MHz
FMP=2 MHz
5
0
2
3
4
5
6
10
FMP=16 MHz
5
FMP=10 MHz
0
-50
7
0
+50
+100
+150
VCC[V]
TA[°C]
ICCL - VCC
TA=+25°C, FMPL=16 kHz (2分周)
サブクロックモード,外部クロック動作時
ICCL - TA
VCC=5.5 V, FMPL=16 kHz (2分周)
サブクロックモード,外部クロック動作時
100
100
75
75
ICCL[µA]
ICCL[µA]
10
50
50
25
25
0
0
2
3
4
5
VCC[V]
6
7
-50
0
+50
+100
+150
TA[°C]
（続く）
54
DS07–12623–5
MB95200H/210H シリーズ
ICCLS - VCC
TA=+25°C, FMPL=16 kHz (2分周)
サブスリープモード, 外部クロック動作時
ICCLS - TA
VCC=5.5 V, FMPL=16 kHz (2分周)
サブスリープモード, 外部クロック動作時
75
75
ICCLS[µA]
100
ICCLS[µA]
100
50
50
25
25
0
0
2
3
4
5
6
-50
7
0
100
100
75
75
ICCT[µA]
ICCT[µA]
+100
+150
ICCT - TA
V=5.5 V, FMPL=16 kHz (2分周)
クロックモード,外部クロック動作時
ICCT - VCC
TA=+25°C, FMPL=16 kHz (2分周)
クロックモード, 外部クロック動作時
50
25
50
25
0
0
2
3
4
5
6
7
-50
0
VCC[V]
+50
+100
+150
TA[°C]
ICTS - VCC
TA=+25°C, FMP=2, 4, 8, 10, 16 MHz (2分周)
タイムベースタイマモード,外部クロック動作時
ICTS - TA
V=5.5 V, FMP=10, 16 MHz (2分周)
タイムベースタイマモード,外部クロック動作時
2.0
2.0
1.5
1.5
1.0
FMP=16 MHz
0.5
FMP=10 MHz
FMP=8 MHz
ICTS[mA]
ICTS[mA]
+50
TA[°C]
VCC[V]
FMP=16 MHz
1.0
FMP=10 MHz
0.5
FMP=4 MHz
FMP=2 MHz
0.0
0.0
2
3
4
5
VCC[V]
6
7
-50
0
+50
+100
+150
TA[°C]
（続く）
DS07–12623–5
55
MB95200H/210H シリーズ
（続き）
ICCH - TA
V=5.5 V, FMPL=(停止)
サブストップモード,外部クロック停止時
20
20
15
15
ICCH[µA]
ICCH[µA]
ICCH - VCC
TA=+25°C, FMPL=(停止)
サブストップモード,外部クロック停止時
10
10
5
5
0
0
2
3
4
5
6
7
-50
0
VCC[V]
ICCMCR - VCC
TA=+25°C, FMP=1, 8, 10 MHz (分周なし)
メインクロックモード,内部メインCRクロック動作時
20
20
15
15
10
FMP=10 MHz
FMP=8 MHz
+150
10
FMP=10 MHz
FMP=8 MHz
5
5
FMP=1 MHz
FMP=1 MHz
0
0
2
3
4
5
6
7
-50
0
+50
VCC[V]
+100
+150
TA[°C]
200
200
150
150
FMPL=50 kHz
100
ICCSCR[µA]
ICCSCR - TA
VCC=5.5 V, FMPL=50 kHz (2分周)
サブクロックモード,内部サブCRクロック動作時
ICCSCR[µA]
ICCSCR - VCC
TA=+25°C, FMPL=50 kHz (2分周)
サブクロックモード,内部サブCRクロック動作時
50
FMPL=50 kHz
100
50
0
0
2
3
4
5
VCC[V]
56
+100
ICCMCR - TA
V=5.5 V, FMPL=1, 8, 10 MHz (分周なし)
メインクロックモード,内部メインCRクロック動作時
ICCMCR[mA]
ICCMCR[mA]
+50
TA[°C]
6
7
-50
0
+50
+100
+150
TA[°C]
DS07–12623–5
MB95200H/210H シリーズ
・入力電圧特性
VIHS - VCC および VILS - VCC
TA=+25°C
5
5
4
4
VIHI
3
VIHS/VILS[V]
VIHI/VILI[V]
VIHI - VCC および VILI - VCC
TA=+25°C
VILI
2
1
VIHS
3
VILS
2
1
0
0
2
3
4
5
6
7
2
3
VCC[V]
4
5
6
7
VCC[V]
VIHM - VCC および VILM - VCC
TA=+25°C
5
VIHM/VILM[V]
4
3
VIHM
VILM
2
1
0
2
3
4
5
6
7
VCC[V]
DS07–12623–5
57
MB95200H/210H シリーズ
・出力電圧特性
(VCC-VOH2) - IOH
TA=+25°C
(VCC-VOH1) - IOH
TA=+25°C
1.0
1.0
0.8
VCC-VOH2[V]
VCC-VOH1[V]
0.8
0.6
0.4
0.6
0.4
0.2
0.2
0.0
0.0
0
-2
-4
-6
-8
0
-10
-2
-4
-10
VOL2 - IOL
TA=+25°C
1.0
1.0
0.8
0.8
0.6
0.6
VOL2[V]
VOL1[V]
-8
VCC=2.4 V
VCC=2.7 V
VCC=3.5 V
VCC=4.5 V
VCC=5.0 V
VCC=5.5 V
VOL1 - IOL
TA=+25°C
0.4
0.2
0.4
0.2
0.0
0.0
0
58
-6
IOH[mA]
IOH[mA]
VCC=2.4 V
VCC=2.7 V
VCC=3.5 V
VCC=4.5 V
VCC=5.0 V
VCC=5.5 V
2
4
6
8
10
0
2
4
6
IOL[mA]
IOL[mA]
VCC=2.4 V
VCC=2.7 V
VCC=3.5 V
VCC=4.5 V
VCC=5.0 V
VCC=5.5 V
VCC=2.4 V
VCC=2.7 V
VCC=3.5 V
VCC=4.5 V
VCC=5.0 V
VCC=5.5 V
8
10
12
DS07–12623–5
MB95200H/210H シリーズ
・プルアップ特性
RPULL - VCC
TA=+25°C
250
RPULL[kΩ]
200
150
100
50
0
2
3
4
5
6
VCC[V]
DS07–12623–5
59
MB95200H/210H シリーズ
■ マスクオプション
No.
60
品種名
MB95F204H
MB95F203H
MB95F202H
MB95F214H
MB95F213H
MB95F212H
MB95F204K
MB95F203K
MB95F202K
MB95F214K
MB95F213K
MB95F212K
選択方法
設定不可
設定不可
1
低電圧検出リセット
・ 低電圧検出リセットあり
・ 低電圧検出リセットなし
低電圧検出リセットなし
低電圧検出リセットあり
2
リセット
・ 専用のリセット入力あり
・ 専用のリセット入力なし
専用のリセット入力あり
専用のリセット入力なし
DS07–12623–5
MB95200H/210H シリーズ
■ オーダ型格
品種名
パッケージ
MB95F204HP-G-SH-SNE2
MB95F204KP-G-SH-SNE2
MB95F203HP-G-SH-SNE2
MB95F203KP-G-SH-SNE2
MB95F202HP-G-SH-SNE2
MB95F202KP-G-SH-SNE2
プラスチック・SDIP, 24 ピン
(DIP-24P-M07)
MB95F204HPF-G-SNE2
MB95F204KPF-G-SNE2
MB95F203HPF-G-SNE2
MB95F203KPF-G-SNE2
MB95F202HPF-G-SNE2
MB95F202KPF-G-SNE2
プラスチック・SOP, 20 ピン
(FPT-20P-M09)
MB95F214HPH-G-SNE2
MB95F214KPH-G-SNE2
MB95F213HPH-G-SNE2
MB95F213KPH-G-SNE2
MB95F212HPH-G-SNE2
MB95F212KPH-G-SNE2
プラスチック・DIP, 8 ピン
(DIP-8P-M03)
MB95F214HPF-G-SNE2
MB95F214KPF-G-SNE2
MB95F213HPF-G-SNE2
MB95F213KPF-G-SNE2
MB95F212HPF-G-SNE2
MB95F212KPF-G-SNE2
プラスチック・SOP, 8 ピン
(FPT-8P-M08)
DS07–12623–5
61
MB95200H/210H シリーズ
■ パッケージ・外形寸法図
プラスチック・SDIP, 24ピン
リードピッチ
1.778 mm
パッケージ幅×
パッケージ長さ
6.40 mm × 22.86 mm
封止方法
プラスチックモールド
取付け高さ
4.80 mm Max
(DIP-24P-M07)
プラスチック・SDIP, 24ピン
（DIP-24P-M07）
注1）端子幅および端子厚さはメッキ厚を含む。
注2）端子幅はタイバ切断残りを含まず。
注3）#寸法はレジン残りを含まず。
#22.86±0.10(.900±.004)
24
13
BTM E-MARK
INDEX
6.40±0.10
(.252±.004)
1
7.62(.300)
TYP.
12
0.50(.020)
MIN
4.80(.189)MAX
+0.10
+0.20
0.25 –0.04
+.008
3.00 –0.30 .118 –.012
1.778(.070)
C
.010
1.00±0.10
(.039±.004)
0.43
.017
2008-2010 FUJITSU SEMICONDUCTOR LIMITED D24066S-c-1-2
+.004
–.002
+0.09
–0.04
+.004
–.002
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
62
DS07–12623–5
MB95200H/210H シリーズ
プラスチック・SOP, 20ピン
リードピッチ
1.27 mm
パッケージ幅×
パッケージ長さ
7.50 mm × 12.70 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
2.65 mm Max
(FPT-20P-M09)
プラスチック・SOP, 20ピン
（FPT-20P-M09）
注 1）端子幅および端子厚さはメッキ厚を含む。
注 2）端子幅はタイバ切断残りを含まず。
注 3）#寸法はレジン残りを含まず。
0.25
#12.70±0.10(.500±.004)
.010
20
+0.07
–0.02
+.003
–.001
11
BTM E-MARK
+0.40
#7.50±0.10 10.2 –0.20
(.295±.004) .402 +.016
–.008
INDEX
Details of "A" part
+0.13
2.52 –0.17
(Mounting height)
+.005
.099 –.007
1
"A"
10
+0.09
1.27(.050)
0.40 –0.05
+.004
0.25(.010)
M
0~8°
.016 –.002
+0.47
0.80 –0.30
+.019
.031 –.012
0.20±0.10
(.008±.004)
(Stand off)
0.10(.004)
C
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F20030S-c-1-2
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–12623–5
63
MB95200H/210H シリーズ
プラスチック・DIP, 8 ピン
リードピッチ
2.54 mm
封止方法
プラスチックモールド
(DIP-8P-M03)
プラスチック・DIP, 8 ピン
（DIP-8P-M03）
9.40
.370
8
+0.40
–0.30
+.016
–.012
5
INDEX
6.35±0.25
(.250±.010)
1
4
7.62(.300)
TYP.
4.36(.172)MAX
0.50(.020)
MIN
0.25±0.05
(.010±.002)
3.00(.118)MIN
+0.35
0.46±0.08
(.018±.003)
0.89 –0.30
+.014
.035 –.012
+0.30
0.99 –0
+.012
.039 –0
C
+0.30
1.52 –0
15° MAX
+.012
.060 –0
2.54(.100)
TYP.
2006-2010 FUJITSU SEMICONDUCTOR LIMITED D08008S-c-1-4
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
64
DS07–12623–5
MB95200H/210H シリーズ
（続き）
プラスチック・SOP, 8ピン
リードピッチ
1.27 mm
パッケージ幅×
パッケージ長さ
5.30 mm × 5.24 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
2.10 mm Max
(FPT-8P-M08)
プラスチック・SOP, 8ピン
（FPT-8P-M08）
注1）端子幅および端子厚さはメッキ厚を含む。
注2）端子幅はタイバ切断残りを含まず。
注3）#寸法はレジン残りを含まず。
#5.24±0.10
(.206±.004)
8
5
"A"
BTM E-MARK
#5.30±0.10
(.209±.004)
INDEX
7.80
.307
+0.45
–0.10
+.018
–.004
Details of "A" part
2.10(.083)
MAX
(Mounting height)
1
1.27(.050)
4
0.43±0.05
(.017±.002)
0.20±0.05
(.008±.002)
0~8°
+0.15
0.10 –0.05
+.006
.004 –.002
(Stand off)
C
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F08016S-c-1-2
+0.10
0.75 –0.20
+.004
.030 –.008
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–12623–5
65
MB95200H/210H シリーズ
■ 本版での主な変更内容
ページ
28
場所
■ 電気的特性
1. 絶対最大定格
3. 直流規格
31
変更箇所
「入力電圧」の項目を変更
PF2 端子の “H” レベル入力電圧の規格値を訂正
VCC ＋ 0.3 → 10.5
オープンドレイン出力印加電圧の最大値を訂正
0.2VCC → VSS + 5.5
33
注釈文に *5 を追加
35
4. 交流規格
(1) クロックタイミング
メインクロック入力ポート外部接続図に HCLK1/HCLK2 の図を追加
37
(2) ソースクロック / マシンク
ロック
動作電圧 - 動作周波数 ( オンチップデバッグ機能あり ) のグラフを訂正
( 動作電圧の傾きを修正 )
38
(3) 外部リセット
表中備考欄に「電源投入の場合」を追加
53
6. フラッシュメモリ書込み / 消 「PF2 端子上の高電圧値」の行を追加
去特性
消去 / 書込み時の電源電圧の規格値 ( 最小 ) を訂正
4.5 → 3.0
変更箇所は , 本文中のページ左側の｜によって示しています。
66
DS07–12623–5
MB95200H/210H シリーズ
MEMO
DS07–12623–5
67
MB95200H/210H シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部