本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07-13742-2 マイクロコントローラ 16 ビットオリジナル CMOS MB90980 シリーズ MB90982/MB90F983/MB90V485B ■ 概 要 MB90980シリーズは, 民生機器などの高速リアルタイム処理が要求されるプロセス制御用向けに設計された汎用の富士 通 16 ビットマイクロコントローラです。 F2MC-16LX CPU コアの命令体系は , F2MC*1 ファミリの AT アーキテクチャを継承し , 高級言語対応命令の追加やアド レッシングモードの拡張 , 乗除算命令の強化 , ビット処理の充実化を図っています。さらに , 32 ビットアキュムレータの搭 載により , ロングワードの処理も可能です。 MB90980 シリーズの周辺リソースとしては , 8/16 ビット PPG, 拡張 I/O シリアルインタフェース , UART, 10 ビット A/D コンバータ , 16 ビット入出力タイマ , 8/16 ビットアップダウンカウンタ , PWC タイマ , I2C インタフェース , DTP/ 外部割 込み , チップセレクト , 16 ビットリロードタイマなどを内蔵しています。 ＊ 1： F2MC は , FUJITSU Flexible Microcontroller の略で , 富士通エレクトロニクス株式会社の商標です。 ■ 特 長 ・クロック ・ 最小命令実行時間： 40.0 ns/6.25 MHz 原発振 4 逓倍 ( 内部動作 25 MHz/3.3 V ± 0.3 V 時 ) 62.5 ns/4 MHz 原発振 4 逓倍 ( 内部動作 16 MHz/3.0 V ± 0.3 V 時 ) PLL クロック逓倍方式 ・最大メモリ空間 ・ 16 M バイト ・コントロール用途に最適化された命令体系 ・ 取扱い可能なデータタイプ：ビット / バイト / ワード / ロングワード ・ 標準アドレッシングモード：23 種類 ・ 32 ビットアキュムレータの採用による高精度演算の強化 ・ 符号付き乗除算・拡張 RETI 命令 （続く） 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 開発における最新の注意事項に関しては , 必ず「Check Sheet」を参照してください。 「Check Sheet」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われるチェック項目 をリストにしたものです。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2006-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2008.8 MB90980 シリーズ （続き） ・高級言語 (C 言語 ) マルチタスクに対応をとった命令体系 ・ システムスタックポイントの採用 ・ 命令セットの対称性とバレルシフト命令 ・実行速度の向上 ・ 4 バイトのキュー ・強力な割込み機能 ・ プライオリティがプログラマブルに 8 レベル設定可能：外部割込み端子 8 本 ・データ転送機能 (µDMAC) ・ 最大 16 チャネル ・内蔵 ROM ・ フラッシュ版：192K バイト , マスク版：128K バイト ・内蔵 RAM ・ フラッシュ版：12K バイト , マスク版：10K バイト ・汎用ポート ・ 最大 48 本 ( 出力オープンドレイン設定可能：10 本 ) ・8/10 ビット A/D コンバータ ・ RC 逐次比較型：8 チャネル ( 分解能 10 ビット / 変換時間 3.68 µs (25 MHz 動作時 ) ) 2 ・I C インタフェース ・ 1 チャネル P76/P77 N-ch オープンドレイン端子 (P-ch なし ) ・UART ・ 1 チャネル ・拡張 I/O シリアルインタフェース (SIO) ・ 2 チャネル ・8/16 ビット PPG ・ 2 チャネル (8 ビット× 4 チャネル , 16 ビット× 2 チャネルモード切換え機能付き ) ・8/16 ビット アップダウンタイマ ・ 1 チャネル (8 ビット× 2 チャネル , 16 ビット× 1 チャネルモード切換え機能付き ) ・16 ビット PWC ・ 2 チャネル ( 入力比較機能付き ) ・16 ビットリロードタイマ ・ 1 チャネル ・16 ビット入出力タイマ ・ インプットキャプチャ× 2 チャネル , アウトプットコンペア× 4 チャネル , フリーランタイマ× 1 チャネル ・2 系統クロックジェネレータ内蔵 ・低消費電力 ( スタンバイ ) モード ・ ストップモード / スリープモード /CPU 間欠動作モード / 時計タイマモード / タイムベースタイマモード ・パッケージ ・ LQFP64 ・プロセス ・ CMOS テクノロジ ・電源電圧 ・ 3 V 単一電源 ( 一部ポートで 5 V 電源での駆動が可能 ) 2 DS07-13742-2 MB90980 シリーズ ■ 品種構成 品名 MB90982 MB90F983 MB90V485B マスク ROM 品 フラッシュメモリ品 評価用品 ROM 容量 128 K バイト 192K バイト ⎯ RAM 容量 10 K バイト 12 K バイト 16K バイト CPU 機能 基本命令数 命令ビット長 命令長 データビット長 最小命令実行時間 項目 分類 ：351 命令 ：8 ビット , 16 ビット ：1 バイト∼ 7 バイト ：1 ビット , 8 ビット , 16 ビット ：40 ns ( マシンクロック 25 MHz 時 ) ポート 汎用入出力ポート：最大 48 本 汎用入出力ポート (CMOS 出力 ) 汎用入出力ポート ( プルアップ抵抗入力 ) 汎用入出力ポート (N-ch オープンドレイン出力 ) UART 調歩同期式 1 チャネル 8/16 ビット PPG 8/16 ビットアップダウン カウンタ / タイマ 8 ビット 4 チャネル /16 ビット 2 チャネル イベント入力端子 6 本 8 ビットアップダウンカウンタ 2 本 8 ビットリロード / コンペアレジスタ 2 本 チャネル数 1 オーバフロー割込み 16 ビット フリーランタイマ 16 ビット アウトプット 入出力 コンペア (OCU) タイマ インプット キャプチャ (ICU) DTP/ 外部割込み回路 チャネル数 4 端子入力要因 コンペアレジスタの一致信号による 端子入力 ( 立上り , 立下り , 両エッジ ) によるレジスタの書換え 外部割込み端子 8 チャネル ( エッジ対応 / レベル対応あり ) 2 チャネル内蔵 I2C インタフェース *2 1 チャネル 2 チャネル PWC A/D コンバータ ウォッチドッグタイマ 低消費電力 ( スタンバイ ) モード エミュレータ専用電源＊ 3 3 チャネル 18 ビットカウンタ 割込み周期：1.0 ms, 4.1 ms, 16.4 ms, 131.1 ms ( 原発振 4 MHz 時 ) 変換精度：8/10 ビット切換え可能 単発変換モード ( 選択したチャネルを 1 回のみ変換 ) スキャン変換モード ( 連続した複数のチャネルを変換 , 最大 8 チャネルプログラム可能 ) 連続変換モード ( 選択したチャネルを繰り返し変換 ) 停止変換モード ( 選択したチャネルの変換 , 一時停止を繰り返す ) リセット発生周期：3.58 ms, 14.33 ms, 57.23ms, 458.75 ms ( 原発振 4 MHz, 最小値 ) スリープ / ストップ /CPU 間欠動作 / 時計タイマ / タイムベースタイマ プロセス 備考 チャネル数 6 端子入力要因 コンペアレ ジスタの一致信号による チャネル数 2 拡張 I/O シリアル インタフェース タイムベースタイマ 8 ビット 6 チャネル / 16 ビット 3 チャネル CMOS マスク版 3 V/5 V 電源＊ 1 フラッシュ版 3 V/5 V 電源＊ 1 3 V/5 V 電源＊ 1 ⎯ ⎯ あり （続く） DS07-13742-2 3 MB90980 シリーズ （続き） ＊ 1：3 V/5 V I/F 端子：P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P70 ∼ P74, P76, P77 これらの端子以外は 3 V 電源端子 ＊ 2：P76, P77 端子は , 内臓 I2C では N-ch オープンドレイン端子 (P-ch なし ) になります。 ＊ 3：エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。 詳細につきましては , MB2147-01 または MB2147-20 ハードウェアマニュアル (3.3 エミュレータ専用電源切換え ) を 参照してください。 （注意事項）フラッシュへの書込みは , 必ず VCC ＝ 3.13 V ∼ 3.60 V (3.3 V ＋ 10％, − 5％) で行ってください。 4 DS07-13742-2 MB90980 シリーズ ■ 端子配列図 AVSS P60/AN0 P61/AN1 P62/AN2 P63/AN3 P64/AN4 P65/AN5 P66/AN6 P67/AN7 P80/IRQ0 P81/IRQ1 P82/IRQ2 P83/IRQ3 RST X0A X1A 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 (TOP VIEW) AVCC 1 48 VSS AVRH 2 47 X1 P27/PPG3 3 46 X0 P26/PPG2 4 45 MOD2 P25/PPG1 5 44 MOD1 P24/PPG0 6 43 MOD0 P37/PWC1 7 42 P84/IRQ4 P36/PWC0 8 41 P85/IRQ5 P35/ZIN1 9 40 P86/IRQ6 P34/BIN1 10 39 P87/IRQ7 P33/AIN1 11 38 P90/SIN1 P32/ZIN0 12 37 P91/SOT1 P31/BIN0 13 36 P92/SCK1 21 22 23 24 25 26 27 28 29 30 31 32 P76/SCL P74/TOT0 P73/TIN0 P72/SCK0 P71/SOT0 P70/SIN0 PA3/OUT3 PA2/OUT2 PA1/OUT1 PA0/OUT0 P97/IN1 VCC3 VSS 20 33 P77/SDA 16 19 VCC5 P40/SIN2 P96/IN0 18 P93/FRCK/ADTG 34 17 35 15 VSS 14 P41/SOT2 P30/AIN0 P42/SCK2 (FPT-64P-M24) ( 注意事項 ) ・ I2C 端子 P76, P77 は , N-ch オープンドレイン端子 (P-ch なし ) ・ P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P70 ∼ P74, P76, P77：3 V/5 V I/F 端子 DS07-13742-2 5 MB90980 シリーズ ■ 端子機能説明 端子番号 端子名 入出力 回路形式 * 46 X0 A 発振端子です。 機 能 47 X1 A 発振端子です。 50 X0A A 32 kHz 発振端子です。 49 X1A A 32 kHz 発振端子です。 51 RST B リセット入力端子です。 P27 ∼ P24 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 G (CMOS/H) 汎用入出力ポートです。 F (CMOS) 汎用入出力ポートです。 G (CMOS/H) 汎用入出力ポートです。 H (CMOS) 汎用入出力ポートです。 アナログ入力端子です。 F (CMOS) アナログ入力端子です。 3∼6 14 13 12 11 10 9 7, 8 19 18 15 60 ∼ 63 56 ∼ 59 26 25 24 23 22 PPG3 ∼ PPG0 P30 AIN0 P31 BIN0 P32 ZIN0 P33 AIN1 P34 BIN1 P35 ZIN1 P37, P36 PWC1, PWC0 P40 SIN2 P41 SOT2 P42 SCK2 P63 ∼ P60 AN3 ∼ AN0 P67 ∼ P64 AN7 ∼ AN4 P70 SIN0 P71 SOT0 P72 SCK0 P73 TIN0 P74 TOT0 PPG タイマ出力端子です。 8/16 ビットアップ / ダウンカウンタ入力端子 (ch.0) です。 8/16 ビットアップ / ダウンカウンタ入力端子 (ch.0) です。 8/16 ビットアップ / ダウンカウンタ入力端子 (ch.0) です。 8/16 ビットアップ / ダウンカウンタ入力端子 (ch.1) です。 8/16 ビットアップ / ダウンカウンタ入力端子 (ch.1) です。 8/16 ビットアップ / ダウンカウンタ入力端子 (ch.1) です。 PWC 入力端子です。 単純シリアル入出力 2 入力端子です。 単純シリアル入出力 2 出力端子です。 単純シリアル入出力 2 クロック入出力端子です。 汎用入出力ポートです。 G (CMOS/H) 汎用入出力ポートです。 F (CMOS) 汎用入出力ポートです。 G (CMOS/H) 汎用入出力ポートです。 G (CMOS/H) 汎用入出力ポートです。 F (CMOS) 汎用入出力ポートです。 UART データ入力端子です。 UART データ出力端子です。 UART クロック入出力端子です。 16 ビットリロードタイマイベント入力端子です。 16 ビットリロードタイマ出力端子です。 （続く） 6 DS07-13742-2 MB90980 シリーズ （続き） 端子番号 端子名 P76 21 SCL P77 20 52 ∼ 55 39 ∼ 42 SDA P83 ∼ P80 IRQ3 ∼ IRQ0 P87 ∼ P84 IRQ7 ∼ IRQ4 P90 38 SIN1 P91 37 SOT1 P92 36 SCK1 入出力 回路形式 * I (NMOS/H) I (NMOS/H) FRCK P96 IN0 P97 31 IN1 PA3 ∼ PA0 I2C インタフェースクロック入出力端子として機能します。I2C インタ フェース動作中はポート出力を Hi-Z 状態にしてください。 汎用入出力ポートです。 I2C インタフェースデータ入出力端子として機能します。I2C インタ フェース動作中はポート出力を Hi-Z 状態にしてください。 汎用入出力ポートです。 外部割込み入力端子です。 E (CMOS/H) 外部割込み入力端子です。 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 D (CMOS) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 単純シリアル入出力 1 データ入力端子です。 単純シリアル入出力 1 データ出力端子です。 単純シリアル入出力 1 データ入出力端子です。 汎用入出力ポートです。 E (CMOS/H) ADTG 34 汎用入出力ポートです。 E (CMOS/H) P93 35 機 能 フリーランタイマ使用時 , 外部クロック入力端子として機能します。 A/D コンバータ使用時 , 外部トリガ入力端子として機能します。 E (CMOS/H) 汎用入出力ポートです。 E (CMOS/H) 汎用入出力ポートです。 汎用入出力ポートです。 インプットキャプチャ ch.0 トリガ入力端子です。 インプットキャプチャ ch.1 トリガ入力端子です。 OUT3 ∼ OUT0 D (CMOS) 1 AVCC ⎯ A/D コンバータ電源端子です。 2 AVRH ⎯ A/D コンバータ外部基準電源端子です。 64 AVSS ⎯ A/D コンバータ電源端子です。 43 ∼ 45 MD0 ∼ MD2 J (CMOS/H) 32 VCC3 ⎯ 3.3 V ± 0.3 V 用電源端子 (VCC3) です。 27 ∼ 30 アウトプットコンペアイベント出力端子です。 動作モード指定用入力端子です。 16 VCC5 ⎯ 3 V/5 V 用電源端子。 5 V I/F 端子として P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P70 ∼ P74, P76, P77 を使用する場合の 5 V 電源端子です。 3 V 単一の場合は , VCC ＝ VCC3 ＝ VCC5 として 3 V 系電源として使用し てください。 17, 33, 48 VSS ⎯ 電源入力 (GND) です。 ＊：入出力回路形式については , 「■ 入出力回路形式」を参照してください。 DS07-13742-2 7 MB90980 シリーズ ■ 入出力回路形式 分類 回 路 備 考 ・発振帰還抵抗 X1, X0：約 1 MΩ X1A, X0A：約 10 MΩ ・スタンバイコントロール付き X1, X1A A X0, X0A ハード・ソフト スタンバイ制御信号 プルアップ抵抗付きヒステリシス入力 B ヒステリシス入力 ・入力プルアップ抵抗制御付き ・CMOS レベル入出力 CTL P-ch C P-ch N-ch CMOS スタンバイ制御信号 CMOS レベル入出力 P-ch N-ch D CMOS スタンバイ制御信号 ・ヒステリシス入力 ・CMOS レベル出力 P-ch N-ch E CMOS スタンバイ制御信号 （続く） 8 DS07-13742-2 MB90980 シリーズ （続き） 分類 回 路 P-ch 備 考 オープンドレイン 制御信号 ・CMOS レベル入出力 ・オープンドレインコントロール付き N-ch F CMOS スタンバイ制御信号 P-ch オープンドレイン 制御信号 ・CMOS レベル出力 ・ヒステリシス入力 ・オープンドレインコントロール付き N-ch G ヒステリシス入力 スタンバイ制御信号 ・CMOS レベル入出力 ・アナログ入力 P-ch N-ch H CMOS スタンバイ制御信号 アナログ入力 デジタル出力 ・ヒステリシス入力 ・N-ch オープンドレイン出力 I ヒステリシス入力 スタンバイ制御信号 ・CMOS レベル入力 ・フラッシュテスト用の高電圧制御あり ( フラッシュメモリ品 ) 制御信号 J モード入力 拡散抵抗 ヒステリシス入力 ( マスク ROM 品 ) ヒステリシス入力 DS07-13742-2 9 MB90980 シリーズ ■ デバイス使用上の注意 1. 最大定格電圧 ( ラッチアップの防止 ) CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また は VCC と VSS の間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。 ラッチアップが起きると電源電流が激増し , 素子が熱破壊する恐れがあります。使用に際して , 最大定格を超えることの ないよう十分注意してください。 アナログ系の電源投入時 , および切断時においてもアナログ電源 (AVCC, AVRH) とアナログ入力は , デジタル電源 (VCC) を超えないように注意してください。 2. 未使用端子の処理 使用していない入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破壊の原因になることがあ りますので , 2 kΩ 以上の抵抗を介して , プルアップ , または , プルダウンの処置をしてください。また , 使用していない入 出力端子がある場合は , 出力状態に設定して解放とするか , 入力状態に設定して入力端子と同じ処理をしてください。 3. 外部クロック使用時の注意について 外部クロック使用時においても , パワーオンリセット , サブクロックモードおよびストップモードからの解除には , 発 振安定待ち時間がとられます。なお , 外部クロック使用時には , 25 MHz 上限を目安に使用してください。 下図に外部クロック使用例を示します。 X0 開放 X1 4. 電源端子 (VCC/VSS) の取扱いについて VCC 端子または VSS 端子が複数ある場合 , デバイスの設計上ラッチアップ , 不要輻射の低減 , グランドレベルの上昇によ るストローブ信号の誤動作の防止 , 総出力電流規格の遵守などのために , 必ずすべての電源端子を外部で , 電源およびグ ランドに接続してください。また , 電源供給源は , できる限り低インピーダンスで本デバイスの VCC 端子または VSS 端子 に接続するような配慮をお願いします。さらに本デバイスの近くで , VCC 端子または VSS 端子の間に 0.1 µF 程度のコンデ ンサをバイパスコンデンサとして接続することをお勧めします。 5. 水晶発振回路について 高速発振端子 (X0, X1) および低速発振端子 (X0A, X1A) の近辺のノイズは , 本デバイスの誤動作の原因となります。高速 発振端子と低速発振端子に対して , 水晶発振子 ( またはセラミック発振子 ) およびグランドへのバイパスコンデンサは , で きる限り近くに配置するようプリント基板を設計してください。また , その配線とほかの配線とはできる限り交差させな いよう設計してください。 高速発振端子および低速発振端子の回りをグランドで囲むようなプリント板アートワークは , 安定した動作を期待でき ますので強くお勧めします。 6. PLL クロックモード動作中の注意 PLL クロックモードで動作中に , 発振子が外れたり , あるいはクロック入力が停止した場合 , 本マイコンは PLL 内部の 自励発振回路の自走周波数で動作を継続する場合があります。この動作は , 保証外の動作です。 7. A/D コンバータの電源 , アナログ入力の投入および切断順序 A/D コンバータの電源 (AVCC, AVRH) およびアナログ入力 (AN0 ∼ AN7) の投入は , デジタル電源 (VCC) の投入後に行っ てください。 電源切断時は , A/D コンバータの電源 (AVCC, AVRH) およびアナログ入力 (AN0 ∼ AN7) の切断の後で , デジタル電源 (VCC) の切断を行ってください。 その際 , AVRH は AVCC を超えないように投入 , 切断を行ってください。 アナログ入力と兼用している端子を入力ポートとして使用する場合においても , 入力電圧は AVCC を超えないようにし てください。 10 DS07-13742-2 MB90980 シリーズ 8. A/D コンバータ搭載品種の電源端子処理 A/D コンバータを使用しない場合においても , AVCC ＝ AVRH ＝ VCC, AVSS ＝ VSS となるよう接続してください。 9. 電源投入時の注意点 内部に内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は 50 µs (0.2 V ∼ 2.7 V の 間 ) 以上を確保してください。 10.供給電源の安定化 VCC 電源電圧の動作範囲内においても , 電源の急激な変化があると誤動作を生じることがあります。安定化の基準とし て , 商用周波数 (50/60 MHz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10％以下に , また電源の切換え時などの瞬時 変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を押さえることをお勧めします。 11.電源使用時の注意 MB90980 シリーズは , 通常 3 V 系電源を使用しますが , VCC3 ＝ 3 V 系 /VCC5 ＝ 5 V 系とすることで , P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P70 ∼ P74, P76, P77 をメインの 3 V 系電源とは別に , 5 V 系電源としてインタフェースできます。なお , A/D コ ンバータのアナログ電源 (AVCC・AVSS など ) は , 3 V 系としか使用できませんので注意してください。 12.NC 端子の処理について NC ( 内部接続 ) 端子は , 必ず開放にして使用してください。 13.フラッシュへ書込みについて フラッシュへのシリアル書込みは , 必ず , 動作電圧：VCC ＝ 3.13 V ∼ 3.6 V 内で行ってください。 フラッシュへの通常書込みは , 必ず , 動作電圧：VCC ＝ 3.0 V ∼ 3.6 V 内で行ってください。 DS07-13742-2 11 MB90980 シリーズ ■ ブロックダイヤグラム X0, X1, RST X0A, X1A MD2, MD1, MD0 8 CPU F2MC-16LX コア クロック 制御回路 RAM 割込みコントローラ ROM 2 8/16 ビット PPG 8/16 ビット アップダウン カウンタ 通信プリスケーラ SIN0 SOT0 SCK0 SIN1, SIN2 SOT1, SOT 2 SCK1, SCK2 AVCC AVRH AVSS ADTG AN0 ~ AN7 F2MC-16LX バス 2 UART 2 2 2 拡張 I/O シリアル インタフェース× 2 チャネル PPG2, PPG3 2 2 2 AIN0, AIN1 BIN0, BIN1 ZIN0, ZIN1 入出力タイマ 16 ビットインプット キャプチャ× 2 チャネル 16 ビットアウトプット コンペア× 4 チャネル 16 ビットフリーランタイマ 2 4 IN0, IN1 OUT0, OUT1, OUT2, OUT3, 16 ビット リロードタイマ TIN0 TOT0 I2C インタフェース SCL SDA A/D コンバータ (8/10 ビット ) 8 PWC0 PWC1 PPG0, PPG1 2 外部割込み 8 IRQ0 ~ IRQ7 PWC × 2 チャネル I/O ポート 4 8 3 8 5 2 P24 P30 P40 P60 P70 ~ ~ ~ ~ ~ P27 P37 P42 P67 P74 P76, P77 8 4 2 P80 P90 ~ ~ P87 P93 P96, P97 4 PA0 ~ PA3 P40 ∼ P42 ( × 3) ：オープンドレイン設定レジスタ付き I2C の P77 および P76 端子は N-ch オープンドレイン端子 (P-ch なし ) です。 ( 注意事項 ) 上図において , I/O ポートは内蔵の各機能ブロックと端子を共用しています。内蔵モジュールの端子 として使用する場合は , I/O ポートとしては使えません。 12 DS07-13742-2 MB90980 シリーズ ■ メモリマップ シングルチップ FFFFFFH ROM 領域 アドレス #1 FC0000H 010000H ROM 領域 FF バンクのイメージ アドレス #2 アドレス #3 RAM レジスタ 000100H 0000D0H 周 辺 000000H ：内 部 型 格 アドレス #1 1 MB90F983 FC0000H * MB90982 FD0000H*2 ：アクセス無効 アドレス #2 アドレス #3 ROMM レジスタの MS ビッ トにより 004000H, 008000H を選択可能 003100H 002900H ＊ 1： FC0000H ∼ FC7FFFH と FE0000H ∼ FE7FFFH にはメモリセルがありません。 ＊ 2： FE0000H ∼ FEFFFFH にはメモリセルがありません。00 バンクの上位に FF バンクの ROM がイメージで見えるよう になっていますが , これは C コンパイラのスモールモデルを有効に生かすためです。FF バンクの下位 16 ビットア ドレスと 00 バンクの下位 16 ビットアドレスは同じになるようにしてありますので , ポインタで far 指定を宣言し なくとも ROM 内のテーブルを参照できます。 たとえば , 00C000H をアクセスした場合に , 実際には , FFC000H の ROM の内容がアクセスされることになります。 ここで , ROMM レジスタの MS ビットが “0” の場合，FF バンクの ROM 領域は 48 K バイトを超えますので , 00 バン クのイメージとしてすべての領域をみせることはできません。そこで , FF4000H ∼ FFFFFFH までのイメージを 00 バンクに見えるようにし , FF0000H ∼ FF3FFFH は FF バンクだけで見えるようにしてあります。 DS07-13742-2 13 MB90980 シリーズ ■ F2MC-16LX CPU プログラミングモデル ・専用レジスタ AH アキュムレータ AL USP ユーザスタックポインタ SSP システムスタックポインタ PS プロセッサステータス PC プログラムカウンタ DPR ダイレクトページレジスタ PCB プログラムカウンタバンクレジスタ DTB データバンクレジスタ USB ユーザスタックバンクレジスタ SSB システムスタックバンクレジスタ ADB アディショナルデータバンクレジスタ 8 ビット 16 ビット 32 ビット ・汎用レジスタ MSB LSB 16 ビット 000180H + RP × 10H RW0 RL0 RW1 RW2 RL1 RW3 R1 R0 RW4 R3 R2 RW5 R5 R4 RW6 R7 R6 RW7 RL2 RL3 ・プロセッサステータス bit 15 PS 14 bit 13 bit 12 ILM bit 8 bit 7 RP bit 0 CCR DS07-13742-2 MB90980 シリーズ ■ I/O マップ アドレス レジスタ略称 R/W レジスタ名称 000000H, 000001H リソース 初期値 予約領域 000002H PDR2 ポート 2 データレジスタ R/W ポート 2 XXXXXXXXB 000003H PDR3 ポート 3 データレジスタ R/W ポート 3 XXXXXXXXB 000004H PDR4 ポート 4 データレジスタ R/W ポート 4 XXXXXXXXB 予約領域 000005H 000006H PDR6 ポート 6 データレジスタ R/W ポート 6 XXXXXXXXB 000007H PDR7 ポート 7 データレジスタ R/W ポート 7 11XXXXXXB 000008H PDR8 ポート 8 データレジスタ R/W ポート 8 XXXXXXXXB 000009H PDR9 ポート 9 データレジスタ R/W ポート 9 XXXXXXXXB 00000AH PDRA ポート A データレジスタ R/W ポート A - - - - XXXXB 00000BH UDER アップダウンタイマ入力許可 レジスタ R/W アップダウン タイマ入力制御 XX 0 0 0 0 0 0B 00000CH ENIR 割込み /DTP 許可レジスタ R/W 00000DH EIRR 割込み /DTP 要因レジスタ R/W 要求レベル設定レジスタ R/W 要求レベル設定レジスタ R/W 00000EH ELVR 00000FH 000010H, 000011H 0 0 0 0 0 0 0 0B DTP/ 外部割込み XXXXXXXXB 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 予約領域 000012H DDR2 ポート 2 方向レジスタ R/W ポート 2 0 0 0 0 XXXXB 000013H DDR3 ポート 3 方向レジスタ R/W ポート 3 0 0 0 0 0 0 0 0B 000014H DDR4 ポート 4 方向レジスタ R/W ポート 4 0 0 0 0 0 0 0 0B 予約領域 000015H 000016H DDR6 ポート 6 方向レジスタ R/W ポート 6 0 0 0 0 0 0 0 0B 000017H DDR7 ポート 7 方向レジスタ R/W ポート 7 XX 0 0 0 0 0 0B 000018H DDR8 ポート 8 方向レジスタ R/W ポート 8 0 0 0 0 0 0 0 0B 000019H DDR9 ポート 9 方向レジスタ R/W ポート 9 0 0 XX 0 0 0 0B 00001AH DDRA ポート A 方向レジスタ R/W ポート A - - - - 0 0 0 0B 00001BH ODR4 ポート 4 出力端子レジスタ R/W ポート 4 ( オープンドレイン制御 ) XXXXX 0 0 0B 00001CH, 00001DH 予約領域 00001EH ODR7 ポート 7 出力端子レジスタ R/W ポート 7 ( オープンドレイン制御 ) XXX 0 0 0 0 0B 00001FH ADER アナログ入力許可レジスタ R/W ポート 6, A/D 1 1 1 1 1 1 1 1B 000020H SMR シリアルモードレジスタ R/W 000021H SCR シリアルコントロールレジスタ 000022H SIDR/SODR 000023H SSR 000024H W, R/W シリアルインプット / アウトプット レジスタ シリアルステータスレジスタ 0 0 0 0 0 X 0 0B R/W R, R/W 0 0 0 0 0 1 0 0B UART XXXXXXXXB 0 0 0 0 1 0 0 0B 予約領域 （続く） DS07-13742-2 15 MB90980 シリーズ アドレス レジスタ略称 レジスタ名称 R/W リソース 初期値 通信プリスケーラ (UART) 0 0 - - 0 0 0 0B 000025H CDCR 通信プリスケーラコントロールレジスタ R/W 000026H SMCS0 シリアルモードコントロールステータス レジスタ 0 R, R/W 000027H SMCS0 シリアルモードコントロールステータス レジスタ 0 R, R/W 000028H SDR0 000029H シリアルデータレジスタ 0 R/W SDCR0 通信プリスケーラコントロールレジスタ 0 R/W 00002AH SMCS1 シリアルモードコントロールステータス レジスタ 1 R, R/W 00002BH SMCS1 シリアルモードコントロールステータス レジスタ 1 R, R/W 00002CH SDR1 00002DH - - - - 0 0 0 0B SIO1 (ch.0) 0 0 0 0 0 0 1 0B XXXXXXXXB 通信プリスケーラ SIO1 (ch.0) 0 - - - 0 0 0 0B - - - - 0 0 0 0B SIO2 (ch.1) 0 0 0 0 0 0 1 0B シリアルデータレジスタ 1 R/W SDCR1 通信プリスケーラコントロールレジスタ 1 R/W 00002EH PRLL0 リロードレジスタ L (ch.0) R/W XXXXXXXXB 00002FH PRLH0 リロードレジスタ H (ch.0) R/W XXXXXXXXB 000030H PRLL1 リロードレジスタ L (ch.1) R/W XXXXXXXXB 000031H PRLH1 リロードレジスタ H (ch.1) R/W 000032H PRLL2 リロードレジスタ L (ch.2) R/W 000033H PRLH2 リロードレジスタ H (ch.2) R/W XXXXXXXXB 000034H PRLL3 リロードレジスタ L (ch.3) R/W XXXXXXXXB 000035H PRLH3 リロードレジスタ H (ch.3) R/W XXXXXXXXB 0 X 0 0 0XX 1B XXXXXXXXB 通信プリスケーラ SIO2 (ch.1) 8/16 ビット PPG (ch.0 ∼ ch.3) 0 - - - 0 0 0 0B XXXXXXXXB XXXXXXXXB 000036H 予約領域 ∼ 000039H 00003AH PPGC0 PPG0 動作モード制御レジスタ R/W 00003BH PPGC1 PPG1 動作モード制御レジスタ R/W 00003CH PPGC2 PPG2 動作モード制御レジスタ R/W 00003DH PPGC3 PPG3 動作モード制御レジスタ R/W 00003EH, 00003FH 000040H 0 X 0 0 0 0 0 1B 0 X 0 0 0XX 1B 0 X 0 0 0 0 0 1B 予約領域 PPG01 PPG0, PPG1 出力制御レジスタ R/W 8/16 ビット PPG 0 0 0 0 0 0 0 0B R/W 8/16 ビット PPG 0 0 0 0 0 0 0 0B 予約領域 000041H 000042H 8/16 ビット PPG (ch.0 ∼ ch.3) PPG23 PPG2, PPG3 出力制御レジスタ 000043H 予約領域 ∼ 000045H 000046H ADCS1 000047H ADCS2 000048H ADCR1 000049H ADCR2 コントロールステータスレジスタ データレジスタ R/W W, R/W R W, R 0 0 0 0 0 0 0 0B 8/10 ビット A/D コンバータ 0 0 0 0 0 0 0 0B XXXXXXXXB 0 0 0 0 0 XXXB （続く） 16 DS07-13742-2 MB90980 シリーズ アドレス レジスタ略称 00004AH 00004BH 00004CH 00004DH 00004EH 00004FH 000050H 000051H OCCP0 R/W レジスタ名称 アウトプットコンペアレジスタ (ch.0) 下位 リソース 0 0 0 0 0 0 0 0B R/W 0 0 0 0 0 0 0 0B アウトプットコンペアレジスタ (ch.0) 上位 OCCP1 アウトプットコンペアレジスタ (ch.1) 下位 R/W 16 ビット 入出力タイマ R/W アウトプット コンペア (ch.0 ∼ ch.3) アウトプットコンペアレジスタ (ch.1) 上位 OCCP2 アウトプットコンペアレジスタ (ch.2) 下位 アウトプットコンペアレジスタ (ch.2) 上位 OCCP3 アウトプットコンペアレジスタ (ch.3) 下位 初期値 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B R/W 0 0 0 0 0 0 0 0B アウトプットコンペアレジスタ (ch.3) 上位 000052H 予約領域 ∼ 000055H アウトプットコンペアコントロールレジスタ (ch.0, ch.1) 下位 R/W 000057H アウトプットコンペアコントロールレジスタ (ch.0, ch.1) 上位 R/W 000058H アウトプットコンペアコントロールレジスタ (ch.2, ch.3) 下位 R/W アウトプットコンペアコントロールレジスタ (ch.2, ch.3) 上位 R/W - - - 0 0 0 0 0B インプットキャプチャデータレジスタ (ch.0) 下位 R XXXXXXXXB 00005DH インプットキャプチャデータレジスタ (ch.0) 上位 R XXXXXXXXB 00005EH インプットキャプチャデータレジスタ (ch.1) 下位 16 ビット 入出力タイマ R XXXXXXXXB インプットキャプチャデータレジスタ (ch.1) 上位 R インプット キャプチャ (ch.0, ch.1) 000056H OCS01 OCS23 000059H 00005AH, 00005BH アウトプット コンペア (ch.0 ∼ ch.3) - - - 0 0 0 0 0B 0 0 0 0 - - 0 0B 予約領域 00005CH IPCP0 IPCP1 00005FH 000060H 0 0 0 0 - - 0 0B 16 ビット 入出力タイマ ICS01 インプットキャプチャコントロール ステータスレジスタ XXXXXXXXB R/W 0 0 0 0 0 0 0 0B 予約領域 000061H 000062H TCDT タイマカウンタデータレジスタ下位 R/W 0 0 0 0 0 0 0 0B 000063H TCDT タイマカウンタデータレジスタ上位 R/W 0 0 0 0 0 0 0 0B 000064H TCCS タイマカウンタコントロールステータス レジスタ R/W 000065H TCCS タイマカウンタコントロールステータス レジスタ R/W 000066H 000067H CPCLR コンペアクリアレジスタ下位 コンペアクリアレジスタ上位 R/W 16 ビット 入出力タイマ フリーラン タイマ 0 0 0 0 0 0 0 0B 0 - - 0 0 0 0 0B XXXXXXXXB XXXXXXXXB （続く） DS07-13742-2 17 MB90980 シリーズ アドレス レジスタ略称 R/W レジスタ名称 000068H UDCR0 アップダウンカウントレジスタ (ch.0) R 000069H UDCR1 アップダウンカウントレジスタ (ch.1) R 00006AH RCR0 リロード / コンペアレジスタ (ch.0) W 00006BH RCR1 リロード / コンペアレジスタ (ch.1) W 00006CH CCRL0 カウンタコントロールレジスタ (ch.0) 下位 W, R/W 00006DH CCRH0 カウンタコントロールレジスタ (ch.0) 上位 R/W リソース 初期値 0 0 0 0 0 0 0 0B 8/16 ビット アップダウン カウンタ / タイマ 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 X 0 0 X 0 0 0B 0 0 0 0 0 0 0 0B 予約領域 00006EH 00006FH ROMM ROM ミラー機能選択レジスタ R/W ROM ミラー機能 - - - - - - 0 1B 000070H CCRL1 カウンタコントロールレジスタ (ch.1) 下位 R/W 0 X 0 0 X 0 0 0B 000071H CCRH1 カウンタコントロールレジスタ (ch.1) 上位 R/W 000072H CSR0 カウンタステータスレジスタ (ch.0) R/W 8/16 ビット アップダウン カウンタ / タイマ CSR1 カウンタステータスレジスタ (ch.1) 000077H 000078H 000079H 00007AH 00007BH 00007CH 00007DH R, R/W 8/16 ビット UDC 0 0 0 0 0 0 0 0B 予約領域 000075H 000076H 0 0 0 0 0 0 0 0B 予約領域 000073H 000074H - 0 0 0 0 0 0 0B PWCSR0 PWC コントロール / ステータスレジスタ 0 0 0 0 0 0 0 0B R, R/W PWC タイマ (ch.0) PWCR0 PWC データバッファレジスタ PWCSR1 PWC コントロール / ステータスレジスタ R/W PWC データバッファレジスタ 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B R, R/W PWC タイマ (ch.1) PWCR1 0 0 0 0 0 0 0 XB R/W 0 0 0 0 0 0 0 XB 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 00007EH 予約領域 ∼ 000081H 000082H DIVR0 分周比制御レジスタ PWC (ch.0) - - - - - - 0 0B R/W PWC (ch.1) - - - - - - 0 0B 予約領域 000083H 000084H R/W DIVR1 分周比制御レジスタ 000085H 予約領域 ∼ 000087H 000088H IBSR バスステータスレジスタ 000089H IBCR 00008AH R 0 0 0 0 0 0 0 0B バスコントロールレジスタ R/W 0 0 0 0 0 0 0 0B ICCR クロックコントロールレジスタ R/W 00008BH IADR アドレスレジスタ R/W - X X X X X X XB 00008CH IDAR データレジスタ R/W XXXXXXXXB 00008DH, 00008EH I2C - - 0 X X X X XB 予約領域 00008FH 禁止領域 ∼ 00009BH 00009CH DSRL µDMAC ステータスレジスタ R/W µDMAC 0 0 0 0 0 0 0 0B （続く） 18 DS07-13742-2 MB90980 シリーズ アドレス レジスタ略称 レジスタ名称 R/W リソース 初期値 00009DH DSRH µDMAC ステータスレジスタ R/W µDMAC 0 0 0 0 0 0 0 0B 00009EH PACSR プログラムアドレス検出制御ステータス レジスタ R/W アドレス一致 検出機能 0 0 0 0 0 0 0 0B 00009FH DIRR 遅延割込み要因発生 / 解除レジスタ R/W 遅延割込み発生 モジュール - - - - - - - 0B 0000A0H LPMCR 低消費電力モード制御レジスタ W, R/W 低消費電力 0 0 0 1 1 0 0 0B 0000A1H CKSCR クロック選択レジスタ R, R/W 低消費電力 1 1 1 1 1 1 0 0B R, W ウォッチドッグ タイマ XXXXX 1 1 1B 0000A2H 予約領域 ∼ 0000A7H 0000A8H WDTC ウォッチドッグタイマ制御レジスタ 0000A9H TBTC タイムベースタイマ制御レジスタ W, R/W タイムベース タイマ 1 X X 0 0 1 0 0B 0000AAH WTC 時計タイマ制御レジスタ R, R/W 時計タイマ 1 0 0 0 1 0 0 0B 予約領域 0000ABH 0000ACH DERL µDMAC イネーブルレジスタ R/W µDMAC 0 0 0 0 0 0 0 0B 0000ADH DERH µDMAC イネーブルレジスタ R/W µDMAC 0 0 0 0 0 0 0 0B 0000AEH FMCS フラッシュメモリコントロールステータス レジスタ W, R/W フラッシュ メモリ I/F 0 0 0 X 0 0 0 0B 禁止領域 0000AFH 0000B0H ICR00 割込み制御レジスタ 00 W, R/W 0 0 0 0 0 1 1 1B 0000B1H ICR01 割込み制御レジスタ 01 W, R/W 0 0 0 0 0 1 1 1B 0000B2H ICR02 割込み制御レジスタ 02 W, R/W 0 0 0 0 0 1 1 1B 0000B3H ICR03 割込み制御レジスタ 03 W, R/W 0 0 0 0 0 1 1 1B 0000B4H ICR04 割込み制御レジスタ 04 W, R/W 0 0 0 0 0 1 1 1B 0000B5H ICR05 割込み制御レジスタ 05 W, R/W 0 0 0 0 0 1 1 1B 0000B6H ICR06 割込み制御レジスタ 06 W, R/W 0 0 0 0 0 1 1 1B 0000B7H ICR07 割込み制御レジスタ 07 W, R/W 0000B8H ICR08 割込み制御レジスタ 08 W, R/W 0000B9H ICR09 割込み制御レジスタ 09 W, R/W 0 0 0 0 0 1 1 1B 0000BAH ICR10 割込み制御レジスタ 10 W, R/W 0 0 0 0 0 1 1 1B 0000BBH ICR11 割込み制御レジスタ 11 W, R/W 0 0 0 0 0 1 1 1B 0000BCH ICR12 割込み制御レジスタ 12 W, R/W 0 0 0 0 0 1 1 1B 0000BDH ICR13 割込み制御レジスタ 13 W, R/W 0 0 0 0 0 1 1 1B 0000BEH ICR14 割込み制御レジスタ 14 W, R/W 0 0 0 0 0 1 1 1B 0000BFH ICR15 割込み制御レジスタ 15 W, R/W 0 0 0 0 0 1 1 1B 割込み コントローラ 0 0 0 0 0 1 1 1B 0 0 0 0 0 1 1 1B 0000C0H ∼ 0000C9H 予約領域 （続く） DS07-13742-2 19 MB90980 シリーズ （続き） R/W リソース タイマ制御ステータスレジスタ R/W 16 ビットタイマレジスタ /16 ビットリロード レジスタ R/W 16 ビット リロード タイマ XXXXXXXXB W 低消費電力 - - - - - - 0 0B アドレス レジスタ略称 0000CAH 0000CBH 0000CCH 0000CDH TMCSR TMR/TMRLR レジスタ名称 0 0 0 0 0 0 0 0B - - - - 0 0 0 0B 予約領域 0000CEH 0000CFH 初期値 PLLOS PLL 出力選択レジスタ 0000D0H 外部領域 ∼ 0000FFH 000100H RAM 領域 ∼ 00000#H 001FF0H 001FF1H プログラムアドレス検出レジスタ 0 ( 下位 ) PADR0 プログラムアドレス検出レジスタ 0 ( 中位 ) 001FF2H プログラムアドレス検出レジスタ 0 ( 上位 ) 001FF3H プログラムアドレス検出レジスタ 1 ( 下位 ) 001FF4H 001FF5H PADR1 プログラムアドレス検出レジスタ 1 ( 中位 ) R/W XXXXXXXXB アドレス一致 検出機能 R/W XXXXXXXXB プログラムアドレス検出レジスタ 1 ( 上位 ) （注意事項） ・R/W について R/W ：リード / ライト可能 R ：リードオンリ W ：ライトオンリ ・初期値についての説明 0 ：このビットの初期値は , “0” です。 1 ：このビットの初期値は , “1” です。 X ：このビットの初期値は , 不定です。 - ：このビットは , 利用されていません。 20 DS07-13742-2 MB90980 シリーズ ■ 割込み要因と割込みベクタ , 割込み制御レジスタ 割込みベクタ 割込み制御レジスタ EI2OS の クリア µDMAC チャネル番号 番号 アドレス 番号 アドレス リセット × ⎯ #08 FFFFDCH ⎯ ⎯ INT9 命令 × ⎯ #09 FFFFD8H ⎯ ⎯ 例外 × ⎯ #10 FFFFD4H ⎯ ⎯ INT0 (IRQ0) ○ 0 #11 FFFFD0H INT1 (IRQ1) ○ × #12 FFFFCCH ICR00 0000B0H INT2 (IRQ2) ○ × #13 FFFFC8H INT3 (IRQ3) ○ × #14 FFFFC4H ICR01 0000B1H INT4 (IRQ4) ○ × #15 FFFFC0H INT5 (IRQ5) ○ × #16 FFFFBCH ICR02 0000B2H INT6 (IRQ6) ○ × #17 FFFFB8H INT7 (IRQ7) ○ × #18 FFFFB4H ICR03 0000B3H PWC1 ○ × #19 FFFFB0H ⎯ ⎯ #20 FFFFACH ICR04 0000B4H PWC0 ○ 1 #21 FFFFA8H 2 #22 FFFFA4H ICR05 0000B5H PPG0/PPG1 カウンタボロー × PPG2/PPG3 カウンタボロー × 3 #23 FFFFA0H ⎯ ⎯ #24 FFFF9CH ICR06 0000B6H 8/16 ビットアップダウンカウンタ / タイマ (ch.0, ch.1) コンペア / アンダフロー / オーバフロー / アップダウン反転 ○ × #25 FFFF98H ICR07 0000B7H インプットキャプチャ (ch.0) 取込み ○ 5 #26 FFFF94H インプットキャプチャ (ch.1) 取込み ○ 6 #27 FFFF90H ○ 8 #28 FFFF8CH ICR08 0000B8H アウトプットコンペア (ch.0) 一致 アウトプットコンペア (ch.1) 一致 ○ 9 #29 FFFF88H ○ 10 #30 FFFF84H ICR09 0000B9H アウトプットコンペア (ch.2) 一致 アウトプットコンペア (ch.3) 一致 ○ × #31 FFFF80H ⎯ ⎯ #32 FFFF7CH ICR10 0000BAH ICR11 0000BBH ICR12 0000BCH ICR13 0000BDH ICR14 0000BEH ICR15 0000BFH 割込み要因 ⎯ ⎯ ⎯ ⎯ ⎯ #33 FFFF78H UART 送信完了 ⎯ ○ 11 #34 FFFF74H 16 ビットフリーランタイマオーバフロー , 16 ビットリロードタイマアンダフロー *2 ○ 12 #35 FFFF70H UART 受信完了 ◎ 7 #36 FFFF6CH SIO1 (ch.0) ○ 13 #37 FFFF68H SIO2 (ch.1) ○ 14 #38 FFFF64H I2C インタフェース × × #39 FFFF60H 8/10 ビット A/D コンバータ ○ 15 #40 FFFF5CH フラッシュの書込み / 消去 , タイムベースタイマ , 時計タイマ *1 × × #41 FFFF58H 遅延割込み発生モジュール × × #42 FFFF54H × ：割込みクリア信号で , 割込み要求フラグはクリアされません。 ○ ：割込みクリア信号で , 割込み要求フラグはクリアされます。 ◎ ：割込みクリア信号で , 割込み要求フラグはクリアされます。ストップ要求あり （続く） DS07-13742-2 21 MB90980 シリーズ （続き） ＊ 1 : フラッシュ書込み / 消去とタイムベースタイマと時計タイマを同時には使用できませんので注意願います。 ＊ 2 : 16 ビットリロードタイマアンダフロー割込みを許可 (TMCSR : INTE = 1) から禁止 (TMCSR : INTE = 0) にする場合 , 割込み制御レジスタにおいて割込み禁止 (ICR12 : IL2 = IL1 = IL0 = 111B) にしてから , INTE ビットに “0” を設定して ください。 （注意事項）同一割込み番号に 2 つの割込み要因が合った場合 , 両方のリソースの割込み要求フラグが EI2OS/µDMAC に よってクリアされます。したがって , 2 要因のどちらか 1 つ EI2OS/µDMAC 機能を使用すると , もう 1 つの割 込み機能は使用できません。 その場合, EI2OS/µDMAC機能を使用していないリソースの割込み要求許可ビットを“0”にして, ソフトウェア ポーリング処理によって割込み機能を使用できるように対処してください。 22 DS07-13742-2 MB90980 シリーズ ■ 電気的特性 1. 絶対最大定格 項 目 電源電圧＊ 1 入力電圧＊ 1 出力電圧＊ 1 最大クランプ電流 記 号 定 格 値 最 小 最 大 単 位 備 考 VCC3 VSS − 0.3 VSS ＋ 4.0 V VCC5 VSS − 0.3 VSS ＋ 7.0 V AVCC VSS − 0.3 VSS ＋ 4.0 V AVRH VSS − 0.3 VSS ＋ 4.0 V VSS − 0.3 VSS ＋ 4.0 V ＊3 VSS − 0.3 VSS ＋ 7.0 V ＊ 3, ＊ 8, ＊ 9 VSS − 0.3 VSS ＋ 4.0 V ＊3 VSS − 0.3 VSS ＋ 7.0 V ＊ 3, ＊ 8, ＊ 9 VI VO ＊2 ICLAMP − 2.0 ＋ 2.0 mA ＊7 Σ⏐ICLAMP⏐ ⎯ 20 mA ＊7 “L” レベル最大出力電流 IOL ⎯ 10 mA ＊4 “L” レベル平均出力電流 IOLAV ⎯ 3 mA ＊5 “L” レベル最大総出力電流 ΣIOL ⎯ 60 mA “L” レベル平均総出力電流 ΣIOLAV ⎯ 30 mA ＊6 “H” レベル最大出力電流 IOH ⎯ − 10 mA ＊4 “H” レベル平均出力電流 IOHAV ⎯ −3 mA ＊5 “H” レベル最大総出力電流 ΣIOH ⎯ − 60 mA “H” レベル平均総出力電流 ΣIOHAV ⎯ − 30 mA 消費電力 PD ⎯ 320 mW 動作温度 TA − 40 ＋ 85 °C 保存温度 Tstg − 55 ＋ 150 °C 最大総クランプ電流 ＊6 ＊ 1：VSS ＝ AVSS ＝ 0.0 V を基準にしています。 ＊ 2：AVCC, AVRH, は , VCC を超えてはいけません。また AVRH は AVCC も超えてはいけません。 ＊ 3：VI, VO は VCC ＋ 0.3 V を超えてはいけません。ただし , 外部の部品を使用して入力への電流または入力からの電流 の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。 ＊ 4：最大出力電流は , 該当する端子 1 本のピーク値を規定します。 ＊ 5：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。 ＊ 6：平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。 ＊ 7：・該当端子：P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P60 ∼ P67, P70 ∼ P74, P76, P77, P80 ∼ P87, P90 ∼ P93, P96, P97, PA0 ∼ PA3 ・推奨動作条件内でご使用ください。 ・直流電圧 ( 電流 ) でご使用ください。 ・＋ B 信号とマイコンの間には , 必ず制限抵抗を接続し＋ B 信号を印加してください。 ・＋ B 入力時にマイコン端子に入力される電流が , 瞬時・定常を問わず規格値以下になるように制限抵抗の値を設 定してください。 ・低消費電力モードなどマイコンの駆動電流が少ない動作状態では , ＋ B 入力電位が保護ダイオードを通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますのでご注意ください。 ・マイコン電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は , 端子から電源が供給されている ため , 不完全な動作を行う可能性がありますのでご注意ください。 ・電源投入時に＋ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電 源電圧になる可能性がありますのでご注意ください。 ・＋ B 入力端子は , オープン状態にならないようにご注意ください。 ・A/D 入力端子を除くアナログ系入出力端子 (LCD 駆動端子 , コンパレータ入力端子など ) は , ＋ B 入力ができませ んのでご注意ください。 DS07-13742-2 23 MB90980 シリーズ ・推奨回路例： ・入出力等価回路 保護ダイオード VCC P-ch 制限抵抗 ＋ B 入力 (0 V ∼ 16 V) N-ch R ＊ 8：VCC5 端子に 5 V を印加することで , P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P70 ∼ P74, P76, P77 を 5 V I/F 端子として 使用できます。 なお , P76, P77 は N-ch オープンドレイン端子です。 ＊ 9：P76, P77 (N-ch オープンドレイン端子 ) は , 3 V 単一 (VCC3 ＝ VCC5) で使用する場合でも本定格が適用されます。 ＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 24 DS07-13742-2 MB90980 シリーズ 2. 推奨動作条件 (VSS ＝ AVSS ＝ 0.0 V) 項 目 記 号 規 格 値 単 位 最 大 2.7 3.6 V 通常動作時 1.8 3.6 V ストップ動作の状態保持 2.7 5.5 V 通常動作時＊ 1.8 5.5 V ストップ動作の状態保持＊ VIH 0.7 VCC VCC ＋ 0.3 V VIH2, VIHS, VIHM, VIHX 以外 の端子 VIH2 0.7 VCC VSS ＋ 5.8 V P76, P77 (N-ch オープンド レイン端子 ) VIHS 0.8 VCC VCC ＋ 0.3 V ヒステリシス入力の端子 VIHM VCC − 0.3 VCC ＋ 0.3 V MD 端子入力 VIHX 0.8 VCC VCC ＋ 0.3 V X0A, X1A 端子 VIL VSS − 0.3 0.3 VCC V VILS, VILM, VIHX 以外の端子 VILS VSS − 0.3 0.2 VCC V ヒステリシス入力の端子 VILM VSS − 0.3 VSS ＋ 0.3 V MD 端子入力 VILX VSS − 0.3 0.1 V X0A, X1A 端子 TA − 40 ＋ 85 °C VCC3 電源電圧 VCC5 “H” レベル入力電圧 “L” レベル入力電圧 動作温度 備 考 最 小 ＊：VCC5 端子に 5 V を印加することで , P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P70 ∼ P74, P76, P77 を 5 V I/F 端子として使用 できます。 ＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07-13742-2 25 MB90980 シリーズ 3. 直流規格 (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項目 “H” レベル 出力電圧 記号 端子名 VOH すべての 出力端子 単位 標準 最大 VCC ＝ 2.7 V, IOH ＝− 1.6 mA VCC3 − 0.3 ⎯ ⎯ V VCC ＝ 4.5 V, IOH ＝− 4.0 mA VCC5 − 0.5 ⎯ ⎯ V VCC ＝ 2.7 V, IOL ＝ 2.0 mA ⎯ ⎯ 0.4 V VCC ＝ 4.5 V, IOL ＝ 4.0 mA ⎯ ⎯ 0.4 V VCC ＝ 3.3 V, VSS ＜ VI ＜ VCC − 10 ⎯ ＋ 10 µA VCC ＝ 3.0 V, TA ＝＋ 25 °C 時 20 53 200 kΩ ⎯ ⎯ 0.1 10 µA VCC ＝ 3.3 V 時 , 内部 25 MHz 動作 , 通常動作時 ⎯ 45 60 mA VCC ＝ 3.3 V 時 , 内部 25 MHz 動作 , フラッシュ書込み時 ⎯ 55 70 mA ⎯ VCC ＝ 3.3 V 時 , 内部 25 MHz 動作 , スリープ時 ⎯ 17 35 mA ⎯ VCC ＝ 3.3 V 時 , 外部 32 kHz, 内部 8 kHz 動作 , サブ動作時 (TA ＝＋ 25 °C) ⎯ 15 140 µA ICCT ⎯ VCC ＝ 3.3 V 時 , 外部 32 kHz, 内部 8 kHz 動作 , 時計動作時 (TA ＝＋ 25 °C) ⎯ 1.8 40 µA ICCH ⎯ TA ＝＋ 25 °C, ストップ時 , VCC ＝ 3.3 V 時 ⎯ 0.8 40 µA CIN AVCC, AVSS, VCC, VSS 以外 ⎯ 5 15 pF すべての 出力端子 VOL 入力リーク 電流 IIL プルアップ 抵抗 RPULL ⎯ Ileak P40 ∼ P42, P70 ∼ P74, P76, P77 ICC ICCS すべての 入力端子 ⎯ 電源電流 ICCL 入力容量 規 格 値 最小 “L” レベル 出力電圧 オープン ドレイン 出力電流 条 件 ⎯ 備考 5 V 系電源 使用時 5 V 系電源 使用時 （注意事項） ・ P40 ∼ P42, P70 ∼ P74, P76, P77 は , コントロール付き N-ch オープンドレイン端子で , 通常は CMOS とし て使用します。 ・ P76, P77 は , P-ch なしオープンドレイン端子 ・ 3 V 単一電源品として使用時は , VCC ＝ VCC3 ＝ VCC5 として使用ください。 ・ 2 系統電源で使用する場合 , 5 V 系端子となるのは , P24 ∼ P27, P30 ∼ P37, P40 ∼ P42, P70 ∼ P74, P76, P77 で , これ以外の端子は 3 V 系入出力端子となります。 26 DS07-13742-2 MB90980 シリーズ 4. 交流規格 (1) クロックタイミング規格 (VSS ＝ 0.0 V，TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 FCH クロック周波数 クロックサイクルタイム 入力クロックパルス幅 内部動作クロック サイクルタイム X0, X1 規 格 値 条件 単位 備 考 最小 標準 最大 ⎯ 3 ⎯ 25 外部水晶発振 ⎯ 3 ⎯ 50 外部クロック入力 ⎯ 4 ⎯ 25 PLL1 逓倍 ⎯ 3 ⎯ 12.5 ⎯ 3 ⎯ 6.66 ⎯ 3 ⎯ 6.25 PLL4 逓倍 ⎯ 3 ⎯ 4.16 PLL6 逓倍 ⎯ 3 ⎯ 3.12 PLL8 逓倍 MHz PLL2 逓倍 PLL3 逓倍 FCL X0A, X1A ⎯ ⎯ 32.768 ⎯ kHz tC X0, X1 ⎯ 20 ⎯ 333 ns tCL X0A, X1A ⎯ ⎯ 30.5 ⎯ µs PWH PWL X0 ⎯ 5 ⎯ ⎯ ns PWLH PWLL X0A ⎯ ⎯ 15.2 ⎯ µs ＊2 tcr tcf X0 ⎯ ⎯ ⎯ 5 ns 外部クロック時 fCP ⎯ ⎯ 1.5 ⎯ 25 MHz ＊ 1 fCPL ⎯ ⎯ ⎯ 8.192 ⎯ kHz tCP ⎯ ⎯ 40.0 ⎯ 666 ns tCPL ⎯ ⎯ ⎯ 122.1 ⎯ µs 入力クロック 立上り , 立下り時間 内部動作クロック周波数 端子名 ＊1 ＊1 ＊ 1：動作電圧に注意願います。 ＊ 2：デューティ比 50％ ± 3％で入力してください。 ・X0, X1 クロックタイミング tC 0.8 VCC X0 0.2 VCC PWH PWL tcf tcr ・X0A, X1A クロックタイミング tCL 0.8 VCC X0A 0.1 V PWLL PWLH tcf DS07-13742-2 tcr 27 MB90980 シリーズ ・PLL 動作保証範囲 内部動作クロック周波数と電源電圧の関係 3.6 電源電圧 VCC (V) PLL 動作保証範囲 3.0 2.7 通常動作範囲 1.5 16 4 25 内部クロック fCP (MHz) ( 注意事項 ) ・PLL1 逓倍のみ , fCP ＝ 4 MHz 以上で使用してください。 ・A/D 動作周波数は「5. A/D 変換部電気的特性」を参照してください。 原発振周波数と内部動作クロック周波数の関係 内部クロック fCP (MHz) 25 24 20 18 16 8 逓倍 *3 3 逓倍 *1 6 逓倍 *3 逓倍なし 2 逓倍 *1,*2 1 逓倍 *1 4 逓倍 *1,*2 12 9 8 6 4 1.5 3 4 5 6 8 10 12.5 16 20 25 32 40 50 原発振クロック FCH (MHz) ＊ 1： PLL1, 2, 3, 4 逓倍設定で , 内部クロックを 20 MHz ＜ fCP ≦ 25 MHz で使用する場合 , PLLOS レジスタを DIV2 ビット＝ “1”, PLL2 ビット＝ “1” に設定してください。 例 原発振周波数 24 MHz PLL1 逓倍で使用する場合： CKSCR レジスタ CS1 ビット＝ “0”, CS0 ビット＝ “0” PLLOS レジスタ DIV2 ビット＝ “1”, PLL2 ビット＝ “1” 例 原発振周波数 6 MHz PLL3 逓倍で使用する場合： CKSCR レジスタ CS1 ビット＝ “1”, CS0 ビット＝ “0” PLLOS レジスタ DIV2 ビット＝ “1”, PLL2 ビット＝ “1” ＊ 2： PLL2, 4 逓倍設定で , 内部クロックを 20 MHz ＜ fCP ≦ 25 MHz で使用する場合 , 以下の設定でも対応可能 です。 PLL2 逓倍： CKSCR レジスタ CS1 ビット＝ “0”, CS0 ビット＝ “0” PLLOS レジスタ DIV2 ビット＝ “0”, PLL2 ビット＝ “1” PLL4 逓倍： CKSCR レジスタ CS1 ビット＝ “0”, CS0 ビット＝ “1” PLLOS レジスタ DIV2 ビット＝ “0”, PLL2 ビット＝ “1” ＊ 3： PLL6 逓倍 , 8 逓倍設定で使用する場合 , PLLOS レジスタを DIV2 ビット＝ “0”, PLL2 ビット＝ “1” に設定して ください。 例 原発振周波数 4 MHz PLL6 逓倍で使用する場合： CKSCR レジスタ CS1 ビット＝ “1”, CS0 ビット＝ “0” PLLOS レジスタ DIV2 ビット＝ “0”, PLL2 ビット＝ “1” 例 原発振周波数 3 MHz PLL8 逓倍で使用する場合： CKSCR レジスタ CS1 ビット＝ “1”, CS0 ビット＝ “1” PLLOS レジスタ DIV2 ビット＝ “0”, PLL2 ビット＝ “1” 28 DS07-13742-2 MB90980 シリーズ 交流規格は以下の測定基準電圧値で規定しています。 ・入力信号波形 ヒステリシス入力端子 ・出力信号波形 出力端子 0.8 VCC 2.4 V 0.2 VCC 0.8 V ヒステリシス入力 /MD 入力以外の端子 0.7 VCC 0.3 VCC DS07-13742-2 29 MB90980 シリーズ (2) リセット入力規格 (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 規 格 値 記 号 端子名 条 件 リセット入力時間 tRSTL RST ⎯ 最 小 最 大 16 tCP ＊ 1 ＊2 振動子の発振時間 ＋ 4 tCP ＊1 単 位 備 考 ⎯ ns 通常動作時 ⎯ ms ストップモード時 ＊ 1：tCP は内部動作クロックサイクルタイムです。 「 (1) クロックタイミング規格」を参照してください。 ＊ 2：振動子の発振時間は , 振幅の 90％に達した時間です。水晶発振子は , 数 ms ∼数十 ms, セラミック発振子は , 数百 µs ∼数 ms, 外部クロックは , 0 ms となります。 ・ストップモ−ド時 tRSTL RST 0.2 Vcc X0 0.2 Vcc 振幅の 90％ 内部動作 クロック 振動子の 発振時間 4 tCP 発振安定待ち時間 命令実行 内部リセット 30 DS07-13742-2 MB90980 シリーズ (3) 電源投入規格 ( パワーオンリセット ) (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 電源立上り時間 電源切断時間 記号 端子名 tR VCC tOFF VCC 条 件 規 格 値 単位 備 考 最 小 最 大 ⎯ 30 ms ＊ 1 ⎯ ms 繰り返し動作のため ⎯ ＊：電源立ち上げ時は , VCC ＜ 0.2 V とする必要があります。 （注意事項） ・上記規格は , パワーオンリセットをかけるための数値です。 ・デバイス内には電源の再投入によるパワーオンリセットを行ってください。 tR 2.7 V VCC 0.2 V 0.2 V 0.2 V tOFF 電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。 下図のように , 動作中に電源電圧を変化させる場合は , 電圧の変動をおさえて滑らか に立ち上げることを推奨いたします。 メイン電源電圧 VCC サブ電源電圧 VSS DS07-13742-2 RAM データ保持 立上りの傾きを , 50 mV/ms 以下に することを推奨いたします。 31 MB90980 シリーズ (4) UART タイミング (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端子名 シリアルクロックサイクルタイム tSCYC ⎯ SCK ↓→ SOT 遅延時間 tSLOV ⎯ 有効 SIN → SCK ↑ tIVSH ⎯ tSHIX ⎯ tSHSL ⎯ シリアルクロック “L” パルス幅 tSLSH ⎯ SCK ↓→ SOT 遅延時間 tSLOV ⎯ 有効 SIN → SCK ↑ tIVSH SCK ↑→有効 SIN ホールド時間 tSHIX SCK ↑→有効 SIN ホールド時間 シリアルクロック “H” パルス幅 規 格 値 条 件 最 小 最 大 内部シフトクロック モード出力端子は 8 tCP*2 ⎯ ns − 80 ＋ 80 ns − 120 ＋ 120 ns 100 ⎯ ns 200 ⎯ ns CL*1 ＝ 80 pF ＋ 1 TTL ⎯ ns 2 ⎯ ns 4 tCP* 2 ⎯ ns ⎯ 150 ns ⎯ 200 ns 60 ⎯ ns 120 ⎯ ns 60 ⎯ ns 120 ⎯ ns 2 tCP* 4 tCP* 外部シフトクロック モード出力端子は ⎯ 単位 CL*1 ＝ 80 pF ＋ 1 TTL ⎯ 備 考 fCP ＝ 8 MHz fCP ＝ 8 MHz fCP ＝ 8 MHz fCP ＝ 8 MHz fCP ＝ 8 MHz ＊ 1：CL は , テスティング時の端子に付けられる負荷容量値です。 ＊ 2：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。 （注意事項）CLK 同期モード時の交流規格です。 ・内部シフトクロックモード tSCYC SCK 2.4 V 0.8 V 0.8 V tSLOV 2.4 V SOT 0.8 V tIVSH SIN tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH tSHSL SCK 0.8 VCC 0.2 VCC 0.8 VCC 0.2 VCC tSLOV 2.4 V SOT 0.8 V tIVSH SIN 32 tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC DS07-13742-2 MB90980 シリーズ (5) 拡張 I/O シリアルインタフェースタイミング (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端子名 シリアルクロックサイクルタイム tSCYC ⎯ SCK ↓→ SOT 遅延時間 tSLOV ⎯ 有効 SIN → SCK ↑ tIVSH ⎯ tSHIX ⎯ tSHSL ⎯ シリアルクロック “L” パルス幅 tSLSH ⎯ SCK ↓→ SOT 遅延時間 tSLOV ⎯ 有効 SIN → SCK ↑ tIVSH SCK ↑→有効 SIN ホールド時間 tSHIX SCK ↑→有効 SIN ホールド時間 シリアルクロック “H” パルス幅 規 格 値 条 件 最 小 最 大 内部シフトクロック モード出力端子は CL*1 ＝ 80 pF ＋ 1 TTL 8 tCP*2 ⎯ ns − 80 ＋ 80 ns − 120 ＋ 120 ns 100 ⎯ ns 200 ⎯ ns ⎯ ns 2 ⎯ ns 4 tCP* 2 ⎯ ns ⎯ 150 ns ⎯ 200 ns 60 ⎯ ns 120 ⎯ ns 60 ⎯ ns 120 ⎯ ns 2 tCP* 4 tCP* 外部シフトクロック モード出力端子は ⎯ CL*1 ＝ 80 pF ＋ 1 TTL ⎯ 単位 備 考 fCP ＝ 8 MHz fCP ＝ 8 MHz fCP ＝ 8 MHz fCP ＝ 8 MHz fCP ＝ 8 MHz ＊ 1：CL は , テスティング時の端子に付けられる負荷容量値です。 ＊ 2：tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。 （注意事項）CLK 同期モード時の交流規格です。 ・内部シフトクロックモード tSCYC SCK 2.4 V 0.8 V 0.8 V tSLOV 2.4 V SOT 0.8 V tIVSH SIN tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH tSHSL SCK 0.8 VCC 0.2 VCC 0.8 VCC 0.2 VCC tSLOV 2.4 V SOT 0.8 V tIVSH SIN DS07-13742-2 tSHIX 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 33 MB90980 シリーズ (6) タイマ入力タイミング (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端子名 条 件 入力パルス幅 tTIWH tTIWL TIN0, IN0, IN1, PWC0, PWC1 ⎯ 規 格 値 最 小 最 大 4 tCP* ⎯ 単位 備 考 ns ＊ : tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。 0.8 VCC TIN0 IN0, IN1 PWC0, PWC1 0.8 VCC 0.2 VCC tTIWH 0.2 VCC tTIWL (7) タイマ出力タイミング (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 CLK ↑→ TOUT 変化時間 PPG0 ∼ PPG3 変化時間 OUT0 ∼ OUT3 変化時間 tTO CLK TOUT PPG0 ~ PPG3 OUT0 ~ OUT3 端子名 TOT0, PPG0 ∼ PPG3, OUT0 ∼ OUT3 条 件 負荷条件 80 pF 規 格 値 最 小 最 大 30 ⎯ 単位 備 考 ns 0.7 VCC 0.7 VCC 0.3 VCC tTO 34 DS07-13742-2 MB90980 シリーズ (8) I2C タイミング (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 SCL クロック周波数 ( 反復 ) 「スタート」条件 ホールド時間 SDA ↓→ SCL ↓ 条件 標準モード 単位 最小 最大 fSCL 0 100 kHz tHDSTA 4.0 ⎯ µs 4.7 ⎯ µs 4.0 ⎯ µs 外部プルアップ抵抗の電源電圧 5.5 V 時 SCL クロック “L” 幅 tLOW SCL クロック “H” 幅 tHIGH 反復「スタート」条件 セットアップ時間 SCL ↑→ SDA ↓ tSUSTA 4.7 ⎯ µs データホールド時間 SCL ↓→ SDA ↓↑ tHDDAT 0 3.45*3 µs 250 ⎯ ns 200 ⎯ ns 4.0 ⎯ µs 4.7 ⎯ µs R ＝ 1.3 kΩ, C ＝ 50 pF*2 外部プルアップ抵抗の電源電圧 3.6 V 時 R ＝ 1.6 kΩ, C ＝ 50 pF*2 外部プルアップ抵抗の電源電圧 5.5 V 時 fCP*1 ≦ 20 MHz, R ＝ 1.3 kΩ, C ＝ 50 pF*2 外部プルアップ抵抗の電源電圧 3.6 V 時 データセットアップ時間 SDA ↓↑→ SCL ↑ tSUDAT fCP*1 ≦ 20 MHz, R ＝ 1.6 kΩ, C ＝ 50 pF*2 外部プルアップ抵抗の電源電圧 5.5 V 時 fCP*1 ＞ 20 MHz, R ＝ 1.3 kΩ, C ＝ 50 pF*2 外部プルアップ抵抗の電源電圧 3.6 V 時 fCP*1 ＞ 20 MHz, R ＝ 1.6 kΩ, C ＝ 50 pF*2 「ストップ」条件セットアップ時間 SCL ↑→ SDA ↑ 「ストップ」条件と「スタート」 条件との間のバスフリー時間 tSUSTO tBUS 外部プルアップ抵抗の電源電圧 5.5 V 時 R ＝ 1.3 kΩ, C ＝ 50 pF*2 外部プルアップ抵抗の電源電圧 3.6 V 時 R ＝ 1.6 kΩ, C ＝ 50 pF*2 ＊ 1：fCP は内部動作クロック周波数です。「 (1) クロックタイミング規格」を参照してください。 ＊ 2：R と C は SCL, SDA ラインのプルアップ抵抗と負荷容量です。 ＊ 3：最大 tHDDAT は少なくともデバイスの SCL 信号の “L” 区間 (tLOW) を延長していないということを満たしていなければ なりません。 （注意事項）VCC ＝ VCC3 ＝ VCC5 SDA tHDSTA tSUDAT tLOW tBUS SCL tHDSTA DS07-13742-2 tHDDAT tHIGH tSUSTA tSUSTO 35 MB90980 シリーズ (9) トリガ入力タイミング (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端子名 条 件 入力パルス幅 tTRGH tTRGL ADTG, IRQ0 ∼ IRQ7 ⎯ 規 格 値 単位 備 考 最 小 最 大 5 tCP* ⎯ ns 通常動作時 1 ⎯ µs ストップモード時 ＊ : tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。 IRQ0 ∼ IRQ7 ADTG 0.8 VCC 0.8 VCC 0.2 VCC tTRGH 0.2 VCC tTRGL (10) アップダウンカウンタタイミング (VCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端子名 条 件 規 格 値 最 小 最 大 単位 AIN 入力 “H” パルス幅 tAHL 8 tCP* ⎯ ns AIN 入力 “L” パルス幅 tALL 8 tCP* ⎯ ns BIN 入力 “H” パルス幅 tBHL 8 tCP* ⎯ ns BIN 入力 “L” パルス幅 tBLL 8 tCP* ⎯ ns AIN ↑→ BIN ↑時間 tAUBU 4 tCP* ⎯ ns BIN ↑→ AIN ↓時間 tBUAD 4 tCP* ⎯ ns AIN ↓→ BIN ↑時間 tADBD 4 tCP* ⎯ ns BIN ↓→ AIN ↑時間 tBDAU 4 tCP* ⎯ ns BIN ↑→ AIN ↑時間 tBUAU 4 tCP* ⎯ ns AIN ↑→ BIN ↓時間 tAUBD 4 tCP* ⎯ ns BIN ↓→ AIN ↑時間 tBDAD 4 tCP* ⎯ ns AIN ↓→ BIN ↑時間 tADBU 4 tCP* ⎯ ns ZIN 入力 “H” パルス幅 tZHL 4 tCP* ⎯ ns ZIN 入力 “L” パルス幅 tZLL 4 tCP* ⎯ ns AIN0, AIN1, BIN0, BIN1 ZIN0, ZIN1 負荷条件 80 pF 備 考 ＊ : tCP は内部動作クロックサイクルタイムです。「 (1) クロックタイミング規格」を参照してください。 36 DS07-13742-2 MB90980 シリーズ tAHL 0.8 VCC tALL 0.8 VCC AIN 0.2 VCC tAUBU tBUAD tADBD 0.8 VCC 0.2 VCC tBDAU 0.8 VCC BIN 0.2 VCC tBHL 0.8 VCC 0.2 VCC tBLL 0.8 VCC BIN 0.2 VCC tBUAU tAUBD tBDAD 0.2 VCC tADBU 0.8 VCC AIN 0.2 VCC 0.8 VCC ZIN 0.8 VCC tZHL tZLL 0.2 VCC DS07-13742-2 0.2 VCC 37 MB90980 シリーズ 5. A/D 変換部電気的特性 (VCC ＝ AVCC ＝ 2.7 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0.0 V, 2.7 V ≦ AVRH, TA ＝− 40 °C ∼＋ 85 °C) 項 目 記号 端子名 分解能 ⎯ 総合誤差 規 格 値 単位 最 小 標 準 最 大 ⎯ ⎯ ⎯ 10 bit ⎯ ⎯ ⎯ ⎯ ± 3.0 LSB 直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 2.5 LSB 微分直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 1.9 LSB VOT AN0 ∼ AN7 VFST AN0 ∼ AN7 変換時間 ⎯ ⎯ アナログポート入力電流 IAIN アナログ入力電圧 ゼロトランジション電圧 フルスケール トランジション電圧 基準電圧 電源電流 基準電圧供給電流 チャネル間バラツキ 備 考 V 1 LSB ＝ (AVRH − AVSS) / 1024 AVRH − 3.5 LSB AVRH − 1.5 LSB AVRH ＋ 0.5 LSB V 1 LSB ＝ (AVRH − AVSS) / 1024 3.68 ＊ 1 ⎯ ⎯ µs AN0 ∼ AN7 ⎯ 0.1 10 µA VAIN AN0 ∼ AN7 AVSS ⎯ AVRH V ⎯ AVRH AVSS ＋ 2.2 ⎯ AVCC V IA AVCC ⎯ 1.4 3.5 mA IAH AVCC ⎯ IR AVRH IRH ⎯ AVSS − 1.5 LSB AVSS ＋ 0.5 LSB AVSS ＋ 2.5 LSB ⎯ 5 ＊2 µA ⎯ 94 150 µA AVRH ⎯ ⎯ ＊2 µA AN0 ∼ AN7 ⎯ ⎯ 5 4 LSB ＊ 1：マシンクロック 25 MHz 時 ＊ 2：A/D コンバータ非動作時 , CPU ストップ時の電流 (VCC ＝ AVCC ＝ AVRH ＝ 3.0 V 時 ) ・アナログ入力の外部インピーダンスとサンプリング時間について ・ サンプルホールド付きA/Dコンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に は , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。 アナログ入力回路模型図 R アナログ入力 コンパレータ C サンプリング時 ON R C MB90982 2.5 kΩ ( 最大 ) 31.0 pF ( 最大 ) MB90F983 1.9 kΩ ( 最大 ) 25.0 pF ( 最大 ) ( 注意事項 ) 数値は参考値です。 38 DS07-13742-2 MB90980 シリーズ ・ A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間を最 小値より長くなるようにレジスタ値 , 動作周波数を調整するか , 外部インピーダンスを下げてご使用ください。 ・外部インピーダンスと最小サンプリング時間の関係 ( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 ) MB90F983 100 ( 外部インピーダンス＝ 0 kΩ ∼ 100 kΩ の場合 ) MB90982 外部インピーダンス [kΩ] 90 外部インピーダンス [kΩ] MB90F983 20 80 70 60 50 40 30 20 10 MB90982 18 16 14 12 10 8 6 4 2 0 0 0 5 10 15 20 25 30 35 0 1 2 3 4 5 6 7 8 最小サンプリング時間 [µs] 最小サンプリング時間 [µs] ・ サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 µF 程度のコンデンサを接続してください。 ・誤差について ｜ AVRH − AVSS ｜が小さくなるに従って , 相対的な誤差は大きくなります。 （注意事項）サンプリング時間 , コンペア時間について 3.6 V ≧ AVCC ≧ 2.7 V のとき , サンプリング時間：1.92 µs, コンペア時間：1.1 µs です。動作周波数によって , この値を下回らないように設定してください。 ・フラッシュメモリ書込み / 消去特性 項 目 条 件 規 格 値 単位 備 考 15 s 内部での消去前書込み時間を除く 7 ⎯ s 内部での消去前書込み時間を除く ⎯ 16 3600 µs システムレベルのオーバヘッド 時間を除く 10000 ⎯ ⎯ cycle 10 ⎯ ⎯ year 最 小 標準 最 大 ⎯ 1 TA ＝＋ 25 °C, VCC ＝ 3.0 V ⎯ 書込み / 消去回数 ⎯ フラッシュメモリ データ保持期間 平均 セクタ消去時間 チップ消去時間 ワード (16 ビット幅 ) 書込み時間 TA ＝＋ 85 °C ＊ ＊：テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度＋ 85 °C へ換 算しています ) 。 DS07-13742-2 39 MB90980 シリーズ ・X0/X1, X0A/X1A の使用方法について 水晶発振器での使用時 X1 プルアップ 抵抗 1 X0 X0A ダンピング 抵抗 1 C2 内蔵 ダンピング 抵抗 0 X1A ダンピング 抵抗 2 C1 C3 通常使用時 内蔵ダンピング抵抗 0 : Typ 600 kΩ 下記の各素子については , 振動子 メーカごとに問い合わせ願います。 プルアップ抵抗 1, ダンピング抵抗 1, 2, C1 ∼ C4 C4 ・外部クロック入力時の使用例 X0 MB90980 シリーズ 開放 40 X1 DS07-13742-2 MB90980 シリーズ ■ オーダ型格 型 格 MB90F983PMC1 MB90982PMC1 DS07-13742-2 パッケージ 備 考 プラスチック・LQFP, 64 ピン (FPT-64P-M24) 41 MB90980 シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 64 ピン (FPT-64P-M24) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 10.0 × 10.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm MAX 質量 0.32 g コード（参考） P-LFQFP64-10×10-0.50 プラスチック・LQFP, 64 ピン （FPT-64P-M24） 注 1）* 印寸法はレジン残りを含まず。 注 2）端子幅および端子厚さはメッキ厚を含む。 注 3）端子幅はタイバ切断残りを含まず。 12.00±0.20(.472±.008)SQ * 10.00±0.10(.394±.004)SQ 48 0.145±0.055 (.006±.002) 33 49 32 Details of "A" part 0.08(.003) +0.20 1.50 –0.10 +.008 .059 –.004 INDEX 64 0˚~8˚ 17 (Mounting height) 0.10±0.10 (.004±.004) (Stand off) "A" LEAD No. 1 16 0.50(.020) 0.20±0.05 (.008±.002) 0.08(.003) M ©2005-2008 FUJITSU MICROELECTRONICS LIMITED F64036S-c-1-2 C 2005 FUJITSU LIMITED F64036S-c-1-1 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) 0.25(.010) 単位：mm （inches） 注意：括弧内の値は参考値です。 最新の外形寸法図については , 下記の URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 42 DS07-13742-2 MB90980 シリーズ ■ 本版での主な変更内容 ページ 場所 ⎯ ⎯ 38 5. A/D 変換部電気的特性 41 ■ オーダ型格 42 ■ パッケージ・外形寸法図 変更箇所 パッケージ変更 FPT-64P-M03 → FPT-64P-M24 ゼロトランジション電圧 , フルスケールトランジション電圧の 表記方法を修正 オーダ型格を変更 MB90982 → MB90982PMC1 MB90F983 → MB90F983PMC1 パッケージ図変更 FPT-64P-M03 → FPT-64P-M24 変更箇所は , 本文中のページ左側の｜によって示しています。 DS07-13742-2 43 MB90980 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 ビジネス推進部