Stratix IV GX デバイスでのプリエンファ シスとリニア・イコライゼーション機能 の理解 この資料は英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。こちらの日本語版は参考用としてご利用ください。設計の際 には、最新の英語版で内容をご確認ください。 AN-602-1.0 バックプレーンによって移動する高速信号は、高周波に依存する損失です。特に表 皮効果や誘電損失です。これらの損失により、信号の高周波成分を著しく低下し、 減衰させることができます。これにより、レシーバが信号を解釈することも困難に なります。この問題に対処して高速信号品質を向上させるまために、Stratix® IV GX デバイスは、プリエンファシスとリニア・イコライゼーションンを提供します。 このアプリケーション・ノートでは、Stratix IV GX デバイスのトランスミッタ・プリ エンファシスおよびレシーバ・イコライゼーションの動作に関する情報を提供しま す。具体的な例には、タイム・ドメイン、周波数領域（あるいはその両方）で、こ れらの 2 つの特徴によって影響された信号がどのように改善される方法を示します。 Stratix IV GX デバイスのトランスミッタ・プリエンファシス レシーバの理想的な信号は、シンボル・インターバル内での遷移を完了します。し かし、信号が損失バックプレーンを通過する時、遷移は、隣接するインターバルに 拡張されます。この効果は、シンボル間干渉（ISI）と呼ばれています。プリエン ファシスの目的は、信号に遅延や反転を適用し、適切な重みを持つ元の信号に戻し て追加します。これによって近隣のデータ・シンボルから「拡張」または ISI を補償 します。図 1 に、遅延逆重量補正のサンプルを示しています。 図 1. プリエンファシス付き ISI 補償 Original Signal Weighted Delay Inverse of Original Signal Compensated Signal © 2010 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera’s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services. 2010 年 12 月 Altera Corporation Subscrib 1–2 Stratix IV GX デバイスのトランスミッタ・プリエンファシス チャネルの特性に応じて、一つの単純遅延、反転、および重みのプロセスは、ター ゲットの補償を達成するためには十分ではありません。例えば、図 1 に示される補 正は、カーソルの前の拡張ではなく、メイン・カーソル（メイン・パルス）の後の 拡張を低減します。先に現在のカーソルの信号を縮小し、反転すると、Pre-Cursor ISI に対処することができます。 最適なチャネル損失の補償を達成するために、1 つのプリエンファシスの設定で異な る遅延、重み、および極性を組み合わせることができます。したがって、実際のプ リエンファシスの実装では、一般的に異なる遅延単位の後で信号を参照して別の 「タップ」と有限インパルス応答（FIR）フィルタと同じように動作します。 周波数領域では、プリエンファシスは、データ・ストリーム内のすべての遷移に高 周波エネルギーを高めます。 Stratix IV GX デバイスのプリエンファシス機能 Stratix IV GX のトランスミッタは 4 つのプログラマブル・ドライバが含まれています。 一つは、プリエンファシスの有無にかかわらず、基本振幅を制御するメイン・ドラ イバ、VOD、です。他の 3 つは、プリエンファシス・タップです：プリタップ、第一 ポスト・タップ、および第二ポスト・タップ。極性の設定は、プリタップと第二ポ スト・タップのためにも利用可能です。複数のプログラマブル・プリエンファシス・ タップと極性の柔軟性は、異なるチャネルの特性を持つバックプレーンの多数に対 処することができます。図 2 には、VOD および第三プリエンファシス・タップを備え た Stratix IV GX プリエンファシス・ディジタル・フィルタを示しています。 図 2. プリエンファシス・デジタル・フィルタ Pre-tap Z +1 +/- VOD 1st Post-tap Z –1 2nd Post-tap Z –2 +/- Pre-emphasis Digital Filter 図 3 には、差動プリエンファシス信号が第一ポスト・タップで生成される方法を示 しています。オリジナルの Positive-leg Signal Vp（T）は単位遅延 Positive-leg Signal Vp （T-1）と比較されます。プリエンファシスの重みは x （0<x<1）と仮定して、Vp（T） 信号と重み付け x*Vp（T-1）信号がエンファシスされた信号（Positive-leg）との差に なります。エンファシス信号の Negative-leg も同様に生成されます。プリエンファシ スされた差動信号は、Positive-leg 信号と Negative-leg 信号から区別されます。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–3 Stratix IV GX デバイスのトランスミッタ・プリエンファシス 図 3. プリエンファシス信号の生成 0 1 1 1 0 0 0 Vp(T) Original Signal Positive-Leg 0 0 1 1 1 0 0 Vp(T–1) Unit-Delayed Signal Positive-Leg 0 0 x x x 0 0 x*Vp(T–1) Weighted Tap Signal Positive-Leg 0 1 1 -x 1 -x -x 0 0 1 0 0 0 1 1 1 Vn(T) Original Signal Negative-Leg 1 -x -x 0 0 1 1 -x 1 -x Vn(T) – x*Vn(T–1) Pre-emphasized Signal Negative-Leg x-1 1+x 1 -x 1 -x -1 -x x-1 x-1 Vp(T) – x*Vp(T–1) – Vn(T) + x*Vn(T–1) Vp(T) – x*Vp(T–1) Pre-emphasized Signal Positive-Leg Pre-emphasized Signal Differential 各プリエンファシス・タップの影響 以下の分析では、最適な波形とシミュレーション波形の各タップの影響を示します。 長さの 1s と長さの 0s のパターンは、この目的のために使用されます。図 4 には、 長さの 1s と長さの 0s で、データのパターンのサンプルを示しています。連続した ビットでプリエンファシスの効果は、このようなパターンで表示されていないため、 1010 高周波のパターンは、本研究では適していません。ランダムな遷移が結合して 別のタップの影響を複雑にするため、疑似ランダム・バイナリ・シーケンス（PRBS） が適切ではありません。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–4 Stratix IV GX デバイスのトランスミッタ・プリエンファシス 図 4. 長さの 1s および 0s でのデータ・パターンのサンプル シミュレーションでは、VOD=8 mA および 100-Ω 内部終端で、パッケージなしの Stratix IV GX HSSI Verilog-A のバッファ・モデルの 5 Gbps で動作しています。以下のシ ミュレーション波形は、差動バッファの出力にプローブされます。緑色の波形は、 プリエンファシスなしで信号を表します。紫色の波形は、プリエンファシス付きの 信号を表します。2 番目のポスト・タップとプリ・タップの茶色の波形もプリエン ファシスの信号ですが、極性は異なります。 1 番目のポスト・タップは通常最も効果的なタップです。それは変遷のすぐ後にビッ ト期間をエンファシスし、残留ビット（図 5）を解除エンファシスします。1 番目の ポスト・タップおよび VOD を結合する時にノン・リニアな飽和効果があるため、VOD 以上をエンファシスすることは VOD 以下にエンファシスしないほど重要ではありま せん。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–5 Stratix IV GX デバイスのトランスミッタ・プリエンファシス 図 5. 1 番目のポスト・タップの影響 a）最適な 1 番目のポスト・タップの影響 （VOD=1 であり、x はタップの重量と仮定します） (V) : t(s) 1tap ON 1tap OFF b）Stratix IV GX の 1 番目のポスト・タップのシミュレーション 第 2 番目のポスト・タップは、移行の後に最初の 2 ビットをエンファシスし、残留 ビットを解除エンファシスします。第 2 番目のポスト・タップで異なる極性が反対 になります（図 6）。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–6 Stratix IV GX デバイスのトランスミッタ・プリエンファシス 図 6. 第 2 番目のポスト・タップの影響 a）最適な 2 番目のポスト・タップの影響 （VOD=1 であり、x はタップの重量と仮定します） (V) : t(s) No Pre-tap 2nd tap = 7 2nd tap = -7 b）Stratix IV GX の 2 番目のポスト・タップのシミュレーション プリタップは移行前にビットを解除エンファシスし、残留ビットをエンファシスし ます。プリタップ上の異なる極性が反対になります（図 7）。DFE 機能付きのレシー バのシステムでは、プリタップが重要です。DFE は、ポスト・カーソル ISI のみ対処 するため、Stratix IV GX デバイスでのプリタップでは、プリカーソル ISI の影響が最 小化されます。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–7 Stratix IV GX デバイスのトランスミッタ・プリエンファシス 図 7. プリタップの影響 a）最適な プリ・タップの影響 （VOD=1 であり、x はタップの重量と仮定します） (V) : t(s) Pre-tap = -7 No Pre-tap Pre-tap = 7 b）Stratix IV GX プリ・タップのシミュレーション 図 8 には、プリエンファシスのない非可逆チャネル（左図参照）の後、およびプリ エンファシス・タップ付き（右図参照）の特定の PRBS-7 のパターンのアイ・ダイア グラムを示しています。2 つのアイの間に有意な差は、プリエンファシスが損失チャ ネルを介してシグナル・インテグリティを改善する方法を示します。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–8 Stratix IV GX デバイスのトランスミッタ・プリエンファシス 図 8. タップ付きの場合およびタップなしの場合のデータ・パターンのアイ・ダイアグラム （注 1） 図 8 の注 : (1) 2 ケースのマーカーの測定値を比較すると、アイの幅は、61.7 ps から約 98.72 ps まで、37 ps または 60％のゲインに増加しま した。同様に、アイの高さは 108.9 mV から約 178.9 mV まで、70 mV または 64.3％の増加に増加しました。 プリエンファシスの変更の量 プリエンファシスは、多くの場合、プリエンファシス・タップを通じて得られた割 合で定量しています。式 1–1 に示すように、エンファシスされた信号（V1）とデエ ンファシス信号（V2）の振幅から割合を計算することができます。 式 1–1. % Voltage change = [ ( V 1 – V 2 ) ⁄ V 2 ] × 100 dB increase = 20 log ( V 1 ⁄ V 2 ) VOD が V にセットされ、プリエンファシス・タップ重量が x であることと仮定しま す。エンファシスされた信号振幅は V1=V+x です。また、ディエンファシスされた信 号振幅は V2=V-x です。式 1–1 には V1 と V2 を交換すると式 1–2 につながるようにな ります。 式 1–2. % Voltage change = [ 2x ⁄ ( V – x ) ] × 100 dB increase = 20 log [ ( V + x ) ⁄ ( V – x ) ] 式 1–2 に、プリエンファシス・タップ設定と VOD の設定がプリエンファシス・タッ プによって達成されるパーセンテージを影響する方法を示しています。 ■ プリエンファシス・タップが大きいほど、変化率は多くなります。 ■ VOD が大きいほど、変化率は少なくなります。 図 9 には、異なる VOD および第 1 番目のポスト・タップの設定で達成された変化率 の例を示しています。上部の波形は、VOD = 6 mA であり、タップ 1 = 21 です。パーセ ンテージが 165％で定量化されます。中央の波形は、8 mA に VOD を増大し、同じ タップ 1 の設定を使用しています。割合は 80.3% に減少されます。下の波形は、中 央の波形と同じ VOD を使用していますが、タップ 1 の設定値を 14 に減少されます。 パーセンテージは 45.7% に減少されます。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–9 Stratix IV GX デバイスのトランスミッタ・プリエンファシス 図 9. VOD およびプリエンファシスのタップ設定での変化率のバリエーション (V) : t(s) VOD = 6 mA, tap1 = 21 (V) : t(s) VOD = 8 mA, tap1 = 21 (V) : t(s) VOD = 8 mA, tap1 = 14 アルテラのトランスミッタは、プリエンファシスとディエンファシスの両方を実装 しています。それは、高周波のコンポーネントを増加し、低周波のコンポーネント を減少します。エンファシスの総量は、プリエンファシスとディエンファシスの間 の差です。この実装の利点は、従来のプリエンファシスより少ない電力消費を放逸 して、 エンファシスの同量を達成することです。 プリエンファシスの制約 プリエンファシスは、隣接チャネルでのクロス・トークを増加させる信号のエッジ・ レートを増加させます。プリエンファシスは遷移ビットをエンファシスし、残留 ビットをディエンファシスするため、チャネルに沿った任意の不連続がある場合に、 不連続での反射は、プリエンファシスなしの場合より複雑です。クロス・トークで のプリエンファシスやチャネルの不連続の影響が非常に大きく依存しているため、 影響が最小限であることを保証するためにシミュレーションが必要です。 プリエンファシスの選択は、レシーバでの信号の整合性のキーとなります。オーバ・ エンファシスは、レシーバの信号品質を支援するのではなく、劣化する傾向があり ます。Stratix IV GX デバイスは、指定されたバック・プレーンに最適なプリエンファ シス設定を決定したりシミュレートする複数のツール・キットを提供しています。 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–10 Stratix IV GX レシーバのリニア・イコライゼーション Stratix IV GX レシーバのリニア・イコライゼーション レシーバのイコライゼーションは、伝送チャネルを介して高周波損失を克服するた めに別の信号調節機能です。イコライザは、周波数帯の内部に内容を昇圧し、高周 波数および低周波数の内容の両方が外に減衰させるバンド・パス・フィルタとして 機能します。図 10 には、補償チャネル損失のイコライゼーションの例を示していま す。3.25 GHz におけるチャネル損失は約 –16.5 dB です。イコライゼーションは、エン ドのゲインが –1.6 dB をもたらし、3.25 GHz で 14.9 dB でゲインを増幅します。 図 10. 補償チャネル損失のイコライゼーション (dBV) : f(Hz) Channel Loss Gain after Channel and Equalization Equalization Gain Stratix IV GX デバイスのプログラマブル・リニア・イコライゼーション Stratix IV GX レシーバがプログラマブル・コモン・モード電圧（RX Vcm）、イコライ ゼーション、DC ゲイン、およびオンチップ終端（OCT）の設定をサポートしていま す。Stratix IV GX レシーバには、オプションのアダプティブ・イコライゼーションの ADCE をサポートしている場合があります。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–11 Stratix IV GX レシーバのリニア・イコライゼーション 図 11 に、Stratix IV GX レシーバ入力バッファを示しています。 図 11. レシーバ入力バッファ プログラマブル・リニア・イコライゼーションは 6.5 Gbps で最適化されています。 2.6 dB（モード 0）から 17.8 dB（モード 15）に高周波成分を大きくする 16 イコライ ゼーション・モードがあります。図 12 には、Stratix IV GX レシーバで提供される異な るイコライゼーション・モードのイコライザのゲイン曲線を示しています。 図 12. リニア・イコライゼーションのゲイン曲線 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–12 Stratix IV GX レシーバのリニア・イコライゼーション Stratix IV GX レシーバのリニア・イコライゼーションによる信号品質 図 13 には、非可逆チャネル上のイコライゼーション補償の例を示しています。4 つ のイコライゼーション・モード（モード 0、モード 5、モード 10、モード 15）は チャネルの出力データ・ストリームに適用されます。すべてのアイ・ダイアグラム は、イコライザ出力でプローブされる差動信号です。 ■ モード 0 は、非常に小さな高周波ブーストを提供します。アイは完全にするため、 チャネル損失が閉じられます。 ■ モード 5 は、高周波ブーストから制限されるアイ開口部を実現しています。 ■ モード 10 は、はるかに高周波ブーストを提供し、アイは 400 mV のアイの高さで大 きく広がっています。 ■ モード 15 は、ほとんどの高周波ブーストを持っていますが、アイには、モード 10 のようにクリーンではありません。この動作は、オーバ・イコライゼーションと 呼ばれています。 図 13. イコライゼーション出力のアイ・ダイアグラム Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–13 Stratix IV GX レシーバのリニア・イコライゼーション リニア・イコライザの周波数依存性 リニア・イコライザは周波数に依存です。最適な周波数でのブーストでおよび他の 周波数でのブーストが大幅に異なることがあります。異なるデータ・レートでの正 弦波入力でイコライゼーション出力を理解することによって、この動作を見ること ができます。 図 14 に、6.5 Gbps の正弦波入力（マゼンタ）はイコライザに送信されます。イコラ イザの出力（緑、茶色、紫、青の波形）は 550 mV によって増幅されています。しか し、650 Mbps（図 15）での正弦波入力で、イコライゼーションは、最高のイコライ ゼーションの設定で、87 mV のみ増幅します。キーは、イコライザのゲインのピー ク周波数であります。6.5 Gbps の入力データは、ピーク周波数で動作していますが、 650 Mbps の入力はピーク周波数のわずか 10％で動作しています。図 12 に示すよう に、近い入力データの周波数をピーク周波数になると、イコライザはより多くのイ コライゼーション・ゲインが提供されています。 図 14. 6.5 Gbps の正弦波入力に対するレシーバのイコライザ応答 2010 年 12 月 Altera Corporation Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–14 結論 図 15. 650 Mbps の正弦波入力に対するレシーバのイコライザ応答 リニア・イコライゼーションの制約 リニア・イコライゼーションに関係なく、データ信号やノイズの入力ストリームの 高周波成分を増幅します。チャネルに導入されたノイズがイコライゼーションの最 適な周波数範囲内にある場合、ノイズ・コンポーネントが増大され、データ・スト リームとクロック・データ・リカバリ（CDR）の正しいサンプリングに影響を与えま す。 プリエンファシスと同様に、イコライゼーションの選択は、イコライザ出力のシグ ナル・インテグリティのキーとなります。オーバ・イコライゼーションは、信号品 質を改善させる変わりに、信号品質を低下させます。Stratix IV GX デバイスは、指定 されたバック・プレーンでの最高のレシーバ・イコライゼーション設定を決定し、 シミュレートする複数のツール・キットを提供しています。 結論 このアプリケーション・ノートでは、プリエンファシスとリニア・イコライゼー ションは、高周波損失を補償する方法について説明します。ビットへの移行を増幅 するために、プリエンファシスは、隣接するシンボルを反転、シフト、および縮小 します。リニア・イコライザは、特定の周波数範囲で利得を増幅させます。 Stratix IV GX デバイスは、プログラマブル・プリエンファシスとリニア・イコライ ゼーションを提供します。Stratix IV GX トランスミッタにおけるプリエンファシスは、 プログラマブル重量と極性付きの 1 つのプリ・タップおよび 2 つのポスト・タップ があります。Stratix IV GX レシーバのリニア・イコライゼーションは、6.5 Gbps で最 適化し、2.6 dB から 17.8 dB の高周波ブーストを提供する 16 種類のモードがありま す。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation 1–15 改訂履歴 プリエンファシスとリニア・イコライゼーションは、高周波のチャネルの損失を補 償するために一緒に実行することができます。設定の選択は、最適な補償を達成す るためにプリエンファシスとリニア・イコライゼーションのために非常に重要です。 Stratix IV GX デバイスは、最適な設定を決定、またはシミュレートする複数のツー ル・キットを提供しています。 改訂履歴 表 1 に、このアプリケーション・ノートの改訂履歴を示します。 表 1. 改訂履歴 日付 2010 年 11 月 2010 年 12 月 バージョン 1.0 Altera Corporation 変更内容 初版。 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 1–16 改訂履歴 Cyclone IV GX デバイスのダイナミック・リコンフィギュレーションの実装 2010 年 12 月 Altera Corporation