1.6 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–13703–7
マイクロコントローラ 16 ビットオリジナル
CMOS
MB90540G/545G シリーズ
MB90F543G(S)/F546G(S)/F548G(S)/F549G(S)/549G(S)/V540G
MB90543G (S) /547G (S) /548G (S) /F548GL (S)
■ 概 要
MB90540G/545G シリーズは , FULL-CAN および FLASH ROM を搭載し , 自動車用および産業向けに設計された , 汎用
の富士通マイクロエレクトロニクス 16 ビットマイクロコントローラです。オンボード CAN インタフェース (MB90540G
シリーズ：2 チャネル , MB90545G シリーズ：1 チャネル ) は , CAN V2.0A 仕様および CAN V2.0B 仕様に準拠し , 非常に柔
軟性のあるメッセージ・バッファリング機能をサポートしています。そのため , 通常のフル CAN より多くの機能が利用可
能です。
F2MC-16LX CPU コアの命令体系は , F2MC* ファミリの AT アーキテクチャを継承し , 高級言語対応命令の追加やアド
レッシングモードの拡張 , 乗除算命令の強化 , ビット処理命令の充実化を図っています。さらに , 32 ビットアキュムレータ
の搭載により , ロングワードデータの処理も可能です。
周辺リソースとしては , 8/10 ビット A/D コンバータ , UART (SCI) , I/O 拡張シリアルインタフェース , 8/16 ビット PPG
タイマ , 入出力タイマ ( インプットキャプチャ (ICU) , アウトプットコンペア (OCU) ) などを内蔵しています。
＊：F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の商標です。
■ 特 長
・ クロック
PLL クロック逓倍回路内蔵
原発振の 2 分周もしくは原発振の 1 逓倍∼ 4 逓倍
最小命令実行時間 , 62.5 ns ( 原発振 4 MHz, PLL 4 逓倍：マシンクロック 16MHz, VCC ＝ 5.0 V 動作時 )
サブシステムクロック：32 kHz
・ コントローラ用途に最適な命令体系
豊富なデータタイプ ( ビット , バイト , ワード , ロングワード )
豊富なアドレッシングモード (23 種類 )
符号付き乗除算命令 , RETI 命令機能強化
32 ビットアキュムレータの採用による高精度演算の強化
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2002-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.10
MB90540G/545G シリーズ
・ 高級言語 (C 言語 ) / マルチタスクに対応する命令体系
システムスタックポインタの採用
各種ポインタ間接命令の強化
バレルシフト命令
・ プログラムパッチ機能 (2 アドレスポインタ分あり )
・ 実行速度の向上：4 バイトの命令キュー
・ 強力な割込み機能：8 レベル , 34 要因の強力な割込み機能
・ CPU に依存しない自動データ転送機能
拡張インテリジェント I/O サービス機能 (EI2OS)
・ 内蔵 ROM 容量と ROM タイプ
マスク ROM
：256 K バイト / 64 K バイト / 128 K バイト
フラッシュROM ：128K バイト / 256K バイト
内蔵 RAM 容量 ：2K バイト /4K バイト /6K バイト /8K バイト ( エバリュエーションチップ )
・フラッシュROM
自動プログラミング機能 , Embedded Algorithm をサポート
書き込みコマンド / 消去コマンド / 消去 - 中断コマンド / 再開コマンド
アルゴリズム完了フラグ
固定ブート・セクタを示すためのハードワイヤード・リセット・ベクタを使用可能
ブロック毎の消去が可能
外部プログラミング電圧によるブロック保護
・低消費電力 ( スタンバイ ) モード
スリープモード (CPU 動作クロックを停止するモード )
ストップモード ( 原発振を停止するモード )
CPU 間欠動作モード
時計モード
ハードウェアスタンバイモード
・ プロセス：CMOS テクノロジ (0.5 µm プロセス )
・ I/O ポート汎用入出力 ：81 本
・ タイマ
ウォッチドッグタイマ
：1 チャネル
8/16 ビット PPG タイマ
：8 / 16 ビット× 4 チャネル
16 ビットリロードタイマ ：2 チャネル
・ 16 ビット入出力タイマ
16 ビットフリーランタイマ ：1 チャネル
：8 チャネル
インプットキャプチャ
アウトプットコンペア ：4 チャネル
・ I/O 拡張シリアルインタフェース：1 チャネル
・ UART0
全二重ダブルバッファ (8 ビット長 ) 付き
クロック非同期またはクロック同期 ( スタート / ストップビットあり ) 転送が使用可能
・ UART1 (SCI)
全二重ダブルバッファ (8 ビット長 ) 付き
クロック非同期またはクロック同期シリアル転送 (I/O 拡張シリアル ) が使用可能
・ 外部割込み回路 (8 チャネル )
外部入力による拡張インテリジェント I/O サービス (EI2OS) の起動 , および外部割込み発生用のモジュール
・ 遅延割込み発生モジュール：タスク切換え用の割込み要求を発生
・ 8/10 ビット A/D コンバータ (8 チャネル )
8/10 ビットの分解能切換え可能
外部トリガ入力による起動が可能
変換時間：26.3 µs
（続く）
2
DS07–13703–7
MB90540G/545G シリーズ
（続き）
・ FULL-CAN インタフェース
MB90540G シリーズ：2 チャネル
MB90545G シリーズ：1 チャネル
バージョン 2.0 パート A およびパート B 準拠
柔軟性のあるメッセージバッファリング機能 ( メールボックスと FIFO バッファリングの併用が可能 )
・ 外部バスインタフェース：最大 16 M バイトのアドレス空間を使用可能
・ パッケージ：QFP-100, LQFP-100
DS07–13703–7
3
MB90540G/545G シリーズ
■ 品種構成
品 名
項 目
オンチップ PLL クロック逓倍方式 ( × 1, × 2, × 3, × 4, PLL 停止時 1/2)
最小命令実行時間 62.5 ns ( マシンクロック 16MHz, 原発振 4MHz を PLL で 4 逓倍 )
ROM 容量
フラッシュメモリ：
MB90F543G (S) /F548G (S) /F548GL (S) :
128 K バイト
MB90F549G (S) /F546G (S) :
256 K バイト
マスク ROM：
MB90547G (S) : 64 K バイト
MB90543G (S) /548G (S) :
128 K バイト
MB90549G (S) : 256 K バイト
RAM 容量
MB90F548G (S) /F548GL(S)：4 K バイト
MB90F543G(S)/F549G(S)：6 K バイト
MB90F546G (S) ：8 K バイト
MB90547G (S) : 2 K バイト
MB90548G (S) : 4 K バイト
MB90543G (S) /549G (S) :
6 K バイト
クロック
MB90543G/547G/548G/549G
MB90F543G/F548G/F549G/F546G/
：2 系統品
F548GL：2 系統品
MB90F543GS/F548GS/F549GS/F546GS/ MB90543GS/547GS/548GS/
549GS ：1 系統品
F548GLS：1 系統品
外部
8 Kbyte
2 系統品＊ 1
*3
動作電源電圧
− 40 °C ∼ 105 °C
動作温度
パッケージ
MB90V540G
F2MC-16LX CPU
CPU
システムクロック
MB90543G (S)
MB90547G (S)
MB90548G (S)
MB90549G (S)
MB90F543G (S) /
F548G (S) /F549G (S) /F546G (S) /
MB90F548GL (S)
QFP100, LQFP100
PGA-256
⎯
無
エミュレータ
専用電源＊ 2
UART0
全 2 重ダブルバッファ方式
非同期 / 同期転送 ( スタート / ストップビット付 ) をサポートします。
ボーレート 4808/5208/9615/10417/19230/38460/62500/500000 bps ( 非同期 )
システムクロック＝ 16 MHz 時 500 K/1 M/2 Mbps ( 同期 )
UART1 (SCI)
全 2 重ダブルバッファ方式
非同期 ( スタート / ストップ同期 ) および CLK 同期通信
ボーレート 1202/2404/4808/9615/19230/31250/38460/62500 bps ( 非同期 )
6, 8, 10, 12, 16 MHz 時 62.5 K/125 K/250 K/500 K/1 M/2Mbps ( 同期 )
シリアル I/O
MSB または LSB から転送開始可能です。
内部クロック同期転送および外部クロック同期転送をサポートします。
ポジティブエッジとネガティブエッジクロック同期をサポートします。
ボーレートシステムクロック＝ 16 MHz 時 31.25 K/62.5 K/125 K/500 K/1 Mbps
A/D コンバータ
10 ビットまたは 8 ビットの分解能
8 本の入力 ch
変換時間：26.3 µs (1 ch あたり )
16 ビット
リロードタイマ
(2 ch)
動作クロック周波数 fsys/21, fsys/23, fsys/25 (fsys ＝システムクロック周波数 )
外部イベントカウント機能をサポートします。
オーバフロー時に割込み信号を出力します。
16 ビット
フリーランタイマ
アウトプットコンペア (ch.0) との照合時に , タイマクリアをサポートします。
動作クロック周波数 fsys/22, fsys/24, fsys/26, fsys/28 (fsys ＝システムクロック周波数 )
16 ビット
16 ビットフリーランタイマと照合時に , 割込み信号を出力します。
アウトプットコンペア 16 ビットキャプチャレジスタ× 4 本
(4 ch)
一対のコンペアレジスタを出力信号生成に使用可能です。
（続く）
4
DS07–13703–7
MB90540G/545G シリーズ
（続き）
品 名
項 目
MB90F543G (S) /F548G (S) /
F549G (S) /F546G (S) /
MB90F548GL (S)
MB90543G (S)
MB90547G (S)
MB90548G (S)
MB90549G (S)
MB90V540G
16 ビット
立上りエッジ , 立下りエッジ , またはその両方を検出します。
インプットキャプチャ 16 ビットキャプチャレジスタ× 4 本
(8 ch)
外部イベント時に割込み信号を出力します。
8 ビットと 16 ビットの動作モードをサポートします。
8 ビットリロードカウンタ× 8 本
L パルス幅用の 8 ビットリロードレジスタ× 8 本
H パルス幅用の 8 ビットリロードレジスタ× 8 本
8/16 ビット PPG
( プログラマブルパル 一対の 8 ビットリロードカウンタを 1 本の 16 ビットリロードカウンタとして , または 8 ビット
プリスケーラと 8 ビットリロードカウンタとして構成可能です。
ス発生部 ) (4 ch)
出力端子× 4 本
動作クロック周波数 fsys, fsys/21, fsys/22, fsys/23, fsys/24 または
128 µs ＠ fosc ＝ 4 MHz (fsys ＝システムクロック周波数 , fosc ＝発振クロック周波数 )
CAN 仕様バージョン 2.0 パート A およびパート B に準拠します。
エラー時に自動再送します。
CAN インタフェース
リモートフレームに応答して自動伝送します。
MB90540G シリーズ：
データおよび ID 用の順位付けされた 16 個のメッセージバッファ複数メッセージをサポートし
2 ch
ます。
MB90545G シリーズ：
受入れフィルタの柔軟な構成：
1 ch
全ビットコンペア / 全ビットマスク /2 個の部分ビットマスク
最高 1 Mbps までサポートします。
32 kHz サブクロック
低電力動作用のサブクロック。
外部割込み (8 ch)
エッジ検出とレベル検出可にプログラム可能です。
外部バス
インタフェース
選択可能な 8 ビットバスまたは 16 ビットバスを使用した外部アクセスが可能です ( 外部バス
モード ) 。
入出力ポート
ほとんど , 全外部端子を汎用入出力として使用可能です。
すべてのプッシュプル出力とシュミットトリガ入力
入力 / 出力または周辺信号として , ビット単位でプログラム可能です。
32 kHz サブクロック低電力動作用のサブクロック。
フラッシュメモリ
自動プログラミング , Embeded Algorthm, 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサ
ポートします。
アルゴリズムの完了を示すフラグ
消去サイクル数：10,000 回
データ保持期間：10 年間
ブートブロック構成
各ブロックで消去を実行可能です。
外部プログラミング電圧によるブロック保護
＊ 1：1 系統で使用する場合は , ツール側より X0A, X1A にクロックを供給してください。
＊ 2：エミュレーションポッド MB2145-507 をご使用頂く際のディップスイッチ S2 の設定です。詳細につきましては
MB2145-507 ハードウェアマニュアル (2.7 エミュレータ専用電源端子 ) を参照してください。
＊ 3 : 動作電源電圧は下記のとおりです。
品種
動作保証範囲
MB90F543G(S)/F546G(S)/F548G(S)/
549G(S)/F549G(S)/V540G
4.5 V ∼ 5.5 V
MB90F548GL(S)/543G(S)/547G(S)/548G(S)
3.5 V ∼ 5.5 V
DS07–13703–7
5
MB90540G/545G シリーズ
■ 端子配列図
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
X0A
X1A
PA0
RST
P97/RX1
P96/TX1
P95/RX0
P94/TX0
P93/INT3
P92/INT2
P91/INT1
P90/INT0
P87/TOT1
P86/TIN1
P85/OUT1
P84/OUT0
P83/PPG3
P82/PPG2
P81/PPG1
P80/PPG0
P77/OUT3/IN7
P76/OUT2/IN6
P75/IN5
P74/IN4
P73/IN3
P72/IN2
P71/IN1
P70/IN0
HST
MD2
P53/INT6
P54/INT7
P55/ADTG
AVCC
AVRH
AVRL
AVSS
P60/AN0
P61/AN1
P62/AN2
P63/AN3
VSS
P64/AN4
P65/AN5
P66/AN6
P67/AN7
P56/TIN0
P57/TOT0
MD0
MD1
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P20/A16
P21/A17
P22/A18
P23/A19
P24/A20
P25/A21
P26/A22
P27/A23
P30/ALE
P31/RD
VSS
P32/WRL/WR
P33/WRH
P34/HRQ
P35/HAK
P36/RDY
P37/CLK
P40/SOT0
P41/SCK0
P42/SIN0
P43/SIN1
P44/SCK1
VCC
P45/SOT1
P46/SOT2
P47/SCK2
C
P50/SIN2
P51/INT4
P52/INT5
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
P17/AD15
P16/AD14
P15/AD13
P14/AD12
P13/AD11
P12/AD10
P11/AD09
P10/AD08
P07/AD07
P06/AD06
P05/AD05
P04/AD04
P03/AD03
P02/AD02
P01/AD01
P00/AD00
VCC
X1
X0
VSS
(TOP VIEW)
(FPT-100P-M06)
6
DS07–13703–7
MB90540G/545G シリーズ
100 P21/A17
99 P20/A16
98 P17/AD15
97 P16/AD14
96 P15/AD13
95 P14/AD12
94 P13/AD11
93 P12/AD10
92 P11/AD09
91 P10/AD08
90 P07/AD07
89 P06/AD06
88 P05/AD05
87 P04/AD04
86 P03/AD03
85 P02/AD02
84 P01/AD01
83 P00/AD00
82 VCC
81 X1
80 X0
79 VSS
78 X0A
77 X1A
76 PA0
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
RST
P97/RX1
P96/TX1
P95/RX0
P94/TX0
P93/INT3
P92/INT2
P91/INT1
P90/INT0
P87/TOT1
P86/TIN1
P85/OUT1
P84/OUT0
P83/PPG3
P82/PPG2
P81/PPG1
P80/PPG0
P77/OUT3/IN7
P76/OUT2/IN6
P75/IN5
P74/IN4
P73/IN3
P72/IN2
P71/IN1
P70/IN0
P50/SIN2
P51/INT4
P52/INT5
P53/INT6
P54/INT7
P55/ADTG
AVCC
AVRH
AVRL
AVSS
P60/AN0
P61/AN1
P62/AN2
P63/AN3
VSS
P64/AN4
P65/AN5
P66/AN6
P67/AN7
P56/TIN0
P57/TOT0
MD0
MD1
MD2
HST
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P22/A18
P23/A19
P24/A20
P25/A21
P26/A22
P27/A23
P30/ALE
P31/RD
VSS
P32/WRL/WR
P33/WRH
P34/HRQ
P35/HAK
P36/RDY
P37/CLK
P40/SOT0
P41/SCK0
P42/SIN0
P43/SIN1
P44/SCK1
VCC
P45/SOT1
P46/SOT2
P47/SCK2
C
(FPT-100P-M20)
DS07–13703–7
7
MB90540G/545G シリーズ
■ 端子機能説明
端子番号
LQFP
＊2
QFP
＊1
端子名
回路
形式
A
機能説明
80
81
82
83
X0
X1
( 発振 )
78
80
X0A
A
77
79
X1A
75
77
RST
B
外部リセット要求入力端子。
50
52
HST
C
ハードウェアスタンバイ入力端子。
I
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
( 発振 )
P00 ∼ P07
83 ∼ 90
85 ∼ 92
AD00 ∼
AD07
I
93 ∼ 100
AD08 ∼
AD15
I
1∼8
P30
8
9
I
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
外バスモード時は，外部アドレス出力制御レジスタ (HACR) の対応
するビットが “1” の場合に有効となります。
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
ALE
アドレスラッチイネーブル出力端子。
この機能は外部バスが有効なモードのときに有効となります。
P31
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
10
I
RD
データバスに対するリードストローブ出力端子。
この機能は外部バスが有効なモードのときに有効となります。
P32
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードあるいは WR/WRL 端子出力が禁止
のときに有効となります。
WRL
10
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードのときに有効となります。
外部アドレス・データバス A16 から A23 の 8 ビットの出力端子。
外バスモード時に，外部アドレス出力制御レジスタ (HACR) の対応
するビットが “0” の場合に有効となります。
A16 ∼ A23
7
低速水晶発振用端子。1 系統品はオープンにしてください。
外部アドレス・データバス上位 8 ビットの入出力端子。
この機能は外部バスが有効なモードのときに有効となります。
P20 ∼ P27
99 ∼ 6
低速水晶発振用端子。1 系統品は外部でプルダウンの処理をしてく
ださい。
外部アドレス・データバス下位 8 ビットの入出力端子。
この機能は外部バスが有効なモードのときに有効となります。
P10 ∼ P17
91 ∼ 98
高速水晶発振用端子。
12
I
WR
データバスのライトストローブ出力端子。
この機能は外部バスが有効なモードかつ WR/WRL 端子出力が許可
のときに有効となります。
WRL は , 外バスモード・16 ビットバス時のデータバス下位 8 ビット
に対するライトストローブ出力端子です。
WR は , 外バスモード・8 ビットバス時のデータバス 8 ビットに対す
るライトストローブ出力端子です。
（続く）
8
DS07–13703–7
MB90540G/545G シリーズ
（続き）
端子番号
LQFP ＊ 2
QFP ＊ 1
端子名
回路
形式
P33
11
12
13
14
15
16
17
13
I
機能説明
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードあるいは外部バス 8 ビットモード
あるいは WRH 端子出力が禁止のときに有効となります。
WRH
データバス上位 8 ビットに対するライトストローブ出力端子。
この機能は 外部バスが有効なモードかつ外部バス 16 ビットモード
で , WRH 出力端子が許可のときに有効となります。
P34
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードとホールド機能が禁止のときに有
効となります。
14
I
HRQ
ホールドリクエスト入力端子。
この機能は外部バスが有効なモードでホールド機能が許可のときに
有効となります。
P35
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードとホールド機能が禁止のときに有
効となります。
15
I
HAK
ホールドアクノリッジ出力端子。
この機能は外部バスが有効なモードでホールド機能が許可のときに
有効となります。
P36
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードと外部レディ機能が禁止のときに
有効となります。
16
I
RDY
レディ入力端子。
この機能は外部バスが有効なモードで外部レディ機能が許可のとき
に有効となります。
P37
汎用の入出力ポート。
レジスタの設定により , プルアップ抵抗の有無が設定できます。
この機能はシングルチップモードと CLK 出力指定が禁止のときに
有効となります。
17
H
CLK
CLK 出力端子。
この機能は外部バスが有効なモードで CLK 出力指定が許可のとき
に有効となります。
P40
汎用の入出力ポート。
この機能は UART0 のシリアルデータ出力指定が禁止のときに有効
となります。
18
G
SOT0
UART0 のシリアルデータ出力端子。
この機能は UART0 のシリアルデータ出力指定が許可のときに有効
となります。
P41
汎用の入出力ポート。
この機能は UART0 のシリアルクロック出力指定が禁止のときに有
効となります。
19
G
SCK0
UART0 のシリアルクロック入出力端子。
この機能は UART0 のシリアルクロック出力指定が許可のときに有
効となります。
（続く）
DS07–13703–7
9
MB90540G/545G シリーズ
（続き）
端子番号
LQFP ＊ 2
QFP ＊ 1
端子名
回路
形式
汎用の入出力ポート。
この機能は常時有効です。
P42
18
19
20
22
23
24
20
G
SIN0
UART0 のシリアルデータ入力端子。
UART0 が入力動作をしている間は対応するポート方向レジスタを
入力に設定してください。
P43
汎用の入出力ポート。
この機能は常時有効です。
21
G
SIN1
UART1 のシリアルデータ入力端子。
UART1 が入力動作をしている間は対応するポート方向レジスタを
入力に設定してください。
P44
汎用の入出力ポート。
この機能は UART1 のシリアルクロック出力指定が禁止のときに有
効となります。
22
G
SCK1
UART1 のシリアルクロック入出力端子。
この機能は UART1 のシリアルクロック出力指定が許可のときに有
効となります。
P45
汎用の入出力ポート。
この機能は UART1 のシリアルデータ出力指定が禁止のときに有効
となります。
24
G
SOT1
UART1 のシリアルデータ出力端子。
この機能は UART1 のシリアルデータ出力指定が許可のときに有効
となります。
P46
汎用の入出力ポート。
この機能は I/O 拡張シリアルインタフェースのシリアルデータ出力
指定が禁止のときに有効となります。
25
G
SOT2
I/O 拡張シリアルインタフェースのデータ出力端子。
この機能は I/O 拡張シリアルインタフェースのシリアルデータ出力
指定が許可のときに有効となります。
P47
汎用の入出力ポート。
この機能は I/O 拡張シリアルインタフェースのシリアルクロック出
力指定が禁止のときに有効となります。
26
G
I/O 拡張シリアルインタフェースのシリアルクロック入出力端子。
この機能は I/O 拡張シリアルインタフェースのシリアルクロック出
力指定が許可のときに有効となります。
SCK2
汎用の入出力ポート。
この機能は常時有効です。
P50
26
28
D
SIN2
D
29 ∼ 32
INT4 ∼ INT7
33
D
ADTG
INT4 から INT7 の外部割込み要求入力端子。
外部割込み入力動作をしている間は対応するポート方向レジスタを
入力に設定してください。
汎用の入出力ポート。
この機能は常時有効です。
P55
31
I/O 拡張シリアルインタフェースのデータ入力端子。
シリアルデータが入力動作をしている間は対応するポート方向レジ
スタを入力に設定してください。
汎用の入出力ポート。
この機能は常時有効です。
P51 ∼ P54
27 ∼ 30
機能説明
8/10 ビット A/D コンバータの外部トリガ入力端子。
8/10 ビット A/D コンバータが入力動作をしている間は対応するポー
ト方向レジスタを入力に設定してください。
（続く）
10
DS07–13703–7
MB90540G/545G シリーズ
（続き）
端子番号
LQFP ＊ 2
QFP ＊ 1
端子名
回路
形式
P60 ∼ P63
36 ∼ 39
41 ∼ 44
E
38 ∼ 41
8/10 ビット A/D コンバータのアナログ入力端子。
この機能はアナログ入力許可レジスタの指定が許可のときに有効と
なります。
P64 ∼ P67
汎用の入出力ポート。
入力機能はアナログ入力許可レジスタの指定がポートのときに有効
となります。
E
43 ∼ 46
8/10 ビット A/D コンバータのアナログ入力端子。
この機能はアナログ入力許可レジスタの指定が許可のときに有効と
なります。
汎用の入出力ポート。
この機能は常時有効です。
P56
47
D
TIN0
P57
46
D
48
57, 58
59 ∼ 62
59, 60
D
IN0 ∼ IN5
インプットキャプチャ ICU0 ∼ ICU5 のトリガ入力端子。
インプットキャプチャが入力動作をしている間は対応するポート方
向レジスタを入力に設定してください。
P76, P77
汎用の入出力ポート。
この機能はアウトプットコンペア (OCU) の出力指定が禁止のときに
有効となります。
OUT2, OUT3
アウトプットコンペア OCU2 と OCU3 のイベント出力端子。
この機能はアウトプットコンペア (OCU) の出力指定が許可のときに
有効となります。
D
IN6, IN7
インプットキャプチャ ICU6 および ICU7 のトリガ入力端子。
インプットキャプチャが入力動作をしている間は対応するポート方
向レジスタを入力に設定し , アウトプットコンペア出力を禁止して
ください。
P80 ∼ P83
汎用の入出力ポート。
この機能は 8/16 ビット PPG タイマの波形出力指定が禁止のときに
有効となります。
D
61 ∼ 64
8/16 ビット PPG タイマの出力端子。
この機能は 8/16 ビット PPG タイマの波形出力指定が許可のときに
有効となります。
PPG0 ∼ PPG3
P84, P85
63, 64
汎用の入出力ポート。
この機能は 16 ビットリロードタイマ 0 の出力指定が禁止のときに
有効となります。
汎用の入出力ポート。
この機能は常時有効です。
P70 ∼ P75
53 ∼ 58
16 ビットリロードタイマ 0 のイベント入力端子。
16 ビットリロードタイマ 0 が入力動作をしている間は対応するポー
ト方向レジスタを入力に設定してください。
16 ビットリロードタイマ 0 の出力端子。
この機能は 16 ビットリロードタイマ 0 の出力指定が許可のときに
有効となります。
TOT0
51 ∼ 56
汎用の入出力ポート。
この機能はアナログ入力許可レジスタの指定がポートのときに有効
となります。
AN0 ∼ AN3
AN4 ∼ AN7
45
機能説明
65, 66
D
OUT0, OUT1
汎用の入出力ポート。
この機能はアウトプットコンペア (OCU) の出力指定が禁止のときに
有効となります。
アウトプットコンペア OCU0 と OCU1 のイベント出力端子。
この機能はアウトプットコンペア (OCU) の出力指定が許可のときに
有効となります。
（続く）
DS07–13703–7
11
MB90540G/545G シリーズ
（続き）
端子番号
LQFP ＊ 2
QFP ＊ 1
端子名
回路
形式
汎用の入出力ポート。
この機能は常時有効です。
P86
65
66
67
D
TIN1
16 ビットリロードタイマ 1 の入力端子。
16 ビットリロードタイマが入力動作をしている間は対応するポート
方向レジスタを入力に設定してください。
P87
汎用の入出力ポート。
この機能は 16 ビットリロードタイマ 1 の出力指定が禁止のときに有
効となります。
68
D
16 ビットリロードタイマ 1 の出力端子。
この機能は 16 ビットリロードタイマ 1 の出力指定が許可のときに有
効となります。
TOT1
汎用の入出力ポート。
この機能は常時有効です。
P90 ∼ P93
67 ∼ 70
D
69 ∼ 72
INT0 ∼ INT3
P94
71
72
73
74
機能説明
73
D
INT0 から INT3 の外部割込み要求入力端子。
外部割込み入力動作をしている間は対応するポート方向レジスタを
入力に設定してください。
汎用の入出力ポート。
この機能は CAN0 の出力指定が禁止のときに有効となります。
TX0
CAN0 用の TX 出力端子。
この機能は CAN0 の出力指定が許可のときに有効となります。
P95
汎用の入出力ポート。
この機能は常時有効です。
74
D
RX0
CAN0 インタフェース用の RX 入力端子。
CAN 機能使用時は , ほかの機能による出力を停止させておく必要が
あります。
P96
汎用の入出力ポート。
この機能は CAN1 の出力指定が禁止のときに有効となります。
75
D
TX1
CAN1 用の TX 出力端子。
この機能は CAN1 の出力指定が許可のときに有効となります
( MB90540G シリーズのみ ) 。
P97
汎用の入出力ポート。
この機能は常時有効です。
76
D
RX1
CAN1 インタフェース用の RX 入力端子。
CAN 機能使用時は , ほかの機能による出力を停止させておく必要が
あります ( MB90540G シリーズのみ ) 。
汎用の入出力ポート。
この機能は常時有効です。
76
78
PA0
D
32
34
AVCC
電源
A/D コンバータの電源端子。
この電源の投入 / 切断は必ずVCC に AVCC 以上の電位が印加してあ
る状態で行ってください。
35
37
AVSS
電源
A/D コンバータの電源端子。
33
35
AVRH
電源
A/D コンバータの外部基準電源端子。
この端子の投入 / 切断は必ずAVCC にAVRH 以上の電位が印加して
ある状態で行ってください。
34
36
AVRL
電源
A/D コンバータの外部基準電源端子。
47, 48
49, 50
MD0, MD1
C
動作モード指定用入力端子。
VCC あるいは VSS に直接つないで使用してください。
（続く）
12
DS07–13703–7
MB90540G/545G シリーズ
（続き）
端子番号
端子名
回路
形式
51
MD2
F
動作モード指定用入力端子。
VCC あるいは VSS に直接つないで使用してください。
25
27
C
⎯
電源安定化の容量端子。
外部に 0.1 µF 程度のセラミックコンデンサを接続してください。
21, 82
23, 84
VCC
電源
電源 (5.0 V) 入力端子。
9, 40, 79
11, 42, 81
VSS
電源
電源 (0.0 V) 入力端子。
LQFP ＊ 2
QFP ＊ 1
49
機能説明
＊ 1：FPT-100P-M06
＊ 2：FPT-100P-M20
DS07–13703–7
13
MB90540G/545G シリーズ
■ 入出力回路形式
回路形式
回 路
備 考
・ 高速用発振帰還抵抗：約 1 MΩ
・ 低速用発振帰還抵抗：約 10 MΩ
X1, X1A
クロック入力
X0, X0A
A
スタンバイ制御信号
・ CMOS ヒステリシス入力
・ プルアップ抵抗：約 50 kΩ
B
R ( プルアップ )
R
CMOS
ヒステリシス入力
・ CMOS ヒステリシス入力
R
C
CMOS
ヒステリシス入力
・ CMOS レベル出力
・ CMOS ヒステリシス入力
VCC
P-ch
D
N-ch
R
CMOS
ヒステリシス入力
（続く）
14
DS07–13703–7
MB90540G/545G シリーズ
（続き）
回路形式
回 路
備 考
・ CMOS レベル出力
・ CMOS ヒステリシス入力
・ アナログ入力
VCC
P-ch
N-ch
E
P-ch
アナログ入力
N-ch
CMOS
ヒステリシス入力
R
R
F
CMOS
ヒステリシス入力
・ CMOS ヒステリシス入力
・ プルダウン抵抗：約 50 kΩ.
(FLASH 品を除く )
R ( プルダウン )
・ CMOS レベル出力
・ CMOS ヒステリシス入力
・ TTL レベル入力
(FLASH 書込みモードのみ )
VCC
P-ch
N-ch
G
R
CMOS
ヒステリシス入力
R
T
TTL レベル入力
（続く）
DS07–13703–7
15
MB90540G/545G シリーズ
（続き）
回路形式
回路
備考
プルアップあり / なし
選択信号
VCC
VCC
P-ch
・ CMOS レベル出力
・ CMOS ヒステリシス入力
・ 入力プルアップ抵抗設定可能
抵抗：約 50 kΩ
P-ch
H
N-ch
CMOS
ヒステリシス入力
R
VCC
プルアップあり / なし
選択信号
VCC
P-ch
P-ch
I
・ CMOS レベル出力
・ CMOS ヒステリシス入力
・ TTL レベル入力
(FLASH 書込みモードのみ )
・ 入力プルアップ抵抗設定可能
抵抗：約 50 kΩ
N-ch
CMOS
ヒステリシス入力
R
R
T
16
TTL レベル入力
DS07–13703–7
MB90540G/545G シリーズ
■ デバイスの取り扱いについて
1. 最大定格を超えることのないよう注意してください ( ラッチアップの防止 ) 。
CMOS IC では , 入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , または VCC ∼ VSS 間に
定格を超える電圧が印加された場合に , ラッチアップ現象を生じることがあります。
ラッチアップ現象が起きると電源電流が激増し , 素子の熱破壊に至る場合がありますので , 使用に際しては , 最大定格
を超えることのないよう十分注意してください。
また , アナログ電源投入時 , および切断時においてもアナログ電源電圧 (AVCC, AVRH) とアナログ入力電圧はデジタル電
源電圧 (VCC) を超えることのないよう十分注意してください。
2. 未使用端子の処理について
使用していない入力端子を開放のままにした場合 , 誤動作 , およびラッチアップによる永久破損の原因になることがあ
りますので , 2 kΩ 以上の抵抗を介して , プルアップ , またはプルダウンなどの処置をしてください。また , 使用していな
い入出力端子がある場合は , 出力状態に設定して開放とするか , 入力状態に設定して入力端子と同じ処置をしてくださ
い。
3. 外部クロック使用時の注意について
外部クロックを使用する場合は , X0 端子のみを駆動し , X1 端子は , 開放としてください。
・外部クロック使用例
MB90540G/545G シリーズ
X0
開放
X1
4. サブクロックの使用について
サブクロックモードを使用しない場合は 1 系統品をご使用ください。その時 , X0A 端子にプルダウンの処理をして , X1A
端子は開放としてください。
2 系統品は X0A, X1A 端子に必ず 32 kHz 以下の発振器を接続してください。
5. 電源端子について (Vcc/Vss)
VCC, VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき端子はデバ
イス内部で接続してありますが , 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作防止 , 総出力
電流規格の遵守などのために , 必ずそれらすべてを外部で電源 , およびグランドに接続してください ( 下図を参照 ) 。
また電流供給源からできる限り低インピーダンスでこのデバイスの VCC, VSS に接続するように配慮してください。
さらに , このデバイスの近くで , VCC と V SS の間に 0.1 µF 程度のコンデンサをバイパスコンデンサとして接続すること
をお薦めします。
VCC
VSS
VCC
VSS
VSS
VCC
MB90540G/545G
VCC
シリーズ
VSS
VSS
DS07–13703–7
VCC
17
MB90540G/545G シリーズ
6. プルアップ / プルダウン抵抗について
MB90540G/545G シリーズは内蔵のプルアップ / プルダウン抵抗をサポートしていません ( ポート 0 ∼ポート 3 のプル
アップ抵抗を除く ) ので , 必要に応じて外付けしてください。
7. 水晶発振回路について
X0, X1 端子の近辺のノイズはこのデバイスの誤動作の元となります。X0, X1 端子および水晶振動子 ( あるいはセラミッ
ク振動子 ) さらにグランドへのバイパスコンデンサはできる限り近くになるように , またその配線は , ほかの配線とで
きる限り交差しないようにプリント基板を設計してください。
また , X0, X1 端子の回りをグランドで囲むようなプリント基板アートワークは , 安定した動作を期待できますので , 強
くお薦めします。
8. A/D コンバータの電源 , アナログ入力の投入順序について
A/D コンバータ , D/A コンバータの電源 (AVCC, AVRH, AVRL) およびアナログ入力 (AN0 ∼ AN7) の印加は , 必ずデジタ
ル電源 (VCC) の投入後に行ってください。
また , 電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で , デジタル電源の遮断を行ってください。
その際 , AVRH は AVCC を超えないように投入・切断を行ってください ( アナログ電源とデジタル電源を同時に投入 , 遮
断することは問題ありません ) 。
9. A/D コンバータ未使用時の端子処理について
A/D コンバータおよび D/A コンバータを使用しないときは , AVCC ＝ VCC, AVSS ＝ AVRH ＝ VSS に接続してください。
10.N.C. 端子の処理について
N.C. ( 内部接続 ) 端子は , 必ず開放にして使用してください。
11.電源投入時の注意点
内部に内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は , 50 µs (0.2 V ∼ 2.7 V の
間 ) 以上を確保してください。
12.ポート 0, 1 からの出力が不定になる場合 (MB90V540G のみ )
電源を投入後 , 降圧回路の発振安定待ち時間 ( パワーオンリセット中 ) に RST 端子が “H” の場合 , ポート 0, 1 から不定
を出力します。RST 端子が “L” の場合 , ポート 0, 1 はハイ・インピーダンス状態になります。タイミングは下図のようにな
りますので注意してください。
ポート 0, 1 が不定出力になるタイミングチャート (RST 端子が “H” の場合 )
発振安定待ち時間＊ 2
降圧回路の安定待ち時間＊ 1
VCC ( 電源端子 )
PONR ( パワーオンリセット ) 信号
RST ( 外部非同期リセット ) 信号
RST ( 内部リセット ) 信号
発振クロック信号
KA ( 内部動作クロック A) 信号
KB ( 内部動作クロック B) 信号
PORT ( ポート出力 ) 信号
出力不定期間
＊ 1：降圧回路の発振安定待ち時間 217 / 発振クロック周波数 ( 発振クロック周波数 16 MHz の場合 約 8.19 ms)
＊ 2：発振安定待ち時間 218 / 発振クロック周波数 ( 発振クロック周波数 16 MHz の場合 約 16.38 ms)
18
DS07–13703–7
MB90540G/545G シリーズ
ポート 0, 1 がハイ・インピーダンス状態になるタイミングチャート (RST 端子が “L” の場合 )
発振安定待ち時間＊ 2
降圧回路の安定待ち時間＊ 1
VCC ( 電源端子 )
PONR ( パワーオンリセット ) 信号
RST ( 外部非同期リセット ) 信号
RST ( 内部リセット ) 信号
発振クロック信号
KA ( 内部動作クロック A) 信号
KB ( 内部動作クロック B) 信号
PORT ( ポート出力 ) 信号
＊ 1：降圧回路の発振安定待ち時間
＊ 2：発振安定待ち時間
ハイ・
インピーダンス
217 / 発振クロック周波数 ( 発振クロック周波数 16 MHz の場合 約 8.19 ms)
218 / 発振クロック周波数 (発振クロック周波数16 MHzの場合 約16.38 ms)
13.初期化について
デバイス内には , パワーオンリセットによってのみ初期化される内蔵レジスタ類があります。これらの初期化を期待す
る場合は電源の再投入を行ってください。
14.
「DIV A, Ri」, 「DIVW A, RWi」命令の使用上の注意
符号付乗除算命令 「DIV A, Ri」
「DIVW
,
A, RWi」命令は , 対応するバンクレジスタ ( DTB, ADB, USB, SSB ) の値を “00H”
に設定し , 使用してください。
対応するバンクレジスタ ( DTB, ADB, USB, SSB ) の値を “00H” 以外に設定した場合 , 命令実行結果により得られる余り
は , 命令オペランドのレジスタに格納されません。
15.REALOS を使用する場合
REALOS を使用する場合は , 拡張インテリジェント I/O サービス (EI2OS) が使用できません。
16.PLL クロックモード動作中の注意について
本マイコンで PLL クロックを選択しているときに発振子が外れたり，あるいはクロック入力が停止した場合，本マイコ
ンは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。
この動作は保証外の動作です。
DS07–13703–7
19
MB90540G/545G シリーズ
■ ブロックダイヤグラム
X0, X1
X0A, X1A
RST
クロック
制御部
F2MC-16LX
CPU
HST
16 ビット
フリーラン
タイマ
RAM
2 K/4 K/6 K/8 K
16 ビット
インプット
キャプチャ
× 8 ch
16 ビット
アウトプット
コンペア
× 4 ch
ROM/Flash
128 K/256 K/
64 K(ROM only)
IN0 ∼ IN5
IN6/OUT2,
IN7/OUT3
OUT0, OUT1
プリスケーラ
8/16 ビット
PPG タイマ
× 4 ch
SOT0
SCK0
UART0
PPG0 ∼ PPG3
プリスケーラ
SOT1
SCK1
UART1
(SCI)
SIN1
内部データバス
SIN0
CAN
コントローラ
16 ビット
リロードタイマ
× 2 ch
RX0, RX1 ∗
TX0, TX1 ∗
TIN0, TIN1
TOT0, TOT1
プリスケーラ
AD00 ∼ AD15
SOT2
SCK2
A16 ∼ A23
シリアル I/O
ALE
SIN2
RD
AVCC
AVSS
AN0 ∼ AN7
AVRH
AVRL
10 ビット
A/D
コンバータ
× 8 ch
外部バス
インタ
フェース
WRL
WRH
HRQ
HAK
RDY
CLK
ADTG
外部割込み
回路
× 8 ch
INT0 ∼ INT7
＊：2 チャネルは MB90540G シリーズのみです
20
DS07–13703–7
MB90540G/545G シリーズ
■ メモリマップ
MB90V540G/
F546G (S)
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
FD0000H
FCFFFFH
FC0000H
00FFFFH
004000H
ROM
(FF バンク )
ROM
(FE バンク )
MB90543G(S)/
F543G (S)
FFFFFFH
FF0000H
FEFFFFH
FE0000H
ROM
(FF バンク )
ROM
(FE バンク )
MB90548G(S)/
F548G (S)/F548GL(S)
FFFFFFH
FF0000H
FEFFFFH
FE0000H
ROM
(FF バンク )
ROM
(FE バンク )
ROM
(FD バンク )
外部アクセス
メモリ
ROM
(FC バンク )
外部アクセス
メモリ
ROM
(FF バンクの
イメージ )
003FFFH
00FFFFH
004000H
周辺
ROM
(FF バンクの
イメージ )
周辺
003900H
外部アクセス
メモリ
FFFFFFH
FF0000H
FEFFFFH
FE0000H
FDFFFFH
FD0000H
FCFFFFH
FC0000H
003FFFH
003900H
外部アクセス
メモリ
MB90549G (S) /
F549G (S)
002000H
00FFFFH
004000H
ROM
(FF バンクの
イメージ )
003FFFH
004000H
002100H
ROM
(FF バンク )
外部アクセス
メモリ
ROM
(FD バンク )
ROM
(FC バンク )
外部アクセス
メモリ
ROM
(FF バンクの
イメージ )
00FFFFH
004000H
ROM
(FF バンクの
イメージ )
003FFFH
003900H
外部アクセス
メモリ
FF0000H
周辺
周辺
002000H
MB90547G (S)
FFFFFFH
ROM
(FE バンク )
003FFFH
003900H
外部アクセス
メモリ
00FFFFH
ROM
(FF バンク )
周辺
003900H
外部アクセス
メモリ
002000H
外部アクセス
メモリ
0020FFH
001FF5H
001FF0H
ROM コレク
ション
0018FFH
0018FFH
RAM 6 K
0010FFH
RAM 8 K
000100H
000000H
000100H
000100H
外部アクセス
メモリ
0000BFH
周辺
RAM 6 K
0008FFH
RAM 4 K
外部アクセス
メモリ
0000BFH
000000H
周辺
RAM 2K
000100H
外部アクセス
メモリ
外部アクセス
メモリ
0000BFH
000000H
周辺
000100H
0000BFH
000000H
周辺
0000BFH
000000H
外部アクセス
メモリ
周辺
（注意事項）00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが , これは C コンパイ
ラのスモールモデルを有効に生かすためです。FF バンクの下位 16ビットアドレスと 00 バンクの下位 16 ビッ
トアドレスは同じになるようにしてありますので , ポインタで far 指定を宣言しなくとも ROM 内のテーブル
を参照できます。
たとえば , 00C000H をアクセスした場合に , 実際には , FFC000H の ROM の内容がアクセスされることになり
ます。ここで , FF バンクの ROM 領域は , 48 K バイトを超えますので , 00 バンクのイメージにすべての領域
を見せることができません。したがって , FF4000H ∼ FFFFFFH の ROM データは 004000H ∼ 00FFFFH のイメー
ジに見えますので , ROM データテーブルは FF4000H ∼ FFFFFFH の領域に格納することを推奨します。
DS07–13703–7
21
MB90540G/545G シリーズ
■ I/O マップ
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
00H
ポート 0 データレジスタ
PDR0
R/W
ポート 0
XXXXXXXXB
01H
ポート 1 データレジスタ
PDR1
R/W
ポート 1
XXXXXXXXB
02H
ポート 2 データレジスタ
PDR2
R/W
ポート 2
XXXXXXXXB
03H
ポート 3 データレジスタ
PDR3
R/W
ポート 3
XXXXXXXXB
04H
ポート 4 データレジスタ
PDR4
R/W
ポート 4
XXXXXXXXB
05H
ポート 5 データレジスタ
PDR5
R/W
ポート 5
XXXXXXXXB
06H
ポート 6 データレジスタ
PDR6
R/W
ポート 6
XXXXXXXXB
07H
ポート 7 データレジスタ
PDR7
R/W
ポート 7
XXXXXXXXB
08H
ポート 8 データレジスタ
PDR8
R/W
ポート 8
XXXXXXXXB
09H
ポート 9 データレジスタ
PDR9
R/W
ポート 9
XXXXXXXXB
0AH
ポート A データレジスタ
PDRA
R/W
ポート A
_ _ _ _ _ _ _XB
0BH ∼ 0FH
( 予約領域 )
10H
ポート 0 方向レジスタ
DDR0
R/W
ポート 0
0 0 0 0 0 0 0 0B
11H
ポート 1 方向レジスタ
DDR1
R/W
ポート 1
0 0 0 0 0 0 0 0B
12H
ポート 2 方向レジスタ
DDR2
R/W
ポート 2
0 0 0 0 0 0 0 0B
13H
ポート 3 方向レジスタ
DDR3
R/W
ポート 3
0 0 0 0 0 0 0 0B
14H
ポート 4 方向レジスタ
DDR4
R/W
ポート 4
0 0 0 0 0 0 0 0B
15H
ポート 5 方向レジスタ
DDR5
R/W
ポート 5
0 0 0 0 0 0 0 0B
16H
ポート 6 方向レジスタ
DDR6
R/W
ポート 6
0 0 0 0 0 0 0 0B
17H
ポート 7 方向レジスタ
DDR7
R/W
ポート 7
0 0 0 0 0 0 0 0B
18H
ポート 8 方向レジスタ
DDR8
R/W
ポート 8
0 0 0 0 0 0 0 0B
19H
ポート 9 方向レジスタ
DDR9
R/W
ポート 9
0 0 0 0 0 0 0 0B
1AH
ポート A 方向レジスタ
DDRA
R/W
ポート A
_ _ _ _ _ _ _0B
1BH
アナログ入力許可レジスタ
ADER
R/W
ポート 6, A/D
1 1 1 1 1 1 1 1B
1CH
ポート 0 プルアップ制御レジスタ
PUCR0
R/W
ポート 0
0 0 0 0 0 0 0 0B
1DH
ポート 1 プルアップ制御レジスタ
PUCR1
R/W
ポート 1
0 0 0 0 0 0 0 0B
1EH
ポート 2 プルアップ制御レジスタ
PUCR2
R/W
ポート 2
0 0 0 0 0 0 0 0B
1FH
ポート 3 プルアップ制御レジスタ
PUCR3
R/W
ポート 3
0 0 0 0 0 0 0 0B
20H
シリアルモードコントロールレジスタ 0
UMC0
R/W
0 0 0 0 0 1 0 0B
21H
シリアルステータスレジスタ 0
USR0
R/W
0 0 0 1 0 0 0 0B
22H
シリアルインプットデータレジスタ 0 /
シリアルアウトプットデータレジスタ 0
UIDR0/UODR0
R/W
23H
レート / データレジスタ 0
URD0
R/W
UART0
XXXXXXXXB
0 0 0 0 0 0 0XB
（続く）
22
DS07–13703–7
MB90540G/545G シリーズ
（続き）
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
24H
シリアルモードレジスタ 1
SMR1
R/W
0 0 0 0 0 0 0 0B
25H
シリアルコントロールレジスタ 1
SCR1
R/W
0 0 0 0 0 1 0 0B
26H
シリアルインプットデータレジスタ 1 /
シリアルアウトプットデータレジスタ 1
SIDR1/SODR1
R/W
XXXXXXXXB
27H
シリアルステータスレジスタ 1
SSR1
R/W
28H
UART1 通信プリスケーラコントロール
レジスタ
CDCR
R/W
0_ _ _1 1 1 1B
29H
シリアルエッジセレクトレジスタ
SES1
R/W
_ _ _ _ _ _ _0B
SCDCR
R/W
0_ _ _1 1 1 1B
2AH
UART1
0 0 0 0 1_0 0B
( 使用禁止 )
2BH
シリアル I/O プリスケーラ
2CH
シリアルモードコントロールレジスタ
SMCS
R/W
2DH
シリアルモードコントロールレジスタ
SMCS
R/W
2EH
シリアルデータレジスタ
SDR
R/W
_ _ _ _0 0 0 0B
I/O 拡張シリアル
0 0 0 0 0 0 1 0B
インタフェース
XXXXXXXXB
2FH
シリアルエッジセレクトレジスタ
SES2
R/W
_ _ _ _ _ _ _0B
30H
外部割込み許可レジスタ
ENIR
R/W
0 0 0 0 0 0 0 0B
31H
外部割込み要因レジスタ
EIRR
R/W
32H
要求レベル設定レジスタ
ELVR
R/W
33H
要求レベル設定レジスタ
ELVR
R/W
0 0 0 0 0 0 0 0B
34H
A/D コントロールステータスレジスタ 0
ADCS0
R/W
0 0 0 0 0 0 0 0B
35H
A/D コントロールステータスレジスタ 1
ADCS1
R/W
36H
A/D データレジスタ 0
ADCR0
R
37H
A/D データレジスタ 1
ADCR1
R/W
38H
PPG0 動作モード制御レジスタ
PPGC0
R/W
39H
PPG1 動作モード制御レジスタ
PPGC1
R/W
3AH
PPG0/1 クロック選択レジスタ
PPG01
R/W
3BH
3CH
PPG2 動作モード制御レジスタ
PPGC2
0 0 0 0 0 0 0 0B
A/D コンバータ
XXXXXXXXB
0 0 0 0 1 _ XXB
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 0, 1
R/W
PPG3 動作モード制御レジスタ
PPGC3
R/W
3EH
PPG2/3 クロック選択レジスタ
PPG23
R/W
3FH
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
0 _ 0 0 0 _ _1B
16 ビット
PPG タイマ 2, 3
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
( 使用禁止 )
PPG4 動作モード制御レジスタ
PPGC4
R/W
41H
PPG5 動作モード制御レジスタ
PPGC5
R/W
42H
PPG4/5 クロック選択レジスタ
PPG45
R/W
43H
44H
0 0 0 0 0 0 0 0B
( 使用禁止 )
3DH
40H
XXXXXXXXB
外部割込み回路
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 4, 5
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
( 使用禁止 )
PPG6 動作モード制御レジスタ
PPGC6
R/W
45H
PPG7 動作モード制御レジスタ
PPGC7
R/W
46H
PPG6/7 クロック選択レジスタ
PPG67
R/W
47H ∼ 4BH
0 _ 0 0 0 _ _ 1B
16 ビット
PPG タイマ 6, 7
0 _ 0 0 0 0 0 1B
0 0 0 0 0 0 _ _B
( 使用禁止 )
（続く）
DS07–13703–7
23
MB90540G/545G シリーズ
（続き）
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
4CH
インプットキャプチャコントロール
ステータスレジスタ 0, 1
ICS01
R/W
インプット
キャプチャ 0, 1
0 0 0 0 0 0 0 0B
4DH
インプットキャプチャコントロール
ステータスレジスタ 2, 3
ICS23
R/W
インプット
キャプチャ 2, 3
0 0 0 0 0 0 0 0B
4EH
インプットキャプチャコントロール
ステータスレジスタ 4, 5
ICS45
R/W
インプット
キャプチャ 4, 5
0 0 0 0 0 0 0 0B
4FH
インプットキャプチャコントロール
ステータスレジスタ 6, 7
ICS67
R/W
インプット
キャプチャ 6, 7
0 0 0 0 0 0 0 0B
50H
タイマコントロール
ステータスレジスタ 0
TMCSR0
R/W
51H
タイマコントロール
ステータスレジスタ 0
TMCSR0
R/W
52H
タイマレジスタ 0 /
リロードレジスタ 0
TMR0/TMRLR0
R/W
53H
タイマレジスタ 0 /
リロードレジスタ 0
TMR0/TMRLR0
R/W
XXXXXXXXB
54H
タイマコントロール
ステータスレジスタ 1
TMCSR1
R/W
0 0 0 0 0 0 0 0B
55H
タイマコントロール
ステータスレジスタ 1
TMCSR1
R/W
56H
タイマレジスタ 1 /
リロードレジスタ 1
TMR1/TMRLR1
R/W
57H
タイマレジスタ 1 /
リロードレジスタ 1
TMR1/TMRLR1
R/W
58H
アウトプットコンペアコントロール
ステータスレジスタ 0
OCS0
R/W
59H
アウトプットコンペアコントロール
ステータスレジスタ 1
OCS1
R/W
5AH
アウトプットコンペアコントロール
ステータスレジスタ 2
OCS2
R/W
5BH
アウトプットコンペアコントロール
ステータスレジスタ 3
OCS3
R/W
5CH ∼ 6BH
0 0 0 0 0 0 0 0B
16 ビットリロード
タイマ 0
16 ビットリロード
タイマ 1
_ _ _ _ 0 0 0 0B
XXXXXXXXB
_ _ _ _ 0 0 0 0B
XXXXXXXXB
XXXXXXXXB
0 0 0 0 _ _ 0 0B
アウトプット
コンペア 0, 1
_ _ _0 0 0 0 0B
0 0 0 0 _ _ 0 0B
アウトプット
コンペア 2, 3
_ _ _ 0 0 0 0 0B
( 使用禁止 )
6CH
タイマデータレジスタ
TCDT
R/W
6DH
タイマデータレジスタ
TCDT
R/W
6EH
タイマコントロールステータスレジスタ
TCCS
R/W
6FH
ROM ミラー機能選択レジスタ
ROMM
R/W
70H ∼ 7FH
( 予約領域：CAN 0 インタフェース )
80H ∼ 8F H
( 予約領域：CAN 1 インタフェース )
90H ∼ 9D H
( 使用禁止 )
9EH
プログラムアドレス検出コントロール /
ステータスレジスタ
9FH
遅延割込み要因発生 /
解除レジスタ
PACSR
R/W
DIRR
R/W
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 0B
I/O タイマ
0 0 0 0 0 0 0 0B
ROM ミラー機能
選択モジュール
_ _ _ _ _ _ _ 1B
アドレス一致検出
0 0 0 0 0 0 0 0B
機能
遅延割込み発生
モジュール
_ _ _ _ _ _ _ 0B
（続く）
24
DS07–13703–7
MB90540G/545G シリーズ
（続き）
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
A0H
低消費電力モード制御レジスタ
LPMCR
R/W
A1H
クロック選択レジスタ
CKSCR
R/W
A2H ∼ A4H
リソース名
初期値
消費電力 ( スタン
バイ ) モード
0 0 0 1 1 0 0 0B
1 1 1 1 1 1 0 0B
( 使用禁止 )
A5H
自動レディ機能選択レジスタ
ARSR
W
A6H
外部アドレス出力制御レジスタ
HACR
W
A7H
バス制御信号選択レジスタ
ECSR
W
A8H
ウォッチドックタイマ制御レジスタ
WDTC
R/W
ウォッチドッグ
タイマ
XXXXX 1 1 1B
A9H
タイムベースタイマ制御レジスタ
TBTC
R/W
タイムベース
タイマ
1 - - 0 0 1 0 0B
AAH
時計タイマ制御レジスタ
WTC
R/W
時計タイマ
1 X 0 0 0 0 0 0B
ABH ∼
ADH
0 0 1 1 _ _ 0 0B
外部バス端子
0 0 0 0 0 0 0 0B
0 0 0 0 0 0 0 _B
( 使用禁止 )
フラッシュメモリコントロール
ステータスレジスタ
(Flash のみ , 他は予約領域 )
FMCS
AFH
( 使用禁止 )
B0H
R/W
フラッシュメモリ 0 0 0 X 0 0 0 0B
割込み制御レジスタ 00
ICR00
R/W
0 0 0 0 0 1 1 1B
B1H
割込み制御レジスタ 01
ICR01
R/W
0 0 0 0 0 1 1 1B
B2H
割込み制御レジスタ 02
ICR02
R/W
0 0 0 0 0 1 1 1B
B3H
割込み制御レジスタ 03
ICR03
R/W
0 0 0 0 0 1 1 1B
B4H
割込み制御レジスタ 04
ICR04
R/W
0 0 0 0 0 1 1 1B
B5H
割込み制御レジスタ 05
ICR05
R/W
0 0 0 0 0 1 1 1B
B6H
割込み制御レジスタ 06
ICR06
R/W
0 0 0 0 0 1 1 1B
B7H
割込み制御レジスタ 07
ICR07
R/W
B8H
割込み制御レジスタ 08
ICR08
R/W
B9H
割込み制御レジスタ 09
ICR09
R/W
0 0 0 0 0 1 1 1B
BAH
割込み制御レジスタ 10
ICR10
R/W
0 0 0 0 0 1 1 1B
BBH
割込み制御レジスタ 11
ICR11
R/W
0 0 0 0 0 1 1 1B
BCH
割込み制御レジスタ 12
ICR12
R/W
0 0 0 0 0 1 1 1B
BDH
割込み制御レジスタ 13
ICR13
R/W
0 0 0 0 0 1 1 1B
BEH
割込み制御レジスタ 14
ICR14
R/W
0 0 0 0 0 1 1 1B
BFH
割込み制御レジスタ 15
ICR15
R/W
0 0 0 0 0 1 1 1B
AEH
C0H ∼ FFH
割込み
コントローラ
0 0 0 0 0 1 1 1B
0 0 0 0 0 1 1 1B
( 外部領域 )
（続く）
DS07–13703–7
25
MB90540G/545G シリーズ
（続き）
アドレス
レジスタ名称
1FF0H
1FF1H
プログラムアドレス
検出レジスタ 0
1FF2H
1FF3H
1FF4H
プログラムアドレス
検出レジスタ 1
1FF5H
レジスタ略称
読込み /
書込み
PADR0
R/W
XXXXXXXXB
PADR0
R/W
XXXXXXXXB
PADR0
R/W
PADR1
R/W
アドレス一致検出 XXXXXXXXB
機能
XXXXXXXXB
PADR1
R/W
XXXXXXXXB
PADR1
R/W
XXXXXXXXB
XXXXXXXXB
リソース名
初期値
3900H
リロードレジスタ L
PRLL0
R/W
3901H
リロードレジスタ H
PRLH0
R/W
3902H
リロードレジスタ L
PRLL1
R/W
3903H
リロードレジスタ H
PRLH1
R/W
XXXXXXXXB
3904H
リロードレジスタ L
PRLL2
R/W
XXXXXXXXB
3905H
リロードレジスタ H
PRLH2
R/W
3906H
リロードレジスタ L
PRLL3
R/W
3907H
リロードレジスタ H
PRLH3
R/W
XXXXXXXXB
3908H
リロードレジスタ L
PRLL4
R/W
XXXXXXXXB
3909H
リロードレジスタ H
PRLH4
R/W
390AH
リロードレジスタ L
PRLL5
R/W
390BH
リロードレジスタ H
PRLH5
R/W
XXXXXXXXB
390CH
リロードレジスタ L
PRLL6
R/W
XXXXXXXXB
390DH
リロードレジスタ H
PRLH6
R/W
390EH
リロードレジスタ L
PRLL7
R/W
390FH
リロードレジスタ H
PRLH7
R/W
XXXXXXXXB
XXXXXXXXB
3910H ∼
3917H
16 ビット
PPG タイマ 0/1
16 ビット
PPG タイマ 2/3
16 ビット
PPG タイマ 4/5
16 ビット
PPG タイマ 6/7
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
( 予約領域 )
3918H
インプットキャプチャレジスタ 0
IPCP0
R
3919H
インプットキャプチャレジスタ 0
IPCP0
R
391AH
インプットキャプチャレジスタ 1
IPCP1
R
391BH
インプットキャプチャレジスタ 1
IPCP1
R
XXXXXXXXB
391CH
インプットキャプチャレジスタ 2
IPCP2
R
XXXXXXXXB
391DH
インプットキャプチャレジスタ 2
IPCP2
R
391EH
インプットキャプチャレジスタ 3
IPCP3
R
391FH
インプットキャプチャレジスタ 3
IPCP3
R
XXXXXXXXB
3920H
インプットキャプチャレジスタ 4
IPCP4
R
XXXXXXXXB
3921H
インプットキャプチャレジスタ 4
IPCP4
R
3922H
インプットキャプチャレジスタ 5
IPCP5
R
3923H
インプットキャプチャレジスタ 5
IPCP5
R
インプット
キャプチャ 0/1
インプット
キャプチャ 2/3
インプット
キャプチャ 4/5
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
（続く）
26
DS07–13703–7
MB90540G/545G シリーズ
（続き）
アドレス
レジスタ名称
レジスタ略称
読込み /
書込み
リソース名
初期値
3924H
インプットキャプチャレジスタ 6
IPCP6
R
3925H
インプットキャプチャレジスタ 6
IPCP6
R
3926H
インプットキャプチャレジスタ 7
IPCP7
R
3927H
インプットキャプチャレジスタ 7
IPCP7
R
XXXXXXXXB
3928H
アウトプットコンペアレジスタ 0
OCCP0
R/W
XXXXXXXXB
3929H
アウトプットコンペアレジスタ 0
OCCP0
R/W
392AH
アウトプットコンペアレジスタ 1
OCCP1
R/W
392BH
アウトプットコンペアレジスタ 1
OCCP1
R/W
XXXXXXXXB
392CH
アウトプットコンペアレジスタ 2
OCCP2
R/W
XXXXXXXXB
392DH
アウトプットコンペアレジスタ 2
OCCP2
R/W
392EH
アウトプットコンペアレジスタ 3
OCCP3
R/W
392FH
アウトプットコンペアレジスタ 3
OCCP3
R/W
XXXXXXXXB
インプット
キャプチャ 6/7
3930H ∼ 39FFH
( 予約領域 )
3A00H ∼ 3AFFH
( 予約領域：CAN 0 インタフェース )
3B00H ∼ 3BFFH
( 予約領域：CAN 0 インタフェース )
3C00H ∼ 3CFFH
( 予約領域：CAN 1 インタフェース )
3D00H ∼ 3DFFH
( 予約領域：CAN 1 インタフェース )
3E00H ∼ 3FFFH
( 予約領域 )
アウトプット
コンペア 0/1
アウトプット
コンペア 2/3
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB
・ 読込み / 書込みについての説明
R/W：リード・ライト可
R ：リードオンリ
W ：ライトオンリ
・ 初期値についての説明
0
：このビットの初期値は “0” です。
1
：このビットの初期値は “1” です。
X ：このビットの初期値は不定です。
_
：このビットは未使用です。初期値は不定です。
（注意事項）I/O マップ内の予約領域への書き込みは行わないでください。
予約領域を読み出した場合は , 不定が読み出されます。
DS07–13703–7
27
MB90540G/545G シリーズ
■ CAN コントローラ
MB90540G シリーズおよび MB90V540G には 2 チャネル (CAN0 と CAN1) , MB90545G シリーズには 1 チャネル (CAN0)
の CAN (Controller Area Network) コントローラを内蔵しています。
CAN コントローラの特長：
・ CAN 規格バージョン 2.0, パート A および B 準拠
標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート
・ リモートフレームを受信することによるデータ・フレーム送信機能をサポート
・ 16 本のメッセージ送信 / 受信バッファ
29 ビット ID および 8 バイトデータ
マルチレベルメッセージバッファ構成
・ 各メッセージバッファにおいて , ID アクセプタンスマスクとしてフルビットコンペア , フルビットマスク , アクセプタ
ンスレジスタ 0/ アクセプタンスレジスタ 1 を提供
標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ
・ビット伝送速度は 10 Kbps から 1 Mbps の範囲内でプログラミング可能 ( 入力クロックが 16 MHz の場合 )
・コントロールレジスタ一覧
アドレス
CAN0
CAN1
000070H
000080H
000071H
000081H
000072H
000082H
000073H
000083H
000074H
000084H
000075H
000085H
000076H
000086H
000077H
000087H
000078H
000088H
000079H
000089H
00007AH
00008AH
00007BH
00008BH
00007CH
00008CH
00007DH
00008DH
00007EH
00008EH
00007FH
00008FH
003B00H
003D00H
003B01H
003D01H
003B02H
003D02H
003B03H
003D03H
003B04H
003D04H
003B05H
003D05H
003B06H
003D06H
003B07H
003D07H
003B08H
003D08H
003B09H
003D09H
003B0AH
003D0AH
003B0BH
003D0BH
レジスタ略称
読込み /
書込み
初期値
メッセージバッファレジスタ
BVALR
R/W
00000000 00000000B
送信要求レジスタ
TREQR
R/W
00000000 00000000B
送信無効レジスタ
TCANR
W
00000000 00000000B
送信完了レジスタ
TCR
R/W
00000000 00000000B
受信完了レジスタ
RCR
R/W
00000000 00000000B
リモート要求受信レジスタ
RRTRR
R/W
00000000 00000000B
受信オーバランレジスタ
ROVRR
R/W
00000000 00000000B
受信割込み許可レジスタ
RIER
R/W
00000000 00000000B
コントロールステータスレジスタ
CSR
R/W, R
00---000 0----0-1B
最終イベント表示レジスタ
LEIR
R/W
-------- 000-0000B
受信 / 送信エラーカウンタレジスタ
RTEC
R
00000000 00000000B
ビットタイミングレジスタ
BTR
R/W
-1111111 11111111B
IDE レジスタ
IDER
R/W
XXXXXXXX XXXXXXXXB
TRTRR
R/W
00000000 00000000B
レジスタ名称
送信 RTR レジスタ
（続く）
28
DS07–13703–7
MB90540G/545G シリーズ
（続き）
アドレス
CAN0
CAN1
003B0CH
003D0CH
003B0DH
003D0DH
003B0EH
003D0EH
003B0FH
003D0FH
003B10H
003D10H
003B11H
003D11H
003B12H
003D12H
003B13H
003D13H
003B14H
003D14H
003B15H
003D15H
003B16H
003D16H
003B17H
003D17H
003B18H
003D18H
003B19H
003D19H
003B1AH
003D1AH
003B1BH
003D1BH
DS07–13703–7
レジスタ名称
レジスタ略称
読込み /
書込み
初期値
リモートフレーム受信待機レジスタ
RFWTR
R/W
XXXXXXXX XXXXXXXXB
TIER
R/W
00000000 00000000B
送信要求許可レジスタ
XXXXXXXX XXXXXXXXB
アクセプタンスマスク選択レジスタ
AMSR
R/W
XXXXXXXX XXXXXXXXB
XXXXXXXX XXXXXXXXB
アクセプタンスマスクレジスタ 0
AMR0
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
アクセプタンスマスクレジスタ 1
AMR1
R/W
XXXXX--- XXXXXXXXB
29
MB90540G/545G シリーズ
・メッセージバッファ一覧 (ID レジスタ )
アドレス
CAN0
CAN1
003A00H
003C00H
∼
003A1FH
∼
003C1FH
003A20H
003C20H
003A21H
003C21H
003A22H
003C22H
003A23H
003C23H
003A24H
003C24H
003A25H
003C25H
003A26H
003C26H
003A27H
003C27H
003A28H
003C28H
003A29H
003C29H
003A2AH
003C2AH
003A2BH
003C2BH
003A2CH
003C2CH
003A2DH
003C2DH
003A2EH
003C2EH
003A2FH
003C2FH
003A30H
003C30H
003A31H
003C31H
003A32H
003C32H
003A33H
003C33H
003A34H
003C34H
003A35H
003C35H
003A36H
003C36H
003A37H
003C37H
003A38H
003C38H
003A39H
003C39H
003A3AH
003C3AH
003A3BH
003C3BH
003A3CH
003C3CH
003A3DH
003C3DH
003A3EH
003C3EH
003A3FH
003C3FH
003A40H
003C40H
003A41H
003C41H
003A42H
003C42H
003A43H
003C43H
レジスタ名称
レジスタ略称
読込み /
書込み
⎯
R/W
初期値
XXXXXXXXB
RAM 領域
∼
XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 0
IDR0
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 1
IDR1
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 2
IDR2
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 3
IDR3
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 4
IDR4
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 5
IDR5
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 6
IDR6
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 7
IDR7
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 8
IDR8
R/W
XXXXX--- XXXXXXXXB
（続く）
30
DS07–13703–7
MB90540G/545G シリーズ
（続き）
アドレス
CAN0
CAN1
003A44H
003C44H
003A45H
003C45H
003A46H
003C46H
003A47H
003C47H
003A48H
003C48H
003A49H
003C49H
003A4AH
003C4AH
003A4BH
003C4BH
003A4CH
003C4CH
003A4DH
003C4DH
003A4EH
003C4EH
003A4FH
003C4FH
003A50H
003C50H
003A51H
003C51H
003A52H
003C52H
003A53H
003C53H
003A54H
003C54H
003A55H
003C55H
003A56H
003C56H
003A57H
003C57H
003A58H
003C58H
003A59H
003C59H
003A5AH
003C5AH
003A5BH
003C5BH
003A5CH
003C5CH
003A5DH
003C5DH
003A5EH
003C5EH
003A5FH
003C5FH
DS07–13703–7
レジスタ名称
レジスタ略称
読込み /
書込み
初期値
XXXXXXXX XXXXXXXXB
ID レジスタ 9
IDR9
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 10
IDR10
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 11
IDR11
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 12
IDR12
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 13
IDR13
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 14
IDR14
R/W
XXXXX--- XXXXXXXXB
XXXXXXXX XXXXXXXXB
ID レジスタ 15
IDR15
R/W
XXXXX--- XXXXXXXXB
31
MB90540G/545G シリーズ
・メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ )
アドレス
CAN0
CAN1
003A60H
003C60H
003A61H
003C61H
003A62H
003C62H
003A63H
003C63H
003A64H
003C64H
003A65H
003C65H
003A66H
003C66H
003A67H
003C67H
003A68H
003C68H
003A69H
003C69H
003A6AH
003C6AH
003A6BH
003C6BH
003A6CH
003C6CH
003A6DH
003C6DH
003A6EH
003C6EH
003A6FH
003C6FH
003A70H
003C70H
003A71H
003C71H
003A72H
003C72H
003A73H
003C73H
003A74H
003C74H
003A75H
003C75H
003A76H
003C76H
003A77H
003C77H
003A78H
003C78H
003A79H
003C79H
003A7AH
003C7AH
003A7BH
003C7BH
003A7CH
003C7CH
003A7DH
003C7DH
003A7EH
003C7EH
003A7FH
003C7FH
003A80H
003C80H
∼
003A87H
∼
003C87H
003A88H
003C88H
∼
003A8FH
∼
003C8FH
003A90H
003C90H
∼
003A97H
∼
003C97H
レジスタ略称
読込み /
書込み
初期値
DLC レジスタ 0
DLCR0
R/W
----XXXXB
DLC レジスタ 1
DLCR1
R/W
----XXXXB
DLC レジスタ 2
DLCR2
R/W
----XXXXB
DLC レジスタ 3
DLCR3
R/W
----XXXXB
DLC レジスタ 4
DLCR4
R/W
----XXXXB
DLC レジスタ 5
DLCR5
R/W
----XXXXB
DLC レジスタ 6
DLCR6
R/W
----XXXXB
DLC レジスタ 7
DLCR7
R/W
----XXXXB
DLC レジスタ 8
DLCR8
R/W
----XXXX
DLC レジスタ 9
DLCR9
R/W
----XXXXB
DLC レジスタ 10
DLCR10
R/W
----XXXXB
DLC レジスタ 11
DLCR11
R/W
----XXXXB
DLC レジスタ 12
DLCR12
R/W
----XXXXB
DLC レジスタ 13
DLCR13
R/W
----XXXXB
DLC レジスタ 14
DLCR14
R/W
----XXXXB
DLC レジスタ 15
DLCR15
R/W
----XXXXB
データレジスタ 0 (8 バイト )
DTR0
R/W
データレジスタ 1 (8 バイト )
DTR1
R/W
データレジスタ 2 (8 バイト )
DTR2
R/W
レジスタ名称
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
（続く）
32
DS07–13703–7
MB90540G/545G シリーズ
（続き）
アドレス
CAN0
CAN1
003A98H
003C98H
∼
003A9FH
∼
003C9FH
003AA0H
003CA0H
∼
003AA7H
∼
003CA7H
003AA8H
003CA8H
∼
003AAFH
∼
003CAFH
003AB0H
003CB0H
∼
003AB7H
∼
003CB7H
003AB8H
003CB8H
∼
003ABFH
∼
003CBFH
003AC0H
003CC0H
∼
003AC7H
∼
003CC7H
003AC8H
003CC8H
∼
003ACFH
∼
003CCFH
003AD0H
003CD0H
∼
003AD7H
∼
003CD7H
003AD8H
003CD8H
∼
003ADFH
∼
003CDFH
003AE0H
003CE0H
∼
003AE7H
∼
003CE7H
003AE8H
003CE8H
∼
003AEFH
∼
003CEFH
003AF0H
003CF0H
∼
003AF7H
∼
003CF7H
003AF8H
003CF8H
∼
003AFFH
∼
003CFFH
DS07–13703–7
レジスタ略称
読込み /
書込み
データレジスタ 3 (8 バイト )
DTR3
R/W
データレジスタ 4 (8 バイト )
DTR4
R/W
データレジスタ 5 (8 バイト )
DTR5
R/W
データレジスタ 6 (8 バイト )
DTR6
R/W
データレジスタ 7 (8 バイト )
DTR7
R/W
データレジスタ 8 (8 バイト )
DTR8
R/W
データレジスタ 9 (8 バイト )
DTR9
R/W
データレジスタ 10 (8 バイト )
DTR10
R/W
データレジスタ 11 (8 バイト )
DTR11
R/W
データレジスタ 12 (8 バイト )
DTR12
R/W
データレジスタ 13 (8 バイト )
DTR13
R/W
データレジスタ 14 (8 バイト )
DTR14
R/W
データレジスタ 15 (8 バイト )
DTR15
R/W
レジスタ名称
初期値
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
XXXXXXXXB
∼
XXXXXXXXB
33
MB90540G/545G シリーズ
■ 割込み要因と割込みベクタ , 割込み制御レジスタ
割込みベクタ
割込み制御レジスタ
EI2OS
クリア
番号
アドレス
番号
アドレス
リセット
N/A
#08
FFFFDCH
⎯
⎯
INT9 命令
N/A
#09
FFFFD8H
⎯
⎯
例外処理
N/A
#10
FFFFD4H
⎯
⎯
CAN 0 RX
N/A
#11
FFFFD0H
CAN 0 TX/NS
N/A
#12
FFFFCCH
ICR00
0000B0H
CAN 1 RX
N/A
#13
FFFFC8H
CAN 1 TX/NS
N/A
#14
FFFFC4H
ICR01
0000B1H
外部割込み (INT0/INT1)
＊1
#15
FFFFC0H
N/A
#16
FFFFBCH
ICR02
0000B2H
タイムベースタイマ
16 ビットリロードタイマ 0
＊1
#17
FFFFB8H
FFFFB4H
0000B3H
＊1
#18
ICR03
8/10 ビット A/D コンバータ
16 ビットフリーランタイマ
N/A
#19
FFFFB0H
FFFFACH
0000B4H
＊1
#20
ICR04
外部割込み (INT2/INT3)
シリアル I/O
＊1
#21
FFFFA8H
N/A
#22
FFFFA4H
ICR05
0000B5H
8/16 ビット PPG タイマ 0/1
インプットキャプチャ 0
＊1
#23
FFFFA0H
FFFF9CH
0000B6H
＊1
#24
ICR06
外部割込み (INT4/INT5)
インプットキャプチャ 1
＊1
#25
FFFF98H
N/A
#26
FFFF94H
ICR07
0000B7H
8/16 ビット PPG タイマ 2/3
外部割込み (INT6/INT7)
＊1
#27
FFFF90H
N/A
#28
FFFF8CH
ICR08
0000B8H
時計タイマ
8/16 ビット PPG タイマ 4/5
N/A
#29
FFFF88H
FFFF84H
0000B9H
＊1
#30
ICR09
インプットキャプチャ 2/3
8/16 ビット PPG タイマ 6/7
N/A
#31
FFFF80H
FFFF7CH
0000BAH
＊1
#32
ICR10
アウトプットコンペア 0
アウトプットコンペア 1
＊1
#33
FFFF78H
FFFF74H
0000BBH
＊1
#34
ICR11
インプットキャプチャ 4/5
アウトプットコンペア 2/3 /
インプットキャプチャ 6/7
＊1
#35
FFFF70H
ICR12
0000BCH
16 ビットリロードタイマ 1
＊1
#36
FFFF6CH
UART 0 受信完了
＊2
#37
FFFF68H
FFFF64H
0000BDH
＊1
#38
ICR13
UART 0 送信完了
UART 1 受信完了
＊2
#39
FFFF60H
FFFF5CH
0000BEH
＊1
#40
ICR14
UART 1 送信完了
フラッシュメモリ
N/A
#41
FFFF58H
N/A
#42
FFFF54H
ICR15
0000BFH
遅延割込み発生モジュール
割込み要因
＊ 1：割込み要求フラグは EI2OS 割込みクリア信号によりクリアされます。
＊ 2：割込み要求フラグは EI2OS 割込みクリア信号によりクリアされます。停止機能が使用可能です。
34
DS07–13703–7
MB90540G/545G シリーズ
（注意事項）
・ N/A：割込み要求フラグは EI2OS 割込みクリア信号によりクリアされません。
・ 一つの割込み番号に対して 2 個の割込み要因がある周辺モジュールの場合は , EI2OS 割込みクリア信号により両方の割
込み要求フラグがクリアされます。
・ EI2OS 実行後 , 同じ割込み番号に割り当てられているすべての割込みフラグに対して EI2OS クリア信号を発生します。
一つの割込みフラグが EI2OS を開始し , その間にハードウェアイベントにより他の割込みフラグがセットされると , こ
そのため ,
のイベントが生じた EI2OS クリア信号によりこのフラグがクリアされ , 以後のイベントは無効となります。
この割込み番号に対しては EI2OS を使用しないでください。
・ EI2OS の有効時に , 同じ割込み制御レジスタ (ICR) 内の 2 個の割込み信号のどちらかが割込み処理されると EI2OS が実
行されます。これは , 異なった割込み要因が , 各割込み要因に固有でなければならないはずの同じ EI2OS 記述子を共用
することを意味しています。そのため , 一方の割込み要因が EI2OS を使用するときは , 他方の割込み要因を禁止してく
ださい。
DS07–13703–7
35
MB90540G/545G シリーズ
■ 電気的特性
1. 絶対最大定格
項目
(VSS ＝ AVSS ＝ 0.0 V)
記号
定格値
単位
備考
最小
最大
VCC
VSS − 0.3
VSS ＋ 6.0
V
AVCC
VSS − 0.3
VSS ＋ 6.0
V
VCC ＝ AVCC
AVRH, AVRL
VSS − 0.3
VSS ＋ 6.0
V
AVCC ≧ AVRH /AVRL,
AVRH ≧ AVRL
＊1
入力電圧
VI
VSS − 0.3
VSS ＋ 6.0
V
＊2
出力電圧
VO
VSS − 0.3
VSS ＋ 6.0
V
＊2
ICLAMP
− 2.0
＋ 2.0
mA
＊6
Σ ｜ ICLAMP ｜
⎯
20
mA
＊6
“L” レベル最大出力電流
IOL
⎯
15
mA
＊3
“L” レベル平均出力電流
IOLAV
⎯
4
mA
＊4
“L” レベル最大総出力電流
Σ IOL
⎯
100
mA
“L” レベル平均総出力電流
Σ IOLAV
⎯
50
mA
＊5
“H” レベル最大出力電流
IOH
⎯
− 15
mA
＊3
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
＊4
“H” レベル最大総出力電流
Σ IOH
⎯
− 100
mA
“H” レベル平均総出力電流
Σ IOHAV
⎯
− 50
mA
＊5
⎯
500
mW
フラッシュ品
⎯
400
mW
マスク ROM
電源電圧
最大クランプ電流
最大総クランプ電流
消費電力
PD
動作温度
TA
− 40
＋ 105
°C
保存温度
TSTG
− 55
＋ 150
°C
＊1
＊ 1：AVCC, AVRH, AVRL は VCC を超えてはいけません。AVRH, AVRL は AVCC を超えてはいけません。
また , AVRL は AVRH を超えてはいけません。
＊ 2：VI, VO は VCC ＋ 0.3 V を超えてはいけません。ただし , 外部の部品を使用して入力への電流または入力からの電流
の最大値を制限する場合は、VI 定格に代って ICLAMP 定格が適用されます。
＊ 3：最大出力電流は , 該当する端子 1 本のピーク値を規定します。
＊ 4：平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します ( 平均値とは , 動作
電流×動作率のことです ) 。
＊ 5：平均総出力電流は , 該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します ( 平均値とは ,
動作電流×動作率のことです ) 。
＊ 6：・該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P60 ∼ P67, P70 ∼ P77,
P80 ∼ P87, P90 ∼ P97, PA0
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号とマイコンの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。
・＋ B 入力時にマイコン端子に入力される電流が，瞬時・定常を問わず規格値以下になるように制限抵抗の値を設
定してください。
・低消費電力モードなどマイコンの駆動電流が少ない動作状態では，＋ B 入力電位が保護ダイオードを通して VCC
端子の電位を上昇させ，他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイコン電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は，端子から電源が供給されているた
め，不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に＋ B 入力がある場合は，端子から電源が供給されているため，パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・＋ B 入力端子は，オープン状態にならないようにご注意ください。
（続く）
36
DS07–13703–7
MB90540G/545G シリーズ
（続き）
・A/D 入力端子を除くアナログ系入力端子 (LCD 駆動端子，コンパレータ入力端子など ) は，＋ B 入力ができませ
んのでご注意ください。
・推奨回路例：
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0.0 V)
項目
記号
規格値
最小
標準
4.5
電源電圧
最大
5.0
5.5
単位
V
VCC
AVCC
備考
通常動作時 :
MB90F548GL(S)/543G(S)/547G(S)/548G(S)
以外
A/D コンバータ使用時の通常動作時 :
MB90F548GL(S)/543G(S)/547G(S)/548G(S)
3.5
5.0
5.5
V
A/D コンバータ未使用時の通常動作時 :
MB90F548GL(S)/543G(S)/547G(S)/548G(S)
3.0
⎯
5.5
V
ストップ動作の状態保持
平滑コンデンサ
CS
0.022
0.1
1.0
µF
＊
動作温度
TA
− 40
⎯
＋ 105
°C
＊：セラミックコンデンサ , または同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデン
サは CS よりも大きい容量値のものを使用してください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
・C 端子接続図
C
CS
DS07–13703–7
37
MB90540G/545G シリーズ
3. 直流規格
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
VIHS
“H” レベル
入力電圧
VIH
VIHM
VILS
“L” レベル
入力電圧
VIL
VILM
“H” レベル
出力電圧
“L” レベル
出力電圧
入力リーク
電流
プルアップ
抵抗
VOH
VOL
端子名
CMOS
ヒステリシス
入力の端子
TTL 入力の
端子
MD 端子入力
CMOS
ヒステリシス
入力の端子
TTL 入力の
端子
MD 端子入力
すべての出力
端子
すべての出力
端子
⎯
IIL
RUP
P00 ∼ P07,
P10 ∼ P17,
P20 ∼ P27,
P30 ∼ P37,
RST
プルダウン RDOWN MD2
抵抗
ICC
ICCS
規格値
標準
最大
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
⎯
2.0
⎯
⎯
V
⎯
VCC − 0.3
⎯
VCC ＋ 0.3
V
⎯
VSS − 0.3
⎯
0.2 VCC
V
⎯
⎯
⎯
0.8
V
VSS − 0.3
⎯
VSS ＋ 0.3
V
VCC − 0.5
⎯
⎯
V
⎯
⎯
0.4
V
–5
⎯
5
µA
⎯
25
50
100
kΩ
⎯
25
50
100
kΩ
内部 16 MHz 動作 ,
通常動作時
内部 16 MHz 動作 ,
フラッシュ書込み / 消去時
内部 16 MHz 動作 ,
スリープ時
⎯
40
55
mA
⎯
50
70
mA
⎯
12
20
mA
⎯
300
600
µA
⎯
600
1100
µA
⎯
200
400
µA
⎯
400
750
µA
⎯
⎯
50
150
100
300
µA
µA
⎯
15
40
µA
⎯
7
25
µA
⎯
5
20
µA
⎯
50
100
µA
⎯
5
15
pF
⎯
VCC ＝ 4.5V,
IOH ＝− 4.0mA
VCC ＝ 4.5V,
IOL ＝ 4.0mA
VCC ＝ 5.5V,
VSS ＜ VI ＜ VCC
VCC ＝ 5.0 V ± 10％,
内部 2 MHz 動作 ,
擬似時計モード時
ICTS
単位
VCC
電源電流＊
内部 8 kHz 動作 ,
サブ動作時 , TA ＝ 25 °C
ICCL
内部 8 kHz 動作 ,
サブスリープ時 ,
TA ＝ 25 °C
内部 8 kHz 動作 ,
時計モード時 , TA ＝ 25 °C
ストップ時 , TA ＝ 25 °C
ハードウェアスタンバイ
モード時 , TA ＝ 25 °C
ICCLS
ICCT
ICCH1
ICCH2
入力容量
最小
条件
CIN
AVCC, AVSS,
AVRH,
AVRL, C,
VCC, VSS 以外
⎯
備考
フラッシュ品を
除く
フラッシュ品
MB90F548GL (S)
のみ
MB90543G(S)/
547G (S) /548G (S)
のみ
MB90F548GL
のみ
マスク ROM
フラッシュ品
＊：電源電流の試験条件は外部のクロックを使用した場合です。
38
DS07–13703–7
MB90540G/545G シリーズ
4. 交流規格
(1) クロックタイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
fC
端子名
X0, X1
規格値
単位
標準
最大
3
⎯
16
MHz
逓倍なし 発振回路使用時
VCC ＝ 5.0 V ± 10%
8
⎯
16
MHz
PLL 1 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
4
⎯
8
MHz
PLL 2 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
3
⎯
5.33
MHz
PLL 3 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
3
⎯
4
MHz
PLL 4 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
3
⎯
5
MHz
発振回路使用時
VCC < 4.5 V(MB90F548GL(S)/
543G(S)/547G(S)/548G(S))
3
⎯
16
MHz
逓倍なし 外部クロック使用時
8
⎯
16
MHz
PLL 1 逓倍 外部クロック使用時
4
⎯
8
MHz
PLL 2 逓倍 外部クロック使用時
3
⎯
5.33
MHz
PLL 3 逓倍 外部クロック使用時
3
⎯
4
MHz
PLL 4 逓倍 外部クロック使用時
⎯
32.768
⎯
kHz
62.5
⎯
333
ns
逓倍なし 発振回路使用時
VCC ＝ 5.0 V ± 10%
62.5
⎯
125
ns
PLL 1 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
125
⎯
250
ns
PLL 2 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
187.5
⎯
333
ns
PLL 3 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
250
⎯
333
ns
PLL 4 逓倍 発振回路使用時
VCC ＝ 5.0 V ± 10%
200
⎯
333
ns
発振回路使用時
VCC < 4.5 V(MB90F548GL(S)/
543G(S)/547G(S)/548G(S))
62.5
⎯
333
ns
逓倍なし 外部クロック使用時
62.5
⎯
125
ns
PLL 1 逓倍 外部クロック使用時
125
⎯
250
ns
PLL 2 逓倍 外部クロック使用時
187.5
⎯
333
ns
PLL 3 逓倍 外部クロック使用時
250
⎯
333
ns
PLL 4 逓倍 外部クロック使用時
⎯
30.5
⎯
µs
クロック周波数
fCL
クロックサイクル
タイム
tCYL
tLCYL
X0A, X1A
X0, X1
X0A, X1A
備考
最小
（続く）
DS07–13703–7
39
MB90540G/545G シリーズ
（続き）
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
入力クロック
パルス幅
入力クロック
立上り , 立下り時間
内部動作クロック
周波数
内部動作クロック
サイクルタイム
記号
端子名
PWH, PWL
規格値
単位
備考
⎯
ns
15.2
⎯
µs
デューティ比 30％∼ 70％を目安
としてください
⎯
⎯
5
ns
外部クロック使用時
⎯
1.5
⎯
16
MHz
メインクロック使用時
fLCP
⎯
⎯
8.192
⎯
kHz
サブクロック使用時
tCP
⎯
62.5
—
666
ns
メインクロック使用時
tLCP
⎯
⎯
122.1
⎯
µs
サブクロック使用時
最小
標準
最大
X0
10
⎯
PWLH, PWLL
X0A
⎯
tCR, tCF
X0
fCP
・クロックタイミング
tCYL
0.8 VCC
X0
0.2 VCC
PWH
PWL
tCF
tCR
tLCYL
0.8 VCC
X0A
0.2 VCC
PWLH
PWLL
tCF
40
tCR
DS07–13703–7
MB90540G/545G シリーズ
・PLL 動作保証範囲
内部動作クロック周波数と電源電圧の関係
動作保証範囲 (MB90F548GL(S)/543G(S)/547G(S)/548G(S) 以外 )
PLL 動作保証範囲 (MB90F548GL(S)/
543G(S)/547G(S)/
548G(S) 以外 )
電源電圧 VCC (V)
5.5
A/D コンバータ動作保証範囲
4.5
3.5
PLL 動作保証範囲 (MB90F548GL(S)/543G(S)/547G(S)/548G(S))
動作保証範囲 (MB90F548GL(S)/543G(S)/547G(S)/548G(S))
8
1.5
16
内部クロック fCP (MHz)
原発振周波数と内部動作クロック周波数の関係
内部クロック fCP (MHz)
16
4 逓倍
3 逓倍
2 逓倍
1 逓倍
12
逓倍なし
9
8
4
3
4
8
16
原発振クロック fC (MHz)
交流規格値は以下の測定基準電圧値で規定しています。
・入力信号波形
ヒステリシス入力端子
・出力信号波形
出力端子
0.8 VCC
2.4 V
0.2 VCC
0.8 V
TTL 入力端子
2.0 V
0.8 V
DS07–13703–7
41
MB90540G/545G シリーズ
(2) クロック出力タイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
サイクル時間
tCYC
CLK ↑ → CLK ↓
tCHCL
端子名
CLK
規格値
条件
VCC ＝ 5 V ± 10％
単位
最小
最大
62.5
⎯
ns
20
⎯
ns
備考
tCYC
tCHCL
CLK
42
2.4 V
2.4 V
0.8 V
DS07–13703–7
MB90540G/545G シリーズ
(3) リセット , ハードウェアスタンバイ入力タイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号 端子名
tRSTL
リセット入力時間
ハードウェアスタンバイ入力時間 tHSTL
RST
HST
条件
⎯
⎯
規格値
単位
備考
最小
最大
4 tCP
⎯
ns
通常動作時
振動子の発振
時間＋ 4 tCP
⎯
ms
ストップモード時
100
⎯
µs
擬似時計モード
(MB90543G (S) /547G (S) /
548G (S) )
4 tCP
⎯
ns
擬似時計モード
( 上記以外 )
2 tLCP
⎯
µs
サブクロックモード，
サブスリープモード，
時計モード時
4 tCP
⎯
ns
通常動作時
（注意事項）・“tcp” はマシンクロックの 1 サイクルタイムを表します。
・振動子の発振時間は , 振幅の 90％に達した時間です。水晶発振子は数 ms ∼数十 ms, セラミック発振
子は数百 µs ∼数 ms, 外部クロックは 0 ns となります。
・自動アルゴリズム実行中は , リセットによるフラッシュメモリの一時記憶の初期化はできません。
・通常動作，擬似時計モード，サブクロックモード，サブスリープモード，時計モード時
tRSTL, tHSTL
RST
HST
0.2 VCC
0.2 VCC
・ストップモード時
tRSTL
RST
0.2 VCC
X0
0.2 VCC
振幅の 90％
内部動作
クロック
振動子の
発振時間
4 tCP
発振安定待ち時間
命令実行
内部リセット
DS07–13703–7
43
MB90540G/545G シリーズ
(4) 電源投入規格 ( パワーオンリセット )
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
電源立上り時間
電源切断時間
記号
端子名
tR
VCC
tOFF
VCC
条件
⎯
規格値
単位
備考
最小
最大
0.05
30
ms
＊
50
⎯
ms
電源投入までの待ち時間
＊：電源立上げ前は , VCC ＜ 0.2 V とする必要があります。
（注意事項）上記規格は , パワーオンリセットがかかるための規格です。
デバイス内にはパワーオンリセットによってのみ初期化されるレジスタ類があります。
これらの初期化を期待する場合は , この規格に従って電源を投入してください。
tR
VCC
2.7 V
0.2 V
0.2 V
0.2 V
tOFF
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
動作中に電源電圧を変化させる場合は , 下図のように電圧の変動をおさえて滑らかに
立ち上げることを推奨します。また , この場合には PLL クロックを使用していない状
態で行ってください。ただし , 電圧降下 1 V/s 以内であれば , PLL クロック使用中でも
動作可能です。
VCC
3.0 V
VSS
44
RAM データホールド期間
立上りの傾きを , 50 mV/ms 以上に
することを推奨いたします。
DS07–13703–7
MB90540G/545G シリーズ
(5) バスリードタイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
規格値
端子名
最小
最大
単位
ALE パルス幅
tLHLL
ALE
tCP/2 − 20
⎯
ns
有効アドレス→ ALE ↓ 時間
tAVLL
ALE, A16 ∼ A23,
AD00 ∼ AD15
tCP/2 − 20
⎯
ns
ALE ↓→アドレス有効時間
tLLAX
ALE, AD00 ∼ AD15
tCP/2 − 15
⎯
ns
有効アドレス→ RD ↓時間
tAVRL
A16 ∼ A23,
AD00 ∼ AD15, RD
tCP − 15
⎯
ns
有効アドレス→有効データ入力
tAVDV
A16 ∼ A23,
AD00 ∼ AD15
⎯
5 tCP/2 − 60
ns
RD パルス幅
tRLRH
RD
3 tCP/2 − 20
⎯
ns
RD ↓→有効データ入力
tRLDV
RD, AD00 ∼ AD15
⎯
3 tCP/2 − 60
ns
RD ↑→データホールド時間
tRHDX
RD, AD00 ∼ AD15
0
⎯
ns
RD ↑→ ALE ↑ 時間
tRHLH
RD, ALE
tCP/2 − 15
⎯
ns
RD ↑→アドレス有効時間
tRHAX
RD, A16 ∼ A23
tCP/2 − 10
⎯
ns
有効アドレス→ CLK ↑時間
tAVCH
A16 ∼ A23,
AD00 ∼ AD15, CLK
tCP/2 − 20
⎯
ns
RD ↓→ CLK ↑時間
tRLCH
RD, CLK
tCP/2 − 20
⎯
ns
ALE ↓→ RD ↓時間
tLLRL
ALE, RD
tCP/2 − 15
⎯
ns
備考
・バスリードタイミング
tAVCH
tRLCH
2.4 V
2.4 V
CLK
tRHLH
2.4 V
2.4 V
2.4 V
ALE
tLHLL
0.8 V
tRLRH
2.4 V
RD
tAVLL
tLLAX
0.8 V
tLLRL
tAVRL
A23 ∼ A16
tRLDV
tRHAX
2.4 V
2.4 V
0.8 V
0.8 V
tAVDV
AD15 ∼ AD00
2.4 V
0.8 V
DS07–13703–7
2.4 V
アドレス
0.8 V
tRHDX
0.8 VCC
0.2 VCC
0.8 VCC
読込みデータ
0.2 VCC
45
MB90540G/545G シリーズ
(6) バスライトタイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
規格値
端子名
単位
最小
最大
tCP − 15
⎯
ns
有効アドレス→ WR ↓時間
tAVWL
A16 ∼ A23,
AD00 ∼ AD15, WR
WR パルス幅
tWLWH
WR
3 tCP/2 − 20
⎯
ns
有効データ出力→ WR ↑時間
tDVWH
AD00 ∼ AD15, WR
3 tCP/2 − 20
⎯
ns
WR ↑→データホールド時間
tWHDX
AD00 ∼ AD15, WR
20
⎯
ns
WR ↑→アドレス有効時間
tWHAX
A16 ∼ A23, WR
tCP/2 − 10
⎯
ns
WR ↑→ ALE ↑時間
tWHLH
WR, ALE
tCP/2 − 15
⎯
ns
WR ↓→ CLK ↑時間
tWLCH
WR, CLK
tCP/2 − 20
⎯
ns
備考
・バスライトタイミング
tWLCH
2.4 V
CLK
tWHLH
2.4 V
ALE
tAVWL
tWLWH
2.4 V
WR
(WRL, WRH)
0.8 V
tWHAX
A23 ∼ A16
2.4 V
2.4 V
0.8 V
0.8 V
tDVWH
AD15 ∼ AD00
2.4 V
0.8 V
46
2.4 V
アドレス
0.8 V
tWHDX
2.4 V
書込みデータ
0.8 V
DS07–13703–7
MB90540G/545G シリーズ
(7) レディ入力タイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
端子名
RDY セットアップ時間
tRYHS
RDY ホールド時間
tRYHH
規格値
単位
最小
最大
RDY
45
⎯
ns
RDY
0
⎯
ns
備考
（注意事項）RDY の立下り時のセットアップ時間が不足する場合には , オートレディ機能を使用してください。
・レディ入力タイミング
2.4 V
CLK
ALE
RD/WR
tRYHS
RDY
ウェイトを
かけない時
RDY
ウェイトを
かける時
(1 サイクル )
DS07–13703–7
0.8 VCC
tRYHH
0.8 VCC
0.2 VCC
47
MB90540G/545G シリーズ
(8) ホールドタイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
端子名
端子フローティング→ HAK ↓時間
tXHAL
HAK ↑→端子有効時間
tHAHV
規格値
単位
最小
最大
HAK
30
tCP
ns
HAK
tCP
2 tCP
ns
備考
（注意事項）HRQ 端子が取り込まれてから , HAK が変化するまでは , 1 マシンサイクル以上あります。
・ホールドタイミング
HAK
2.4 V
0.8 V
tXHAL
各端子
48
tHAHV
2.4 V
0.8 V
2.4 V
ハイインピーダンス
0.8 V
DS07–13703–7
MB90540G/545G シリーズ
(9) UART0/1, シリアル I/O タイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK0 ∼ SCK2
SCK ↓→ SOT 遅延時間
tSLOV
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
SCK ↑→有効 SIN ホールド時間
tSHIX
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
シリアルクロック “H” パルス幅
tSHSL
シリアルクロック “L” パルス幅
規格値
条件
単位
最小
最大
8 tCP
⎯
ns
− 80
内部シフト
クロックモード出力
端子は
100
CL ＝ 80 pF ＋ 1 TTL
80
ns
⎯
ns
60
⎯
ns
SCK0 ∼ SCK2
4 tCP
⎯
ns
tSLSH
SCK0 ∼ SCK2
4 tCP
⎯
ns
SCK ↓→ SOT 遅延時間
tSLOV
SCK0 ∼ SCK2,
SOT0 ∼ SOT2
⎯
150
ns
有効 SIN → SCK ↑
tIVSH
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
⎯
ns
SCK ↑→有効 SIN ホールド時間
tSHIX
SCK0 ∼ SCK2,
SIN0 ∼ SIN2
60
⎯
ns
外部シフト
クロックモード出力
端子は
CL ＝ 80 pF ＋ 1 TTL
備考
（注意事項）・tCP ( 内部動作クロックサイクルタイム ) については , 「 (1) クロックタイミング」を参照してください。
・CLK 同期モード時の AC 規格です。
・CL は , テスティング時の端子に付けられる負荷容量値です。
・内部シフトクロックモード
tSCYC
2.4 V
SCK
0.8 V
0.8 V
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
・外部シフトクロックモード
tSLSH
SCK
0.2 VCC
tSHSL
0.8 VCC
0.8 VCC
0.2 VCC
tSLOV
2.4 V
SOT
0.8 V
tIVSH
SIN
DS07–13703–7
tSHIX
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
49
MB90540G/545G シリーズ
(10) タイマ入力タイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
入力パルス幅
記号
端子名
tTIWH
TIN0, TIN1
tTIWL
IN0 ∼ IN7
規格値
条件
最小
最大
⎯
4 tCP
⎯
0.2 VCC
0.2 VCC
単位
備考
ns
・タイマ入力タイミング
0.8 VCC
0.8 VCC
tTIWH
tTIWL
(11) タイマ出力タイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 V ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
tTO
CLK ↑→ TOUT 変化時間
端子名
条件
TOT0, TOT1,
PPG0 ∼ PPG3
⎯
規格値
最小
最大
30
⎯
単位
備考
ns
・タイマ出力タイミング
2.4 V
CLK
2.4 V
0.8 V
TOUT
tTO
50
DS07–13703–7
MB90540G/545G シリーズ
(12) トリガ入力タイミング
(MB90543G(S)/547G(S) /548G (S) , MB90F548GL (S) :VCC ＝ 3.5 V ∼ 5.5 V, VSS ＝ AVSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
( 上記以外：VCC ＝ 4.5 ∼ 5.5 V, VSS ＝ 0.0 V, TA ＝− 40 °C ∼＋ 105 °C)
項目
記号
端子名
条件
入力パルス幅
tTRGH
tTRGL
INT0 ∼ INT7,
ADTG
⎯
規格値
単位
備考
最小
最大
5 tCP
⎯
ns
通常動作時
1
⎯
µs
ストップモード時
・トリガ入力タイミング
0.8 VCC
0.8 VCC
0.2 VCC
tTRGH
DS07–13703–7
0.2 VCC
tTRGL
51
MB90540G/545G シリーズ
5. A/D コンバータ
・電気的特性
(VCC ＝ AVCC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0.0 V, 3.0 V ≦ AVRH − AVRL, TA ＝− 40 °C ∼ +105 °C)
項目
記号
端子名
分解能
⎯
総合誤差
規格値
単位
備考
最小
標準
最大
⎯
⎯
⎯
10
bit
⎯
⎯
⎯
⎯
± 5.0
LSB
非直線性誤差
⎯
⎯
⎯
⎯
± 2.5
LSB
微分直線性誤差
⎯
⎯
⎯
⎯
± 1.9
LSB
ゼロトランジション電圧
VOT
AN0 ∼ AN7
AVRL − 3.5 AVRL ＋ 0.5 AVRL ＋ 4.5
LSB
LSB
LSB
V
フルスケール
トランジション電圧
VFST
AN0 ∼ AN7
AVRH − 6.5 AVRH − 1.5 AVRH ＋ 1.5
LSB
LSB
LSB
V
コンペア時間
⎯
⎯
352 tCP
⎯
⎯
ns
内部 16 MHz 動作時
サンプリング期間
⎯
⎯
64 tCP
⎯
⎯
ns
内部 16 MHz 動作時
アナログポート入力
電流
IAIN
AN0 ∼ AN7
−1
⎯
1
µA
VCC ＝ AVCC
＝ 5.0 V ± 1％
アナログ入力電圧
VAIN
AN0 ∼ AN7
AVRL
⎯
AVRH
V
基準電圧
電源電流
⎯
AVRH
AVRL ＋ 2.7
⎯
AVCC
V
⎯
AVRL
0
⎯
AVRH − 2.7
V
IA
AVCC
⎯
5
⎯
mA
IAH
AVCC
⎯
⎯
5
µA
＊
IR
AVRH
⎯
400
600
µA
フラッシュ品
⎯
140
260
µA
マスク ROM
＊
基準電圧供給電流
チャネル間バラツキ
IRH
AVRH
⎯
⎯
5
µA
⎯
AN0 ∼ AN7
⎯
⎯
4
LSB
＊：A/D コンバータを動作させていないときは , CPU を停止させたときの電流 (VCC ＝ AVCC ＝ AVRH ＝ 5.0 V) になります。
（注意事項）
：MB90543G(S)/547G(S)/548G(S)/F548G(S)/F548GL(S) の A/D コンバータは , VCC ＝ 5.0 V ± 10％で機能します。
52
DS07–13703–7
MB90540G/545G シリーズ
・A/D コンバータの用語の定義
分解能
：A/D 変換器により識別可能なアナログ変化
直線性誤差
：ゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点
(“11 1111 1110” ←→ “11 1111 1111”) とを結んだ直線と , 実際の変換特性との偏差
微分直線性誤差 ：出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
総合誤差
：実際の値と論理値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直
線性誤差を含む誤差
総合誤差
3FF
0.5 LSB
3FE
実際の変換特性
デジタル出力
3FD
{1 LSB × (N − 1) + 0.5 LSB}
004
VNT
( 実測値 )
003
実際の変換特性
002
理想特性
001
0.5 LSB
AVRL
AVRH
アナログ入力
デジタル出力 N の総合誤差＝
1 LSB ( 理想値 ) ＝
VNT −｛1 LSB × (N − 1) ＋ 0.5 LSB｝
〔LSB〕
1 LSB
AVRH − AVRL
〔V〕
1024
VOT ( 理想値 ) ＝ AVRL ＋ 0.5 LSB〔V〕
VFST ( 理想値 ) ＝ AVRH − 1.5 LSB〔V〕
VNT：デジタル出力が (N − 1) から N に遷移する電圧
（続く）
DS07–13703–7
53
MB90540G/545G シリーズ
（続き）
直線性誤差
微分直線性誤差
3FF
実際の変換特性
N+1
{1 LSB × (N − 1) + VOT }
実際の変換特性
デジタル出力
3FD
VFST
( 実測値 )
VNT
( 実測値 )
004
実際の変換特性
003
デジタル出力
3FE
理想特性
N
V (N + 1) T
( 実測値 )
N−1
VNT
002
理想特性
( 実測値 )
実際の変換特性
N−2
001
VOT ( 実測値 )
AVRL
AVRH
AVRL
デジタル出力 N の
直線性誤差
＝
デジタル出力 N の
＝
微分直線性誤差
1 LSB ＝
AVRH
アナログ入力
アナログ入力
VNT −｛1 LSB × (N − 1) ＋ VOT｝
〔LSB〕
1 LSB
V (N ＋ 1) T − VNT
− 1 LSB〔LSB〕
1 LSB
VFST − VOT
1022
〔V〕
VOT ：デジタル出力が “000H” から “001H” に遷移する電圧
VFST：デジタル出力が “3FEH” から “3FFH” に遷移する電圧
・A/D 変換部の注意事項
アナログ入力の外部回路の出力インピーダンスは , 以下のような条件で使用してください。
・ 外部回路の出力インピーダンスは約 15 kΩ 以下を推奨します。
・ 外部にコンデンサを使用する場合には , 外部コンデンサとチップ内部のコンデンサの容量分圧による影響を考えて , 内
部コンデンサの数千倍を目安にすることを推奨します。
（注意事項）外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング期間が不足する場合がありま
す ( サンプリング期間＝ 4.00 µs ＠マシンクロック 16 MHz 時 ) 。
・アナログ入力回路模型図
コンパレータ
アナログ入力
3.2 kΩ Max
30 pF Max
・ 誤差について
｜ AVRH − AVRL ｜が小さくなるに従って , 相対的な誤差は大きくなります。
54
DS07–13703–7
MB90540G/545G シリーズ
6. フラッシュメモリ書込み / 消去特性
項目
条件
セクタ消去時間
チップ消去時間
ワード (16 ビット幅 )
書込み時間
書込み消去回数
DS07–13703–7
TA ＝ + 25 °C
VCC ＝ 5.0 V
規格値
単位
備考
最小
標準
最大
⎯
1
15
s
5
⎯
s
7
⎯
s
MB90F543G (S) /F548G (S) /
内部での消去前書
F548GL(S)
込み時間を除く
MB90F549G (S) /F546G (S)
⎯
16
3,600
µs
システムレベルのオーバヘッド時間を除く
10,000
⎯
⎯
cycle
⎯
内部での消去前書込み時間を除く
55
MB90540G/545G シリーズ
■ 特性例
・“L” レベル出力電圧
・“H” レベル出力電圧
VOL – IOL
VOH – IOH
(VCC = 4.5 V,Ta = +25˚C)
(VCC = 4.5 V, Ta = +25˚C)
5
0.9
4.5
0.8
4
0.7
3.5
VOL [V]
VOH [V]
0.6
3
2.5
0.5
0.4
2
0.3
1.5
1
0.2
0.5
0.1
0
0
0
-2
-4
-6
-8
-10
0
2
4
6
8
10
IOL [mA]
IOH [mA]
・“H” レベル入力電圧 /“L” レベル入力電圧
( ヒステリシス入力 )
Vin – Vcc
(Ta = +25˚C)
5
4
Vin [V]
VIH
3
VIL
2
1
0
3
3.5
4
4.5
5
5.5
6
6.5
Vcc [V]
56
DS07–13703–7
MB90540G/545G シリーズ
・電源電流 (MB90549G)
Icc – Vcc
Iccs – Vcc
(Ta = +25˚C)
(Ta = +25˚C)
12
40
fcp = 16 MHz
fcp = 16 MHz
35
10
fcp = 12 MHz
30
fcp = 12 MHz
8
fcp = 8 MHz
20
Icc [mA]
25
Icc [mA]
fcp = 10 MHz
fcp = 10 MHz
15
fcp = 8 MHz
6
4
fcp = 4 MHz
fcp = 4 MHz
10
fcp = 2 MHz
fcp = 2 MHz
2
5
0
0
2
3
4
5
6
7
2
3
4
5
6
7
Vcc [V]
Vcc [V]
ICTS – VCC
ICCL – VCC
(Ta = +25˚C)
600
(Ta = +25˚C)
100
90
500
80
fcp = 2 MHz
70
ICCL [µA]
ICTS [µA]
400
300
60
50
40
200
30
fcp = 8 kHz
20
100
10
0
0
2
3
4
5
Vcc [V]
DS07–13703–7
6
7
2
3
4
5
6
7
Vcc [V]
57
MB90540G/545G シリーズ
ICCLS – VCC
ICCT – VCC
(Ta =°C)
(Ta =°C)
40
25
35
20
30
ICCT [µA]
ICCLS [µA]
25
20
15
10
15
fcp =
10
fcp =
5
5
0
0
2
3
4
5
2
7
6
3
4
5
Vcc [V]
Vcc [V]
ICCH2 – VCC
ICCH1 – VCC
(hardware standby, Ta = +25 °C)
18
85
16
70
14
ICCH1 [µA]
90
ICCH2 [µA]
20
50
12
10
40
8
30
6
20
4
2
10
0
2
0
2
3
4
5
VCC [V]
58
7
(STOP, Ta =°C)
100
60
6
6
7
3
4
5
6
7
Vcc [V]
DS07–13703–7
MB90540G/545G シリーズ
・電源電流 (MB90F549G)
Iccs – Vcc
Icc – Vcc
(Ta = +25 ˚C)
(Ta = +25 ˚C)
14
45
fcp = 16 MHz
fcp = 16 MHz
40
12
35
fcp = 12 MHz
fcp = 12 MHz
10
30
fcp = 10 MHz
25
ICC [mA]
ICC [mA]
fcp = 10 MHz
fcp = 8 MHz
20
15
fcp = 4 MHz
8
fcp = 8 MHz
6
fcp = 4 MHz
4
10
fcp = 2 MHz
fcp = 2 MHz
2
5
0
0
2
3
4
5
6
2
7
3
4
5
VCC [V]
6
7
VCC [V]
ICTS – VCC
ICCL – VCC
(Ta = +25 ˚C)
(Ta = +25 ˚C)
600
300
250
500
fcp = 2 MHz
200
400
ICCL [µA]
ICTS [µA]
fcp = 8 kHz
300
150
200
100
100
50
0
0
2
3
4
5
VCC [V]
DS07–13703–7
6
7
2
3
4
5
6
7
VCC [V]
59
MB90540G/545G シリーズ
ICCLS – VCC
ICCT – VCC
(Ta = +25 ˚C)
(Ta = +25 ˚C)
25
45
40
20
35
30
ICCT [µA]
ICCLS [µA]
15
25
20
10
15
fcp = 8 MHz
fcp = 8 MHz
10
5
5
0
0
2
3
4
5
6
2
7
3
4
90
18
85
16
70
14
ICCH1 [µA]
20
ICCH2 [µA]
100
60
50
10
8
30
6
20
4
10
2
0
0
5
VCC [V]
60
12
40
4
7
(STOP, Ta = +25 ˚C)
(hardware standby, Ta = +25 ˚C)
3
6
ICCH1 – VCC
ICCH2 – VCC
2
5
VCC [V]
VCC [V]
6
7
2
3
4
5
6
7
VCC [V]
DS07–13703–7
MB90540G/545G シリーズ
■ オーダ型格
型格
MB90F543GPF
MB90F543GSPF
MB90F546GPF
MB90F546GSPF
MB90F548GPF
MB90F548GSPF
MB90F548GLPF
MB90F548GLSPF
MB90F549GPF
MB90F549GSPF
MB90543GPF
MB90543GSPF
MB90547GPF
MB90547GSPF
MB90548GPF
MB90548GSPF
MB90549GPF
MB90549GSPF
MB90F543GPMC
MB90F543GSPMC
MB90F546GPMC
MB90F546GSPMC
MB90F548GPMC
MB90F548GSPMC
MB90F548GLPMC
MB90F548GLSPMC
MB90F549GPMC
MB90F549GSPMC
MB90543GPMC
MB90543GSPMC
MB90547GPMC
MB90547GSPMC
MB90548GPMC
MB90548GSPMC
MB90549GPMC
MB90549GSPMC
DS07–13703–7
パッケージ
備考
プラスチック・QFP , 100 ピン
(FPT-100P-M06)
プラスチック・LQFP , 100 ピン
(FPT-100P-M20)
61
MB90540G/545G シリーズ
■ パッケージ外形寸法図
プラスチック・QFP, 100 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
14.00 × 20.00mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP100-14×20-0.65
(FPT-100P-M06)
プラスチック・QFP, 100 ピン
（FPT-100P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
* 20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
M
"A"
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F100008S-c-5-6
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8˚
31
2002 FUJITSU LIMITED F100008S-c-5-5
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
62
DS07–13703–7
MB90540G/545G シリーズ
プラスチック・LQFP, 100 ピン
(FPT-100P-M20)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.0 mm × 14.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.65 g
コード（参考）
P-LFQFP100-14×14-0.50
プラスチック・LQFP, 100 ピン
（FPT-100P-M20）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
51
75
76
50
0.08(.003)
Details of "A" part
+0.20
26
100
1
0.08(.003)
(0.50(.020))
0.25(.010)
0.60±0.15
(.024±.006)
25
0.20±0.05
(.008±.002)
0.10±0.10
(.004±.004)
(Stand off)
0˚~8˚
"A"
0.50(.020)
+.008
1.50 –0.10 .059 –.004
(Mounting height)
INDEX
M
©2005
-2008 FUJITSU MICROELECTRONICS LIMITED F100031S-c-2-2
C
2005 FUJITSU LIMITED F100031S-c-2-1
0.145±0.055
(.0057±.0022)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–13703–7
63
MB90540G/545G シリーズ
■ 本版での主な変更内容
ページ
4
14 ∼ 16
場所
変更箇所
■ 品種構成
周辺リソース名を変更
16 ビット入出力タイマ → 16 ビットフリーランタイマ
■ 入出力回路形式
入力のタイプ名を変更
ヒステリシス入力 → CMOS ヒステリシス入力
■ ブロックダイヤグラム
UART1(SCI) の SOT1 信号の矢印を変更
“ ←→ ( 入出力 )” → “ ← ( 出力 )”
20
外部バスインタフェースの HRQ, RDY 信号の矢印を変更
“ → ( 出力 )” → “ ← ( 入力 )”
27
■ I/O マップ
( 注意事項 ) の内容を変更
34
■ 割込み要因と割込みベクタ ,
番号 :#19 の割込み要因名を変更
I/O タイマ → 16 ビットフリーランタイマ
37
■ 電気的特性
38
3. 直流規格
39
4. 交流規格
割り込み制御レジスタ
41
項目 : プルダウン抵抗の備考欄に以下を追加
「フラッシュ品を除く」
(1) クロックタイミングの項目 : クロック周波数 , 項目 : クロックサイ
クルタイムに外部クロック使用時の規格値を追加
「・PLL 動作保証範囲」に AD コンバータ動作保証範囲を追記
以下の規格値を変更
(3) リセット , ハードウェアスタンバイ入力タイミング 項目 : リセット
入力時間 備考 : サブクロックモード , サブスリープモード , 時計モー
ド時
2tCP → 2tLCP
43
5. A/D コンバータ
52
項目 : 電源電圧の備考欄を変更
2. 推奨動作条件
ゼロトランジション電圧 , フルスケールトランジション電圧の単位を
変更
mV → V
変更箇所は , 本文中のページ左側の│によって示しています。
64
DS07–13703–7
MB90540G/545G シリーズ
MEMO
DS07–13703–7
65
MB90540G/545G シリーズ
MEMO
66
DS07–13703–7
MB90540G/545G シリーズ
MEMO
DS07–13703–7
67
MB90540G/545G シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部