2.2 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–12547–7
8 ビット・マイクロコントローラ
CMOS
MB89530A シリーズ
MB89535A/537A/537AC/538A/538AC/F538
MB89F538L/P538/PV530
■ 概 要
MB89530A シリーズは , F2MC*-8L コアを使用し , 低電圧 , 高速動作をサポートするワンチップマイクロコントローラで
す。内部周辺機能には , タイマ , シリアルインタフェース , A/D コンバータ , 外部割込みなどがあり , 民生用から産業用機
器にまで至る豊富な用途はもちろん , 携帯用機器向けの用途にも適した汎用ワンチップマイクロコントローラです。
*: F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の商標です。
■ 特 長
・豊富なパッケージ展開
・QFP パッケージ (1.00 mm ピッチ )
・2 タイプの LQFP パッケージ (0.65 mm ピッチ , 0.50 mm ピッチ )
・SH-DIP パッケージ (1.778 mm ピッチ )
・BCC パッケージ ( 0.50 mm ピッチ )
・低電圧での高速動作が可能
最小命令実行時間 0.32 µs ( 原発振 12.5 MHz 時 )
・F2MC-8L CPU コア
コントローラに最適な命令体系
・乗除算命令
・16 ビット演算
・ビットテストによるブランチ命令
・ビット操作命令など
・5 系統のタイマ
・8 ビット PWM タイマ：2 チャネルタイマ ( インターバルタイマか PWM タイマのどちらかとして使用可能 )
・パルス幅カウントタイマ ( 連続計測とリモート制御受信などの用途をサポート )
・16 ビットタイマカウンタ
・21 ビットタイムベースタイマ
・時計プリスケーラ (17 ビット )
・UART
クロック同期・非同期の切換え可能
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2001-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.10
MB89530A シリーズ
（続き）
・2 つのシリアルインタフェース ( シリアル I/O)
転送方向が選択可能なこと (MSB ファーストまたは LSB ファーストを指定 ) により , 豊富な機器と通信が可能
・10 ビット A/D コンバータ (8 チャネル )
外部クロック入力とタイムベースタイマ出力により起動をサポート (MB89F538/F538L を除く )
・2 つのプログラム可能パルスジェネレータ (PPG)
・パルス幅とパルス周期がプログラムで選択可能な 6 ビット PPG
・パルス幅とパルス周期がプログラムで選択可能な 12 ビット PPG (2 チャネル )
・I2C インタフェース回路
・外部割込み 1 (1 系統クロック品 : 4 チャネル , 2 系統クロック品 : 3 チャネル )
・4 本または 3 本の入力が独立し , スタンバイモードからの解除が可能 ( エッジの検出機能付き )
・外部割込み 2 (MB89F538/F538L 以外：8 チャネル , MB89F538/F538L：7 チャネル )
・8 本または 7 本の入力が独立し , スタンバイモードからの解除が可能 ( レベルエッジの検出機能付き )
・スタンバイモード ( 低消費電力モード )
・ストップモード ( 発振を停止するため電流消費がほとんどない )
・スリープモード (CPU を停止するため消費電流が通常の約 1 / 3 になる )
・サブクロックモード
・時計モード
・ウォッチドッグタイマリセット
・I/O ポート
・最大ポート数
1 系統クロック品 : MB89F538/F538L 以外 53 本
MB89F538/F538L 52 本
2 系統クロック品 : MB89F538/F538L 以外 51 本
MB89F538/F538L 50 本
・汎用入出力ポート (CMOS)：38 本 (MB89F538/F538L は 37 本 )
・汎用入出力ポート (N-ch オープンドレイン )：2 本
・汎用出力ポート (N-ch オープンドレイン )：8 本
・汎用入力ポート (CMOS)
1 系統クロック品 : 5 本
2 系統クロック品 : 3 本
2
DS07–12547–7
MB89530A シリーズ
■ 品種構成
品種
MB89535A
項目
分類
MB89537A/ MB89538A/
MB89537AC MB89538AC
MB89F538/
MB89F538L
MB89P538
MB89PV530
Flash 品
OTP 品
評価用品
48 K バイト×
8 ビット
( 内蔵 ROM)
( 汎用 EPROM
ライタにより
書込み可能 )
48 K バイト×
8 ビット
( 外付け ROM) ＊ 2
量産 ( マスク ROM 品 )
ROM 容量
48 K バイト×
16 K バイト
8 ビット
32 K バイト× 48 K バイト×
×
( 内蔵 Flash)
8 ビット
8 ビット
8 ビット
( 汎用 EPROM
( 内蔵 ROM)
( 内蔵 ROM)
( 内蔵 ROM)
ライタにより書
込み可能 )
RAM 容量
512 バイト×
8 ビット
動作電圧
CPU 機能
1 K バイト×
8 ビット
2.2 V ∼ 5.5 V ＊ 1
(MB89535A/537A/538A/537AC/538AC)
基本命令数
命令ビット長
命令長
データビット長
最小命令実行時間
最小割込み処理時間
入力ポート
出力専用ポート
ポート
周
辺
機
能 タイムベース
タイマ
2 K バイト× 8 ビット
MB89F538：
3.5 V ∼ 5.5 V
MB89F538L：
2.4 V ∼ 3.6 V ＊ 1
2.7 V ∼ 5.5 V
2.7 V ∼ 5.5 V
：136 命令
：8 ビット
：1 ∼ 3 バイト
：1, 8, 16 ビット
：0.32 µs / 12.5 MHz
：2.88 µs / 12.5 MHz
：1 系統クロック品 5 本 (4 本は , 外部割込みと兼用 )
2 系統クロック品 3 本 (3 本は , 外部割込みと兼用 )
：8 本 (8 本は , A/D コンバータ入力と兼用 )
(N-ch オープンドレイン )
：2 本 (2 本は , SO2/SDA および SI2/SCL と兼用 )
入出力ポート
(N-ch オープンドレイン )
入出力ポート (CMOS)
：38 本
(MB89F538/F538L 以外 )
入出力ポート (CMOS)
：37 本 (21 本だけは , ほかの機能との兼用なし )
(MB89F538/F538L)
合計 (MB89F538/F538L 以外 ) ：1 系統クロック品 53 本 , 2 系統クロック品 51 本
合計 (MB89F538/F538L)
：1 系統クロック品 52 本 , 2 系統クロック品 50 本
21 ビット
メインクロック原発振が 12.5 MHz 時の割込み周期
( 約 0.655 ms, 2.621 ms, 20.97 ms, 335.5 ms)
ウォッチドッグ メインクロック原発振が 12.5 MHz 時のリセット周期 ( 約 167.8 ms ∼ 335.6 ms)
タイマ
サブクロック原発振が 32.768 kHz 時のリセット周期 ( 約 500 ms ∼ 1000 ms)
PWM タイマ
時計プリスケーラ
8 ビットインターバルタイマ動作
( 矩形波出力をサポート , 動作クロック周期：1, 8, 16, 64 tinst)
8 ビット解像度パルス幅計測 ( 変換周期：28 tinst ＊ 3 ∼ 28 × 64 tinst ＊ 3)
2 チャネル ( インターバルタイマとしても使用可能 ) , ch.1 の出力と ch.2 のカウントクロックとして
使用可能 )
17 ビットサブクロック原発振が 32.768 kHz 時のインターバル時間
( 約 31.25 ms, 0.25 s, 0.50 s, 1.00 s, 2.00 s, 4.00 s)
（続く）
DS07–12547–7
3
MB89530A シリーズ
（続き）
品種
MB89535A
項目
MB89537A/ MB89538A/ MB89F538/
MB89537AC MB89538AC MB89F538L
MB89P538
MB89PV530
パルス幅
カウントタイマ
8 ビットワンショットタイマ動作
( アンダフロー出力をサポート , 動作クロック周期：1, 4, 32 tinst ＊ 3, 外部 )
8 ビットリロードタイマ動作
( 矩形波出力をサポート , 動作クロック周期：1, 4, 32 tinst ＊ 3, 外部 )
8 ビットパルス幅計測動作 ( 連続計測 , “H” 幅計測 , “L” 幅計測 , ↑から↑ , ↓から↓ , “H” 幅測定
と↑から↑の測定が可能 )
16 ビット
タイマ / カウンタ
16 ビットタイマ動作 ( 動作クロック周期：1 tinst ＊ 3, 外部 )
16 ビットイベントカウンタ動作 ( 立上り , 立下り , または両エッジを選択可能 )
16 ビット× 1 チャネル
シリアル I/O
8 ビット長
LSB 先行または MSB 先行を選択可能
転送クロック (2, 8, 32 tinst ＊ 3, 外部 )
UART/SIO
CLK 同期 /CLK 非同期データ転送可能 (8, 9 ビットをパリティビット付きで , 7, 8 ビットをパリ
ティビットなし )
内蔵のボーレートジェネレータによって 14 種類のボーレートが選択可能
周
辺 UART
機
能
CLK 同期 /CLK 非同期データ転送可能 (4, 6, 7, 8 ビットをパリティビット付きで , 5, 7, 8, 9 ビッ
トをパリティビットなし )
内蔵のボーレートジェネレータによって 14 種類のボーレートが選択可能
外部クロック入力 , 2 チャネル 8 ビット PWM タイマ出力によるボーレート設定も可能
外部割込み 1
1 系統クロック品 : 4 チャネル独立 , 2 系統クロック品 : 3 チャネル独立
立上り , 立下りまたは両エッジを選択可能
スタンバイモードからの解除に使用可能 ( エッジの検出はストップモードでも使用可能 )
外部割込み 2
MB89F538/F538L 以外：8 チャネル , MB89F538/F538L：7 チャネル
スタンバイモードからの解除に使用可能
6 ビット PPG,
12 ビット PPG
周期がプログラム可能な矩形波を生成可能
6 ビット× 1 チャネルおよび 12 ビット× 2 チャネル
I2C バス
インタフェース
なし
A/D コンバータ
10 ビット解像度× 8 チャネル
A/D 変換機能 ( 変換時間：60 tinst ＊ 3)
外部クロックによる繰り返し起動をサポート (MB89F538/F538L を除く )
内部クロックによる繰り返し起動をサポート
基準電圧入力あり (AVR)
1 チャネル , インテル社のシステム管理バス改版 1.0 とフィリップス社の
I2C 仕様に準拠
2 線式通信 (MB89PV530/P538/F538/F538L/537AC/538AC のみ内蔵 )
スタンバイモード
( 低電力モード )
スリープモード , ストップモード , サブクロックモード , 時計モード
プロセス
CMOS
＊ 1：動作周波数に依存します。
＊ 2：外付け ROM として MBM27C512 を使用します。
＊ 3：tinst は , 命令サイクル ( 実行時間 ) であり , メインクロックの 1/4, 1/8, 1/16, 1/64 またはサブクロックの 1/2 を選択
可能です。
（注意事項）MB89535A/537A/538A は , I2C 機能を内蔵していません。
I2C 機能を使用する場合は , MB89537AC/538AC/F538/F538L/P538/PV530 を使用してください。
4
DS07–12547–7
MB89530A シリーズ
■ パッケージと品種対応
品種
MB89535A
パッケージ
MB89537A/ MB89538A/
MB89F538 MB89F538L MB89P538 MB89PV530
537AC
538AC
DIP-64P-M01
○
○
○
○
○
○
×
FPT-64P-M24
○
○
○
×
×
×
×
FPT-64P-M06
○
○
○
○
○
○
×
FPT-64P-M23
○
○
○
○
○
○
×
LCC-64P-M19
○
○
○
×
○
×
×
MDP-64C-P02
×
×
×
×
×
×
○
MQP-64C-P01
×
×
×
×
×
×
○
○：使用可能
×：使用不可能
端子ピッチを変換する変換ソケットが使用可能です。
■ 品種間の相違点
1. メモリ空間
評価用品などで評価する場合には , 実際に使用する品種との相違をよく確認の上 , 評価してください。特に , 以下の点に
注意してください 「■
(
CPU コア 1. メモリ空間」を参照 ) 。
・ プログラム ROM 領域は , MB89F538, MB89F538L, MB89P538 と MB89PV530 上の 4000H から始まります。
・ スタック領域などを RAM の上限に設定している場合
2. 消費電流
・ MB89PV530 では , 背面ソケットに接続している EPROM の消費する電流が加わります。
・ 低速で動作させた場合には , ワンタイム PROM あるいは , EPROM 搭載品種の消費電流は , マスク ROM 搭載品種より
多くなります。ただし , スリープモードまたはストップモード時の消費電流は同等となります。
詳細については ,「■電気的特性」を参照してください。
3. マスクオプション
オプションで使用できる機能 , オプションの指定方法は , 品種により異なります。ご使用の前に 「■マスクオプション」
,
を確認してください。
4. ワイルドレジスタ機能
ワイルドレジスタ機能が使用できる空間を表に示します。
ワイルドレジスタ機能が使用できる空間
品種名
アドレス空間
MB89PV530
4000H ∼ FFFFH
MB89F538/F538L
4000H ∼ FFFFH
MB89P538
4000H ∼ FFFFH
MB89537A/537AC
8000H ∼ FFFFH
MB89538A/538AC
4000H ∼ FFFFH
MB89535A
C000H ∼ FFFFH
DS07–12547–7
5
MB89530A シリーズ
■ 端子配列図
(TOP VIEW)
P36/WTO
P37/PTO1
P40/INT20/EC
P41/INT21/SCK2
P42/INT22/SO2/SDA
P43/INT23/SI2/SCL
P44/INT24/UCK2
P45/INT25/UO2
P46/INT26/UI2
P47/INT27/ADST/MOD2∗1
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
AVCC
AVR
AVSS
P60/INT10
P61/INT11
P62/INT12
P63/INT13/X0A∗2
P64/X1A∗2
RST
MOD0
MOD1
X0
X1
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
∗4
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O1
O2
O3
VSS
65
66
67
68
69
70
71
72
73
74
75
76
77
78
92
91
90
89
88
87
86
85
84
83
82
81
80
79
VCC
A14
A13
A8
A9
A11
OE
A10
CE
O8
O7
O6
O5
O4
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VCC
P35/PWC
P34/PTO2
P33/SI1 (UI1)
P32/SO1 (UO1)
P31/SCK1 (UCK1) /LMCO
P30/PPG03/MCO
C/N.C. ∗3
P00
P01
P02
P03
P04
P05
P06
P07
P10
P11
P12
P13
P14
P15
P16
P17
P20/PWCK
P21/PPG01
P22/PPG02
P23
P24
P25
P26
P27
(DIP-64P-M01)
(MDP-64C-P02)
＊ 1：10 ピンは , MB89F538/F538L では MOD2 端子 , MB89F538/F538L 以外では P47/INT27/ADST 端子となります。
＊ 2：25, 26 ピンは , 1 系統クロック品では P63/INT13, P64 端子 , 2 系統クロック品では X0A, X1A 端子となります。
＊ 3：57 ピンは , 品種により端子機能が異なります。詳細につきましては , 「■端子機能説明」および「■デバイス
の取扱いについて」を参照してください。
＊ 4：パッケージ上側の端子配列 (MB89PV530 専用 )
端子番号
端子記号
端子番号
端子記号
端子番号
端子記号
端子番号
端子記号
65
A15
73
A1
81
O6
89
A8
66
A12
74
A0
82
O7
90
A13
67
A7
75
O1
83
O8
91
A14
68
A6
76
O2
84
CE
92
VCC
69
A5
77
O3
85
A10
70
A4
78
VSS
86
OE
71
A3
79
O4
87
A11
72
A2
80
O5
88
A9
N.C.：内部接続用のため使用不可
（続く）
6
DS07–12547–7
MB89530A シリーズ
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
P45/INT25/UO2
P44/INT24/UCK2
P43/INT23/SI2/SCL
P42/INT22/SO2/SDA
P41/INT21/SCK2
P40/INT20/EC
P37/PTO1
P36/WTO
VCC
P35/PWC
P34/PTO2
P33/SI1 (UI1)
P32/SO1 (UO1)
P31/SCK1 (UCK1) /LMCO
P30/PPG03/MCO
C/N.C.∗3
(TOP VIEW)
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
P00
P01
P02
P03
P04
P05
P06
P07
P10
P11
P12
P13
P14
P15
P16
P17
P63/INT13/X0A∗2
P64/X1A∗2
RST
MOD0
MOD1
X0
X1
VSS
P27
P26
P25
P24
P23
P22/PPG02
P21/PPG01
P20/PWCK
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
P46/INT26/UI2
P47/INT27/ADST/MOD2∗1
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
AVCC
AVR
AVSS
P60/INT10
P61/INT11
P62/INT12
(FPT-64P-M24)
(FPT-64P-M23)
＊ 1：2 ピンは , MB89F538/F538L では MOD2 端子 , MB89F538/F538L 以外では P47/INT27/ADST 端子となります。
＊ 2：17, 18 ピンは , 1 系統クロック品では P63/INT13, P64 端子 , 2 系統クロック品では X0A, X1A 端子となります。
＊ 3：49 ピンは , 品種により端子機能が異なります。詳細につきましては , 「■端子機能説明」および「■デバイス
使用上の注意」を参照してください。
（続く）
DS07–12547–7
7
MB89530A シリーズ
64
63
62
61
60
59
58
57
56
55
54
53
52
P44/INT24/UCK2
P43/INT23/SI2/SCL
P42/INT22/SO2/SDA
P41/INT21/SCK2
P40/INT20/EC
P37/PTO1
P36/WTO
VCC
P35/PWC
P34/PTO2
P33/SI1 (UI1)
P32/SO1/ (UO1)
P31/SCK1 (UCK1) /LMCO
(TOP VIEW)
84
83
82
81
80
79
78
∗4
85
86
87
88
89
90
91
92
93
77
76
75
74
73
72
71
70
69
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
P30/PPG03/MCO
C/N.C.∗3
P00
P01
P02
P03
P04
P05
P06
P07
P10
P11
P12
P13
P14
P15
P16
P17
P20/PWCK
RST
MOD0
MOD1
X0
X1
VSS
P27
P26
P25
P24
P23
P22/PPG02
P21/PPG01
20
21
22
23
24
25
26
27
28
29
30
31
32
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
94
95
96
65
66
67
68
P45/INT25/UO2
P46/INT26/UI2
P47/INT27/ADST/MOD2∗1
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
AVCC
AVR
AVSS
P60/INT10
P61/INT11
P62/INT12
P63/INT13/X0A∗2
P64/X1A∗2
(FPT-64P-M06)
(MQP-64C-P01)
＊ 1：3 ピンは , MB89F538/F538L では MOD2 端子 , MB89F538/F538L 以外では P47/INT27/ADST 端子となります。
＊ 2：18, 19 ピンは , 1 系統クロック品では P63/INT13, P64 端子 , 2 系統クロック品では X0A, X1A 端子となります。
＊ 3：50 ピンは , 品種により端子機能が異なります。詳細につきましては , 「■端子機能説明」および「■デバイス
使用上の注意」を参照してください。
＊ 4：パッケージ上側の端子配列 (MB89PV530 専用 )
端子番号
端子記号
端子番号
端子記号
端子番号
端子記号
端子番号
端子記号
65
N.C.
73
A2
81
N.C.
89
OE
66
A15
74
A1
82
O4
90
N.C.
67
A12
75
A0
83
O5
91
A11
68
A7
76
N.C.
84
O6
92
A9
69
A6
77
O1
85
O7
93
A8
70
A5
78
O2
86
O8
94
A13
71
A4
79
O3
87
CE
95
A14
72
A3
80
VSS
88
A10
96
VCC
N.C.：内部接続用のため , 使用不可
（続く）
8
DS07–12547–7
MB89530A シリーズ
（続き）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
P00
P01
P02
P03
P04
P05
P06
P07
P10
P11
P12
P13
P14
P15
P16
P17
P63/INT13/X0A∗2
P64/X1A∗2
RST
MOD0
MOD1
X0
X1
VSS
P27
P26
P25
P24
P23
P22/PPG02
P21/PPG01
P20/PWCK
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
P46/INT26/UI2
P47/INT27/ADST/MOD2∗1
P50/AN0
P51/AN1
P52/AN2
P53/AN3
P54/AN4
P55/AN5
P56/AN6
P57/AN7
AVCC
AVR
AVSS
P60/INT10
P61/INT11
P62/INT12
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
P45/INT25/UO2
P44/INT24/UCK2
P43/INT23/SI2/SCL
P42/INT22/SO2/SDA
P41/INT21/SCK2
P40/INT20/EC
P37/PTO1
P36/WTO
VCC
P35/PWC
P34/PTO2
P33/SI1 (UI1)
P32/SO1 (UO1)
P31/SCK1 (UCK1) /LMCO
P30/PPG03/MCO
C/N.C.∗3
(TOP VIEW)
(LCC-64P-M19)
＊ 1：2 ピンは , MB89F538/F538L では MOD2 端子 , MB89F538/F538L 以外では P47/INT27/ADST 端子となります。
＊ 2：17, 18 ピンは , 1 系統クロック品では P63/INT13, P64 端子 , 2 系統クロック品では X0A, X1A 端子となります。
＊ 3：49 ピンは , 品種により端子機能が異なります。詳細につきましては , 「■端子機能説明」および「■デバイス
使用上の注意」を参照してください。
DS07–12547–7
9
MB89530A シリーズ
■ 端子機能説明
端子番号
SH-DIP
MDIP
＊１
＊2
30
QFP
MQFP ＊ 4
LQFP
BCC ＊ 6
端子名
23
22
X0
＊3
＊5
入出力
回路
形式＊ 7
機 能 説 明
A
水晶発振回路またはその他の発振回路用の接続端子。
外部クロックは X0 に接続可能です。この場合 , X1 は
オープンにしておきます。
B
メモリアクセスモード設定用の入力端子。
VSS に直接接続します。
31
24
23
X1
28
21
20
MOD0
29
22
21
MOD1
27
20
19
RST
C
リセット入出力端子。この端子は , プルアップ抵抗付き
の CMOS 入出力とヒステリシス入力になります。内部
のリセット要求により , 端子より “L” を出力します。“L”
レベルの入力によって , 内部回路が初期化されます。
56 ∼ 49
49 ∼ 42
48 ∼ 41
P00 ∼ P07
D
汎用入出力ポート。
汎用入出力ポート。
48 ∼ 41
41 ∼ 34
40 ∼ 33
P10 ∼ P17
D
40
33
32
P20/PWCK
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
ヒステリシス入力。この端子は , PWC 入力と兼用です。
39
32
31
P21/PPG01
D
汎用入出力ポート。
この端子は , PPG01 出力と兼用です。
38
31
30
P22/PPG02
D
汎用入出力ポート。
この端子は , PPG02 出力と兼用です。
37
30
29
P23
D
汎用入出力ポート。
36
29
28
P24
D
汎用入出力ポート。
35
28
27
P25
D
汎用入出力ポート。
34
27
26
P26
D
汎用入出力ポート。
33
26
25
P27
D
汎用入出力ポート。
D
汎用入出力ポート。
この端子は , PPG03 出力と兼用です。
58
51
50
P30/PPG03/
MCO
59
52
51
P31/SCK1
(UCK1) /
LMCO
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は , UART/SIO のクロック入出力と兼用です。
60
53
52
P32/SO1
(UO1)
D
汎用入出力ポート。
この端子は , UART/SIO のシリアルデータ出力と兼用で
す。
61
54
53
P33/SI1 (UI1)
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は , UART/SIO のシリアルデータ入力と兼用で
す。
62
55
54
P34/PTO2
D
汎用入出力ポート。
この端子は , PWM タイマ 2 出力と兼用です。
63
56
55
P35/PWC
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は , PWC 入力と兼用です。
（続く）
10
DS07–12547–7
MB89530A シリーズ
端子番号
LQFP ＊ 5
BCC ＊ 6
端子名
MDIP ＊ 2
QFP ＊ 3
MQFP ＊ 4
入出力
回路
形式＊ 7
1
58
57
P36/WTO
D
汎用入出力ポート。
リソースは出力。
この端子は , PWC 出力と兼用です。
2
59
58
P37/PTO1
D
汎用入出力ポート。
リソースは出力。
この端子は , PWM タイマ 1 出力と兼用です。
3
60
59
P40/INT20/EC
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は , 外部割込み入力および 16 ビットタイマ / カ
ウンタ入力と兼用です。
60
P41/INT21/
SCK2
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は , 外部割込み入力および SIO のクロック入出
力と兼用です。
61
P42/INT22/
SO2/SDA
G
N-ch オープンドレイン出力。
リソース入出力端子 (INT22 のみ入力はヒステリシス ) 。
この端子は , 外部割込み入力 , SIO のシリアルデータ出
力 , および I2C のデータラインと兼用です。
G
N-ch オープンドレイン出力。
リソース入出力端子 (INT23 のみ入力はヒステリシス ) 。
この端子は , 外部割込み入力 , SIO のシリアルデータ入
力 , および I2C のクロック入出力と兼用です。
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は , 外部割込み入力および UART のクロック入
出力と兼用です。
E
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は , 外部割込み入力および UART のデータ出力
と兼用です。
汎用入出力ポート。
外部割込み入出力端子 ( 入力はヒステリシス ) 。
この端子は , 外部割込み入力および UART のデータ入力
と兼用です。
SH-DIP
＊１
4
61
5
62
6
63
62
P43/INT23/
SI2/SCL
7
64
63
P44/INT24/
UCK2
64
P45/INT25/
UO2
1
P46/INT26/
UI2
E
P47/INT27/
ADST
E
MOD2
B
8
1
9
2
10
3
2
機 能 説 明
MB89F538/F538L 以外の場合
汎用入出力ポート。
リソース入出力端子 ( 入力はヒステリシス ) 。
この端子は，外部割込み入力および A/D コンバータの
クロック入力端子と兼用です。
MB89F538/F538L の場合
メモリアクセスモード設定用の入力端子。
VSS に直接接続します。
P50/
11 ∼ 18
4 ∼ 11
3 ∼ 10
AN0 ∼ P57/
AN7
22 ∼ 24
15 ∼ 17
14 ∼ 16
INT10 ∼ P62/
INT12
H
N-ch オープンドレイン出力ポート。
この端子は , A/D コンバータのアナログ入力と兼用です。
I
汎用入力ポート。
リソース入力端子 ( 入力はヒステリシス ) 。
この端子は , 外部割込み入力と兼用です。
P60
（続く）
DS07–12547–7
11
MB89530A シリーズ
（続き）
端子番号
SH-DIP ＊１
MDIP ＊ 2
25
26
QFP ＊ 3
MQFP ＊ 4
18
19
LQFP ＊ 5
BCC ＊ 6
17
18
端子名
入出力
回路
形式＊ 7
機能説明
P63/INT13
I
1 系統クロック品
汎用入力ポート。
リソース入力端子 ( 入力はヒステ
リシス ) 。
この端子は , 外部割込み入力と兼
用です。
X0A
A
2 系統クロック品
サブクロック用の接続端子です。
P64
J
1 系統クロック品
汎用入力ポート。
X1A
A
2 系統クロック品
サブクロック用の接続端子です。
64
57
56
VCC
⎯
電源端子。
32
25
24
VSS
⎯
電源端子 (GND) 。
19
12
11
AVCC
⎯
A/D コンバータの電源端子。
20
13
12
AVR
⎯
A/D コンバータの基準電圧入力端子。
21
14
13
AVSS
⎯
A/D コンバータの電源端子。
VSS と同じ電圧レベルで使用します。
57
50
49
C
MB89F538
電源安定化の容量端子。
外部に 0.1 µF 程度のセラミックコ
ンデンサを接続してください。
MB89P538
・降圧回路安定時間“あり”を選
択する場合 : VCC に固定
・降圧回路安定時間“なし”を選
択する場合 : VSS に固定
MB89PV530
MB89537A/537AC
MB89538A/538AC
MB89535A
MB89F538L
N.C. 端子。
⎯
＊ 1：DIP-64P-M01
＊ 2：MDP-64C-P02
＊ 3：FPT-64P-M06
＊ 4：MQP-64C-P01
＊ 5：FPT-64P-M24/M23
＊ 6：LCC-64P-M19
＊ 7：入出力回路形式については , 「■入出力回路形式」を参照してください。
12
DS07–12547–7
MB89530A シリーズ
外部 EPROM ソケット用端子機能説明 (MB89PV530 のみ )
端子番号
端子名
入出力
回路形式＊ 3
66
67
68
69
70
71
72
73
74
75
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
アドレス出力端子。
75
76
77
77
78
79
O1
O2
O3
I
データ入力端子。
78
80
VSS
O
電源端子 (GND) 。
79
80
81
82
83
82
83
84
85
86
O4
O5
O6
O7
O8
I
データ入力端子。
84
87
CE
O
ROM のチップイネーブル端子。スタンバイモードで “H” を
出力します。
85
88
A10
O
アドレス出力端子。
86
89
OE
O
ROM のアウトプットイネーブル端子。常に “L” を出力しま
す。
87
88
89
91
92
93
A11
A9
A8
O
90
94
A13
O
91
95
A14
O
92
96
VCC
O
EPROM 用電源端子。
⎯
65
76
81
90
N.C.
O
内部接続端子。常にオープンにしておきます。
MDIP ＊ 1
MQFP ＊ 2
65
66
67
68
69
70
71
72
73
74
機 能 説 明
アドレス出力端子。
＊ 1：MDP-64C-P02
＊ 2：MQP-64C-P01
＊ 3：入出力回路形式については , 「■入出力回路形式」を参照してください。
DS07–12547–7
13
MB89530A シリーズ
■ 入出力回路形式
分類
回 路
備 考
X1 (X1A)
N-ch
A
クロック
入力
P-ch
発振帰還抵抗
・ 高速側＝約 1 MΩ
・ 低速側＝約 10 MΩ
P-ch
X0 (X0A)
N-ch
スタンバイ制御
モード入力
B
R
・ ヒステリシス入力
・ プルダウン抵抗
MB89535A
MB89537A/537AC
MB89538A/538AC
に内蔵
・ プルアップ抵抗は , 約 50 kΩ
・ ヒステリシス入力
R
P-ch
リセット出力
C
N-ch
リセット入力
R
プルアップ
制御レジスタ
P-ch
P-ch
D
N-ch
・ CMOS 入出力
・ ソフトウェアプルアップ抵抗を使用
可能。約 50 kΩ
デジタル出力
デジタル出力
ポート入力
R
プルアップ
制御レジスタ
P-ch
P-ch
・ CMOS 入出力
・ ソフトウェアプルアップ抵抗を使用
可能。約 50 kΩ
デジタル出力
E
N-ch
デジタル出力
ポート入力
リソース入力
（続く）
14
DS07–12547–7
MB89530A シリーズ
（続き）
分類
回 路
N-ch
G
備 考
デジタル出力
・ N-ch オープンドレイン出力
・ ヒステリシス入力
・ CMOS 入力
リソース入力
ポート入力
・ N-ch オープンドレイン出力
・ アナログ入力 (A/D コンバータ )
P-ch
H
N-ch
デジタル出力
アナログ入力
R
P-ch
プルアップ制御レジスタ
I
・ ヒステリシス入力
・ CMOS 入力
・ ソフトウェアプルアップ抵抗を使用
可能。約 50 kΩ
リソース
ポート
R
P-ch
プルアップ制御レジスタ
・ CMOS 入力
・ ソフトウェアプルアップ抵抗を使用
可能。約 50 kΩ
J
ポート
DS07–12547–7
15
MB89530A シリーズ
■ デバイス使用上の注意
1. ラッチアップの防止
最大定格電圧を超えることのないよう注意してください ( ラッチアップの防止 ) 。CMOS IC では , 中・高耐圧以外の入力
端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , または VCC と VSS の間に定格を超える電圧が
印加された場合 , ラッチアップ現象が発生することがあります。
ラッチアップが起きると電源電流が激増し , 素子が熱破壊する恐れがあります。使用に際して , 最大定格を超えることの
ないよう十分注意してください。
アナログ系の電源投入時 , および切断時においてもアナログ電源 (AVCC, AVR) とアナログ入力は , デジタル電源 (VCC) を
超えないように注意してください。
2. 電源電圧の変動
供給電圧は , できるだけ安定化するよう心がけてください。
VCC 電源電圧の動作保証範囲内においても , 電源電圧の急激な変化があると誤動作を生じることがあります。
安定化の基準として , 商用周波数 (50 Hz/60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10％以下に , また電源の
切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えることを推奨します。
3. 未使用入力端子の処理
使用していない入力端子を開放のままにしておくと , 誤動作の原因になることがあります。プルアップ , またはプルダウ
ンなどの処置をしてください。
4. N.C. 端子の処理
N.C. ( 内部接続 ) 端子は , 必ず開放にして使用してください。
5. A/D コンバータ搭載品種の電源端子処理
A/D コンバータを使用しない場合においても , AVCC ＝ VCC, AVSS ＝ AVR ＝ VSS となるよう接続してください。
6. 外部クロック使用時の注意
外部クロック使用時においても , パワーオンリセット , サブクロックモードおよびストップモードからの解除には , 発
振安定待ち時間を取ります。
7. RAM 上でのプログラム実行について
RAM 上でプログラムを実行させた場合のデバッグ作業は , MB89PV530 を使用した場合でもできません。
8. ワイルドレジスタ機能について
ワイルドレジスタは , MB89PV530 とツールではデバッグすることができません。動作の確認は , MB89P538 もしくは
MB89F538/F538L にて実機上で行うようにしてください。
9. MB89530A シリーズ C 端子の処理詳細について
MB89530A シリーズには , 下表に示す製品があり , 降圧回路内蔵品 / 非内蔵品で動作特性が変わります。
製品名
動作電圧
MB89PV530
MB89P538
2.7 V ∼ 5.5 V
降圧回路
端子種別
非内蔵
N.C. 端子
内蔵
非内蔵
MB89F538
3.5 V ∼ 5.5 V
MB89F538L
2.3 V ∼ 3.6 V
端子処理
必要なし
VCC 固定
C 端子
VSS 固定
0.1 µF のコンデンサ接続
内蔵
MB89537A/537AC
MB89538A/538AC
2.2 V ∼ 5.5 V
非内蔵
N.C. 端子
必要なし
MB89535A
これらの製品の内蔵リソースは同じものになりますが , 降圧回路内蔵品 / 非内蔵品で , パワーオンリセット後の動作シー
ケンスが異なります。各品種間のパワーオンリセット後の動作シーケンスについて , 次の図に示します。
16
DS07–12547–7
MB89530A シリーズ
電源 (VCC)
降圧回路内蔵品
(MB89F538 のみ )
の CPU 動作
降圧回路安定時間＋発振安定待ち時間
(219/FCH) + (218/FCH)
発振安定待ち時間
(218/FCH)
降圧回路非内蔵品
(MB89F538 以外 )
の CPU 動作
降圧回路非内蔵品の CPU 動作開始
( リセットベクタ )
降圧回路内蔵品の CPU 動作開始
( リセットベクタ )
( 注意事項 ) FCH：メイン原発振周波数
上図のように , 降圧回路内蔵品では , 降圧回路非内蔵品よりも CPU 動作開始が遅くなります。これは , 降圧回路が正常
動作するまでの降圧回路安定時間が含まれるためです。
MB89P538 では , C 端子の処理によって降圧回路内蔵品 / 非内蔵品が選択できますので , 使用するマスク版に合わせてご
使用ください。
10. 外部リセット端子 (RST) へのノイズの注意について
外部リセット端子(RST)に規格値未満のリセットパルスが入力された場合, 誤動作を起こすことがあります。外部リセッ
ト端子 (RST) に規格値未満のリセットパルスが入力されないようにしてください。
DS07–12547–7
17
MB89530A シリーズ
■ MB89F538/F538L のフラッシュメモリの書込み / 消去について
1. フラッシュメモリの概要
フラッシュメモリは CPU メモリマップ上の 4000H ∼ FFFFH に配置され , フラッシュメモリインタフェース回路の機能
により , マスク ROM と同様に CPU からのリードアクセスおよびプログラムアクセスが可能です。フラッシュメモリへの
書込み / 消去は , フラッシュメモリインタフェース回路を介して CPU からの命令動作で行えます。このため , 内蔵 CPU の
制御による実装状態での書き換えが可能となり , プログラムおよびデータの改善が効率よく行えます。
2. フラッシュメモリの特長
・ 48 K バイト× 8 ビット：(16 K バイト＋ 8 K バイト＋ 8 K バイト＋ 16 K バイトセクタ ) セクタ構成
・ 自動アルゴリズム (Embedded Algorithm：MBM29LV200 と同様 )
・ 消去一時停止 / 消去再開機能の搭載
・ データポーリング , トグルビットによる書込み / 消去完了検出
・ CPU 割込みによる書込み / 消去の完了検出
・ JEDEC 標準型コマンドと互換
・ セクタごとの消去が可能 ( セクタ組合せ自由 )
・ 書込み / 消去回数 ( 最小 ) 10,000 回
3. フラッシュメモリ書込み / 消去の方法
フラッシュメモリは書込みと読出しを同時に行うことはできません。つまり , フラッシュメモリにデータ書込み / 消去動
作を行う際には , フラッシュメモリ上にあるプログラムを RAM にいったんコピーし RAM 実行することで , フラッシュ
メモリからプログラムアクセスをせず書込み動作だけを行うことが可能となります。
4. フラッシュメモリのレジスタ
・フラッシュメモリコントロールステータスレジスタ (FMCS)
アドレス
007AH
bit7
bit6
bit5
bit4
bit3
bit2
bit1
bit0
初期値
INTE RDYINT
WE
RDY
予約
予約
⎯
予約
000X00-0B
R/W
R/W
R
R/W
R/W
⎯
R/W
R/W
5. セクタ構成
CPU によるアクセス時と , フラッシュ書込みライタ使用時の各セクタの対応するアドレスを下図にフラッシュメモリの
セクタ構成に示します。
・フラッシュメモリのセクタ構成
フラッシュメモリ
CPU アドレス
ライタアドレス＊
16 K バイト
FFFFH ∼ C000H
1FFFFH ∼ 1C000H
8 K バイト
BFFFH ∼ A000H
1BFFFH ∼ 1A000H
8 K バイト
9FFFH ∼ 8000H
19FFFH ∼ 18000H
16 K バイト
7FFFH ∼ 4000H
17FFFH ∼ 14000H
＊ : ライタアドレス
ライタアドレスとは , フラッシュメモリにパラレルライタでデータ書込みを行う際 , CPU アドレスに対して相当するア
ドレスです。
汎用ライタを使用し書込み / 消去を行う際は , このアドレスで書込み / 消去を実行します。
18
DS07–12547–7
MB89530A シリーズ
■ ワンタイム PROM, EPROM マイコンの書込みについて
MB89P538 は , MBM27C1001 相当の機能となる PROM モードがあり , 専用アダプタを使用することにより汎用の ROM
ライタで書込みが可能です。ただし , エレクトロニックシグネチャモードは使用できませんのでご注意ください。
・EPROM モード時のメモリマップ
EPROM モード時のメモリマップは , 以下のとおりです。PROM オプションはありません。
通常動作モード時
0000H
EPROM モード時
(EPROM ライタ上の対応アドレス )
0000H
I/O
0080H
RAM
0100H
0200H
0880H
汎用
レジスタ
禁止
禁止
4000H
4000H
プログラム
(EPROM)
ROM
FFFFH
FFFFH
1FFFFH
DS07–12547–7
禁止
19
MB89530A シリーズ
・推奨スクリーニング条件
ワンタイム PROM マイコンプログラム未書込み品は実装前のスクリーニング方法として , 高温エージングをお勧めいた
します。
プログラム , ベリファイ
高温エージング
＋ 150 °C, 48h
リード
実 装
・書込み歩留りについて
ワンタイム PROM マイコンプログラム未書込み品は , その性質上全ビット書込み試験を実施することはできません。し
たがって , 必ずしも書込み歩留り 100％は保証できない場合があります。
20
DS07–12547–7
MB89530A シリーズ
■ ピギー / エバチップ搭載 EPROM の書込みについて
ピギー/ エバチップに搭載する EPROM の書込み方法について説明します。
・使用 EPROM
MBM27C512-20TV
・メモリ空間
通常動作モード時
0000H
(ROM ライタ上の対応アドレス )
0000H
I/O
0080H
RAM
禁止
0880H
禁止
4000H
4000H
PROM
48 Kバイト
FFFFH
EPROM
FFFFH
・EPROM への書込み方法
1) EPROM ライタを MBM27C512 の設定にする。
2) プログラムデータを EPROM ライタの 4000H ∼ FFFFH にロードする。
3) EPROM ライタで 4000H ∼ FFFFH の書込みを行う。
DS07–12547–7
21
MB89530A シリーズ
■ ブロックダイヤグラム
サブクロック
P63/INT13/X0A∗1
CMOS 入出力ポート
低電力発振回路
(32.768 kHz)
P64/X1A∗1
ポ
｜
ト
6
P60/INT10 ∼
P62/INT12
時計プリスケーラ
CMOS 入出力ポート
外部割込み 1
( エッジ )
12 ビット PPG01
12 ビット PPG02
X0
X1
発振回路
クロック制御
リセット回路
( ウォッチ
ドッグタイマ )
21 ビットタイム
ベースタイマ
P30/PPG03/MCO
6 ビット PPG03
P31/SCK1 (UCK1)
/LMCO
8 ビット
PWM タイマ 2
P33/SI1 (UI1)
P34/PTO2
P35/PWC
内
部
デ
｜
タ
バ
ス
P00 ∼ P07
P21/PPG01
P22/PPG02
P23 ∼ P27
P40/INT20/EC
SIO
P41/INT21/SCK2
UART
I2C
16 ビットタイマ /
カウンタ 1
P42/INT22/
SO2/SDA
P43/INT23/
SI2/SCL
P44/INT24/UCK2
ポ
｜
ト
4
外部割込み 2
UART/SIO
P10 ∼ P17
P20/PWCK
CMOS 入出力ポート
8 ビット
PWM タイマ 1
P45/INT25/UO2
P46/INT26/UI2
P47/INT27/ADST∗2
CMOS 入出力ポート
PWC
P36/WTO
P37/PTO1
8
N-ch 入出力
メインクロック
ポ
｜
ト
3
ポ
｜
ト
1
ポ
｜
ト
2
CMOS 入出力ポート
P32/SO1 (UO1)
8
クロック制御
4
RST
ポ
｜
ト
0
N-ch 出力
CMOS 入出力ポート
RAM (512/1 K/2 K バイト )
F2MC-8L
CPU
8
10 ビット
A/D コンバータ
ポ
｜
ト
5
8
P50/AN0 ∼ P57/AN7
AVCC
AVR
AVSS
ワイルドレジスタ
ROM (16 K/32 K/48 K バイト )
その他の端子
MOD0, MOD1, MOD2*2, VCC, VSS, C/N.C.
＊ 1：1 系統クロック品では P63/INT13, P64 端子 , 2 系統クロック品では X0A, X1A 端子となります。
＊ 2：MB89F538/F538L 以外では P47/INT27/ADST 端子 , MB89F538/F538L では MOD2 端子となります。
22
DS07–12547–7
MB89530A シリーズ
■ CPU コア
1. メモリ空間
MB89530A シリーズのメモリ空間は 64 K バイトであり , この空間の中に I/O, データ領域 , プログラム領域のすべてを格
納します。I/O はアドレスの最下位近くにあり , データ領域はそのすぐ上に配置します。データ領域は用途別にレジスタ領
域, スタック領域, ダイレクト領域などに分割することができます。プログラム領域は正反対にアドレス空間の最上位付近
にあり , その中でも最も上位に割込み・リセットベクトルやベクトルコール命令のテーブルなどを配置します。
MB89530A
シリーズのメモリ空間の構造を以下に示します。
・メモリマップ
MB89535A
MB89537A/537AC
0000H
0000H
I/O
0080H
0200H
0000H
0080H
0080H
汎用
レジスタ
I/O
I/O
RAM
0100H
MB89PV530
MB89P538/F538/F538L
MB89538A/538AC
RAM
0100H
0200H
汎用
レジスタ
RAM
0100H
0200H
汎用
レジスタ
0280H
0480H
空き
0C80H
0C91H
空き
0C80H
ワイルドレジスタ
0C91H
0880H
ワイルドレジスタ
0C91H
ワイルドレジスタ
空き
空き
空き
空き
0C80H
4000H
8000H
ROM
C000H
ROM
ROM
FFC0H
FFFFH
FFC0H
ベクトルテーブル＊ 2
外部 ROM ＊ 1
FFFFH
FFC0H
ベクトルテーブル＊ 2
FFFFH
ベクトルテーブル＊ 2
＊ 1：外部 ROM 領域は MB89PV530 のみ
＊ 2：ベクトルテーブル ( リセット・割込み・ベクトルコール命令 )
DS07–12547–7
23
MB89530A シリーズ
2. レジスタ
F2MC-8L シリーズには CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 つの種類のレジスタがあ
ります。専用レジスタは以下のものが該当します。
プログラムカウンタ (PC)
：16 ビット長 , 命令格納位置を示します。
アキュムレータ (A)
：16 ビット長 , 演算などの一時記憶レジスタで 8 ビットデータ処理命令では下位側
の 1 バイトを使用します。
テンポラリアキュムレータ (T) ：16 ビット長 , アキュムレータとの間で演算を行います。
8 ビットデータ処理命令では下位側の 1 バイトを使用します。
インデックスレジスタ (IX)
：16 ビット長 , インデックス修飾を行うレジスタです。
エクストラポインタ (EP)
：16 ビット長 , メモリアドレスを示すポインタです。
スタックポインタ (SP)
：16 ビット長 , スタック領域を示します。
プログラムステータス (PS)
：16 ビット長 , レジスタポインタやコンディションコードを格納するレジスタです。
16 ビット
PC
初期値
FFFDH
：プログラムカウンタ
A
：アキュムレータ
不定
T
：テンポラリアキュムレータ
不定
IX
：インデックスレジスタ
不定
EP
：エクストラポインタ
不定
SP
：スタックポインタ
不定
PS
：プログラムステータス
I フラグ＝ 0, IL1, 0 ＝ 11
他のビットは不定
さらに , PS は上位 8 ビットがレジスタバンクポインタ (RP) , 下位 8 ビットがコンディションコードレジスタ (CCR) と
分けることができます ( 下図を参照 ) 。
・プログラムステータスの構造
15
PS
14
13
12
11
10
9
8
空き 空き 空き
RP
7
6
5
4
3
2
1
0
H
I
IL1
IL0
N
Z
V
C
RP
CCR
RP は現在使用しているレジスタバンクのアドレスを示すもので , RP の内容と実アドレスの関係は下図に示す変換規則
になっています。
・汎用レジスタ領域の実アドレス変換規則
RP 上位
"0"
発生アドレス
24
"0"
"0"
"0"
"0"
オペコード下位
"0"
"0"
"1"
R4
R3
R2
R1
R0
b2
b1
b0
A15 A14 A13 A12 A11 A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
DS07–12547–7
MB89530A シリーズ
CCR は演算の結果や転送データの内容を示すビットと , 割込み時の CPU の動作を制御するビットがあります。
H フラグ ：演算の結果 , bit 3 から bit 4 への繰上げや借越しが発生した場合 , “1” にセットされ , それ以外の場合は “0” に
クリアされます。このフラグは十進補正命令用です。
I フラグ ：このフラグが “1” のとき割込みを許可し , “0” のとき割込みを禁止します。リセット時に “0” になります。
IL1, 0
：現在許可している割込みのレベルを示します。このビットが示す値より強い割込み要求があった場合の
み , 割込み処理を行います。
IL1
IL0
0
0
0
1
1
0
2
1
1
3
割込みレベル
1
強弱
強い
弱い
N フラグ ：演算の結果 , 最上位ビットが “1” のとき “1” にセットされ , “0” のとき “0” にクリアされます。
Z フラグ ：演算の結果 , “0” であれば “1” にセットされ , それ以外のとき “0” にクリアされます。
V フラグ ：演算の結果 , “2” の補数のオーバフローが発生したとき “1” にセットされ , 発生しなかったとき “0” にクリア
されます。
C フラグ ：演算の結果 , bit 7 から繰上げや借越しが発生した場合 , “1” にセットされ , それ以外の場合は “0” にクリアさ
れます。また , シフト命令ではシフトアウトした値になります。
また , 汎用レジスタとして , 以下のものがあります。
汎用レジスタ：8 ビット長 , データを格納するレジスタ
汎用レジスタは 8 ビット長のレジスタで , メモリ上のレジスタバンク内にあります。1 バンクあたり 8 個のレジスタがあ
り , MB89530A シリーズでは全部で 32 バンクまで使用することができます。現在使用しているバンクはレジスタバンクポ
インタ (RP) で示します。
・レジスタバンク構成
ここのアドレス＝ 0100H ＋ 8 × (RP)
R0
R1
R2
R3
R4
R5
R6
R7
32 バンク
メモリ領域
DS07–12547–7
25
MB89530A シリーズ
■ I/O マップ
アドレス
レジスタ略称
レジスタ名称
00H
PDR0
ポート 0 データレジスタ
01H
DDR0
ポート 0 方向レジスタ
02H
PDR1
ポート 1 データレジスタ
03H
DDR1
ポート 1 方向レジスタ
04H ∼ 06H
書込み / 読出し
初期値
R/W
XXXXXXXXB
W
0 0 0 0 0 0 0 0B
R/W
XXXXXXXXB
W
0 0 0 0 0 0 0 0B
( 空き領域 )
07H
SYCC
システムクロック制御レジスタ
R/W
X −1 MM1 0 0B
08H
STBC
スタンバイ制御レジスタ
R/W
0 0 0 1 0 − − −B
09H
WDTC
ウォッチドッグ制御レジスタ
R/W
0 − − − XXXXB
0AH
TBTC
タイムベースタイマ制御レジスタ
R/W
0 0 − − − 0 0 0B
0BH
WPCR
時計プリスケーラ制御レジスタ
R/W
0 0 − − 0 0 0 0B
0CH
PDR2
ポート 2 データレジスタ
R/W
XXXXXXXXB
0DH
DDR2
ポート 2 方向レジスタ
R/W
0 0 0 0 0 0 0 0B
0EH
PDR3
ポート 3 データレジスタ
R/W
XXXXXXXXB
0FH
DDR3
ポート 3 方向レジスタ
R/W
0 0 0 0 0 0 0 0B
10H
PDR4
ポート 4 データレジスタ
R/W
XXXX 1 1 XXB
11H
DDR4
ポート 4 方向レジスタ
R/W
0 0 0 0 − − 0 0B
12H
PDR5
ポート 5 データレジスタ
R/W
11111111B
13H
PDR6
ポート 6 データレジスタ
R
XXXXXXXXB
シリアルモード制御レジスタ 1 (UART)
R/W
0 0 0 0 0 0 0 0B
14H ∼ 21H
( 空き領域 )
22H
SMC11
23H
SRC1
シリアルレート制御レジスタ (UART)
R/W
− − 0 1 1 0 0 0B
24H
SSD1
シリアルステータス・アンド・
データレジスタ (UART)
R/W
0 0 1 0 0 − 1XB
R/W
XXXXXXXXB
25H
SIDR1/SODR1 シリアルインプット / アウトプット
データレジスタ (UART)
26H
SMC12
シリアルモード制御レジスタ 2 (UART)
R/W
− − 1 0 0 0 0 1B
27H
CNTR1
PWM 制御レジスタ 1
R/W
0 0 0 0 0 0 0 0B
28H
CNTR2
PWM 制御レジスタ 2
R/W
0 0 0 − 0 0 0 0B
29H
CNTR3
PWM 制御レジスタ 3
R/W
− 0 0 0 − − − −B
2AH
COMR1
PWM コンペアレジスタ 1
W
XXXXXXXXB
2BH
COMR2
PWM コンペアレジスタ 2
W
XXXXXXXXB
2CH
PCR1
PWC パルス幅制御レジスタ 1
R/W
0 0 0 − − 0 0 0B
2DH
PCR2
PWC パルス幅制御レジスタ 2
R/W
0 0 0 0 0 0 0 0B
2EH
RLBR
PWC リロードバッファレジスタ
R/W
XXXXXXXXB
2FH
SMC21
シリアルモード制御レジスタ 1 (UART/SIO)
R/W
0 0 0 0 0 0 0 0B
30H
SMC22
シリアルモード制御レジスタ 2 (UART/SIO)
R/W
0 0 0 0 0 0 0 0B
31H
SSD2
シリアルステータスアンドデータレジスタ
(UART/SIO)
R/W
0 0 0 0 1 − − −B
R/W
XXXXXXXXB
R/W
XXXXXXXXB
32H
33H
SIDR2/SODR2 シリアルデータレジスタ (UART/SIO)
SRC2
ボーレートジェネレータリロードレジスタ
（続く）
26
DS07–12547–7
MB89530A シリーズ
書込み / 読出し
初期値
A/D 制御レジスタ 1
R/W
0 0 0 0 0 0 − 0B
ADC2
A/D 制御レジスタ 2
R/W
− 0 0 0 0 0 0 1B
36H
ADDL
A/D データレジスタ下位
R/W
XXXXXXXXB
37H
ADDH
A/D データレジスタ上位
R/W
− − − − − − 0 0B
38H
PPGC2
PPG2 コントロールレジスタ (12 ビット PPG)
R/W
0 0 0 0 0 0 0 0B
39H
PRL22
PPG2 リロードレジスタ 2 (12 ビット PPG)
R/W
0X0 0 0 0 0 0B
3AH
PRL21
PPG2 リロードレジスタ 1 (12 ビット PPG)
R/W
XX0 0 0 0 0 0B
3BH
PRL23
PPG2 リロードレジスタ 3 (12 ビット PPG)
R/W
XX0 0 0 0 0 0B
3CH
TMCR
16 ビットタイマ制御レジスタ
R/W
− − 0 0 0 0 0 0B
3DH
TCHR
16 ビットタイマカウントレジスタ上位
R/W
0 0 0 0 0 0 0 0B
3EH
TCLR
16 ビットタイマカウントレジスタ下位
R/W
0 0 0 0 0 0 0 0B
3FH
EIC1
外部割込み 1 制御レジスタ 1
R/W
0 0 0 0 0 0 0 0B
40H
EIC2
外部割込み 1 制御レジスタ 2
R/W
0 0 0 0 0 0 0 0B
R/W
− − − − − − − 0B
アドレス
レジスタ略称
34H
ADC1
35H
レジスタ名称
41H ∼ 48H
49H
( 空き領域 )
DDCR
DDC 選択レジスタ
4AH, 4BH
( 空き領域 )
4CH
PPGC1
PPG1 コントロールレジスタ (12 ビット PPG)
R/W
0 0 0 0 0 0 0 0B
4DH
PRL12
PPG1 リロードレジスタ 2 (12 ビット PPG)
R/W
0X0 0 0 0 0 0B
4EH
PRL11
PPG1 リロードレジスタ 1 (12 ビット PPG)
R/W
XX0 0 0 0 0 0B
4FH
PRL13
PPG1 リロードレジスタ 3 (12 ビット PPG)
R/W
XX0 0 0 0 0 0B
50H
IACR
I2C アドレス制御レジスタ
R/W
− − − − − 0 0 0B
51H
IBSR
I2C バスステータスレジスタ
R
0 0 0 0 0 0 0 0B
52H
IBCR
I2C バス制御レジスタ
R/W
0 0 0 0 0 0 0 0B
53H
ICCR
I2C クロック制御レジスタ
R/W
0 0 0 XXXXXB
54H
IADR
I2C アドレスレジスタ
R/W
− XXXXXXXB
55H
IDAR
I2C データレジスタ
R/W
XXXXXXXXB
56H
EIE2
外部割込み 2 制御レジスタ
R/W
0 0 0 0 0 0 0 0B
57H
EIF2
外部割込み 2 フラグレジスタ
R/W
− − − − − − − 0B
58H
RCR1
6 ビット PPG 制御レジスタ 1
R/W
0 0 0 0 0 0 0 0B
59H
RCR2
6 ビット PPG 制御レジスタ 2
R/W
0X0 0 0 0 0 0B
5AH
CKR
クロック出力制御レジスタ
R/W
− − − − − − 0 0B
5BH ∼ 6FH
( 空き領域 )
70H
SMR
シリアルモードレジスタ (SIO)
R/W
0 0 0 0 0 0 0 0B
71H
SDR
シリアルデータレジスタ (SIO)
R/W
XXXXXXXXB
72H
PURR0
ポート 0 プルアップ抵抗レジスタ
R/W
11111111B
73H
PURR1
ポート 1 プルアップ抵抗レジスタ
R/W
11111111B
74H
PURR2
ポート 2 プルアップ抵抗レジスタ
R/W
11111111B
75H
PURR3
ポート 3 プルアップ抵抗レジスタ
R/W
11111111B
76H
PURR4
ポート 4 プルアップ抵抗レジスタ
R/W
1 1 1 1− − 1 1 B
77H
WREN
ワイルドレジスタイネーブルレジスタ
R/W
− − 0 0 0 0 0 0B
78H
WROR
ワイルドレジスタデータテストレジスタ
R/W
− − 0 0 0 0 0 0B
（続く）
DS07–12547–7
27
MB89530A シリーズ
（続き）
書込み / 読出し
初期値
ポート 6 プルアップ抵抗レジスタ
R/W
−−−11111B
FMCS
フラッシュメモリ
コントロール・ステータスレジスタ
R/W
0 0 0X0 0 − 0Β
7BH
ILR1
割込みレベル設定レジスタ 1
W
1 1 1 1 1 1 1 1B
7CH
ILR2
割込みレベル設定レジスタ 2
W
1 1 1 1 1 1 1 1B
7DH
ILR3
割込みレベル設定レジスタ 3
W
1 1 1 1 1 1 1 1B
7EH
ILR4
割込みレベル設定レジスタ 4
W
1 1 1 1 1 1 1 1B
7FH
ITR
割込みテストレジスタ
アクセス禁止
XXXXXX0 0B
C80H
WRARH1
上位アドレス設定レジスタ 1
R/W
XXXXXXXXB
C81H
WRARL1
下位アドレス設定レジスタ 1
R/W
XXXXXXXXB
C82H
WRDR1
データ設定レジスタ 1
R/W
XXXXXXXXB
C83H
WRARH2
上位アドレス設定レジスタ 2
R/W
XXXXXXXXB
C84H
WRARL2
下位アドレス設定レジスタ 2
R/W
XXXXXXXXB
C85H
WRDR2
データ設定レジスタ 2
R/W
XXXXXXXXB
C86H
WRARH3
上位アドレス設定レジスタ 3
R/W
XXXXXXXXB
C87H
WRARL3
下位アドレス設定レジスタ 3
R/W
XXXXXXXXB
C88H
WRDR3
データ設定レジスタ 3
R/W
XXXXXXXXB
C89H
WRARH4
上位アドレス設定レジスタ 4
R/W
XXXXXXXXB
C8AH
WRARL4
下位アドレス設定レジスタ 4
R/W
XXXXXXXXB
C8BH
WRDR4
データ設定レジスタ 4
R/W
XXXXXXXXB
C8CH
WRARH5
上位アドレス設定レジスタ 5
R/W
XXXXXXXXB
C8DH
WRARL5
下位アドレス設定レジスタ 5
R/W
XXXXXXXXB
C8EH
WRDR5
データ設定レジスタ 5
R/W
XXXXXXXXB
C8FH
WRARH6
上位アドレス設定レジスタ 6
R/W
XXXXXXXXB
C90H
WRARL6
下位アドレス設定レジスタ 6
R/W
XXXXXXXXB
C91H
WRDR6
データ設定レジスタ 6
R/W
XXXXXXXXB
アドレス
レジスタ略称
79H
PURR6
7AH
レジスタ名称
・書込み / 読込みについての説明
R/W ：リード・ライト可能
R
：リードオンリ
W
：ライトオンリ
・初期値についての説明
0 ：このビットの初期値は “0” です。
1 ：このビットの初期値は “1” です。
X ：このビットの初期値は不定です。
M ：このビットの初期値はマスクオプションです。
− ：このビットは未使用です。
（注意事項）空き領域は使用しないでください。
28
DS07–12547–7
MB89530A シリーズ
■ 電気的特性
1. 絶対最大定格
項 目
電源電圧＊ 1
記 号
定 格 値
単位 備 考
最 小
最 大
VCC,
AVCC
VSS − 0.3
VSS ＋ 6.0
V
AVR
VSS − 0.3
VSS ＋ 6.0
V
MB89535A/537A/538A*2
MB89537AC/538AC
MB89F538/F538L/P538
MB89PV530
VSS − 0.3
VCC ＋ 0.3
V
P42, P43 以外
VSS − 0.3
VSS ＋ 6.0
V
P42, P43
VSS − 0.3
VCC ＋ 0.3
V
P42, P43 以外
VSS − 0.3
VSS ＋ 6.0
V
P42, P43
入力電圧＊ 1
VI
出力電圧＊ 1
VO
“L” レベル最大出力電流
IOL
⎯
15
mA
ICLAMP
− 2.0
＋ 2.0
mA
*3
Σ ｜ ICLAMP ｜
⎯
20
mA
*3
“L” レベル平均出力電流
IOLAV
⎯
4
mA
平均値 ( 動作電流×動作率 )
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
40
mA
“H” レベル最大出力電流
IOH
⎯
− 15
mA
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
“H” レベル最大総出力電流
ΣIOH
⎯
− 50
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 20
mA
消費電力
PD
⎯
300
mW
動作温度
TA
− 40
＋ 85
°C
保存温度
Tstg
− 55
＋ 150
°C
最大クランプ電流
最大総クランプ電流
平均値 ( 動作電流×動作率 )
平均値 ( 動作電流×動作率 )
平均値 ( 動作電流×動作率 )
＊ 1：AVSS ＝ VSS ＝ 0 V を基準にしています。
＊ 2：AVCC と VCC は同電位で使用してください。AVR は AVCC ＋ 0.3 V を超えてはいけません。
＊ 3：・該当端子：P00 ∼ P07, P10 ∼ P17, P20 ∼ P27, P30 ∼ P37, P40, P41, P44 ∼ P47, 60 ∼ P64
・推奨動作条件内でご使用ください。
・直流電圧 ( 電流 ) でご使用ください。
・＋ B 信号とマイクロコントローラの間には，必ず制限抵抗を接続し＋ B 信号を印加してください。
・＋ B 入力時にマイクロコントローラ端子に入力される電流が，瞬時・定常を問わず規格値以下になるように制
限抵抗の値を設定してください。
・低消費電力モードなどマイクロコントローラの駆動電流が少ない動作状態では，＋ B 入力電位が保護ダイオー
ドを通して VCC 端子の電位を上昇させ，他の機器へ影響を及ぼす可能性がありますのでご注意ください。
・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に＋ B 入力がある場合は，端子から電源が供
給されているため，不完全な動作を行う可能性がありますのでご注意ください。
・電源投入時に＋ B 入力がある場合は，端子から電源が供給されているため，パワーオンリセットが動作しない電
源電圧になる可能性がありますのでご注意ください。
・＋ B 入力端子は，オープン状態にならないようにご注意ください。
・A/D 入力端子を除くアナログ系入力端子 (LCD 駆動端子，コンパレータ入力端子など ) は，＋ B 入力ができませ
んのでご注意ください。
（続く）
DS07–12547–7
29
MB89530A シリーズ
（続き）
・推奨回路例：
・入出力等価回路
保護ダイオード
VCC
P-ch
制限抵抗
＋ B 入力 (0 V ∼ 16 V)
N-ch
R
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
30
DS07–12547–7
MB89530A シリーズ
2. 推奨動作条件
(AVss ＝ Vss ＝ 0 V)
項 目
規 格 値
記 号
動作温度
備 考
最 大
2.2 ＊
5.5
V
通常動作保証範囲
1.5
5.5
V
ストップ時の RAM 状態
2.7 ＊
5.5
V
通常動作保証範囲
1.5
5.5
V
ストップ時の RAM 状態
3.5
5.5
V
通常動作保証範囲
3.0
5.5
V
ストップ時の RAM 状態
2.4
3.6
V
通常動作保証範囲
1.5
3.6
V
ストップ時の RAM 状態
AVR
3.5
AVCC
V
TA
− 40
＋ 85
°C
VCC,
AVCC
電源電圧
単 位
最 小
MB89535A
MB89537A/538A
MB89537AC/538AC
MB89P538
MB89PV530
MB89F538
MB89F538L
＊：使用周波数 , インストラクションサイクルにより異なります。
「・動作電圧−動作周波数 (MB89P538/MB89PV530) 」, 「・動作電圧−動作周波数 (MB89535A/537A/538A/537AC/
538AC) 」, 「・動作電圧−動作周波数 (MB89F538) 」および「5. A/D 変換部電気的特性」を参照してください。
・動作電圧−動作周波数 (MB89P538/MB89PV530)
アナログ精度保証範囲：VCC ＝ AVCC ＝ 3.5 V ∼ 5.5 V
5.5
5.0
動作電圧 VCC (V)
4.0
3.5
3.0
2.7
2.2
2.0
1.0
0
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0 10.0 11.0 12.0
12.5
動作周波数 (MHz)
( インストラクションサイクル＝ 4 / FCH のとき )
4.0
2.0
0.8
0.4
0.32
最小命令実行時間 ( インストラクションサイクル ) (µs)
は , TA ＝− 10 °C ∼＋ 55 °C の保証となります。
DS07–12547–7
31
MB89530A シリーズ
・動作電圧−動作周波数 (MB89535A/537A/538A/537AC/538AC)
アナログ精度保証範囲：VCC ＝ AVCC ＝ 3.5 V ∼ 5.5 V
5.5
動作電圧 VCC (V)
5.0
4.0
3.5
3.0
2.7
2.2
2.0
1.0
0
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0 10.0 11.0 12.0
12.5
動作周波数 (MHz)
( インストラクションサイクル＝ 4 / FCH のとき )
4.0
2.0
0.8
0.4
0.32
最小命令実行時間 ( インストラクションサイクル ) (µs)
・動作電圧−動作周波数 (MB89F538)
アナログ精度保証範囲：VCC ＝ AVCC ＝ 3.5 V ∼ 5.5 V
5.5
動作電圧 VCC (V)
5.0
4.0
3.5
3.0
2.0
1.0
0
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0 10.0 11.0 12.0
12.5
動作周波数 (MHz)
4.0
2.0
0.8
0.4
0.32
最小命令実行時間 ( インストラクションサイクル ) (µs)
32
DS07–12547–7
MB89530A シリーズ
・動作電圧−動作周波数 (MB89F538L)
アナログ精度保証範囲：VCC ＝ AVCC ＝ 2.4 V ∼ 3.6 V
4.0
動作電圧 VCC (V)
3.6
3.0
2.4
2.0
1.0
0
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0 10.0 11.0 12.0
12.5
動作周波数 (MHz)
( インストラクションサイクル＝ 4 / FCH のとき )
4.0
2.0
0.8
0.4
0.32
最小命令実行時間 ( インストラクションサイクル ) (µs)
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–12547–7
33
MB89530A シリーズ
3. 直流規格
(1) 電源電圧 5.0 (V) 時 (MB89L538L を除く )
(AVCC ＝ VCC ＝ 5.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
“H” レベル
入力電圧
規 格 値
最小
標準
最大
単位
0.7 VCC
⎯
VCC ＋ 0.3
V
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
⎯
VSS ＋ 1.4
⎯
VSS ＋ 5.5
V
SMB 入力バッファ
選択時 *1
⎯
0.7 VCC
⎯
VSS ＋ 5.5
V
I2C 入力バッファ
選択時 *1
記号
端子名
条 件
VIH
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40 ∼ P47, P60 ∼ P64,
SI1, SI2
⎯
VIHS
RST, MOD0, MOD1,
INT20 ∼ INT27, UCK1,
UI1, INT10 ∼ INT13,
SCK1, EC, PWCK,
PWC, SCK2, UCK2,
UI2, ADST
VIHSMB
SCL, SDA
VIHI2C
備 考
VIL
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40 ∼ P47, P60 ∼ P64,
SI1, SI2
⎯
VSS − 0.3
⎯
0.3 VCC
V
VILS
RST, MOD0, MOD1,
INT20 ∼ INT27, UCK1,
UI1, INT10 ∼ INT13,
SCK1, EC, PWCK,
PWC, SCK2, UCK2,
UI2, ADST
⎯
VSS − 0.3
⎯
0.2 VCC
V
⎯
VSS − 0.3
⎯
VSS ＋ 0.6
V
SMB 入力バッファ
選択時 *1
⎯
VSS − 0.3
⎯
0.3 VCC
V
I2C 入力バッファ
選択時 *1
VSS − 0.3
⎯
VCC ＋ 0.3
V
⎯
VSS ＋ 5.5
V
4.0
⎯
⎯
V
VOL
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
IOL ＝ 4.0 mA
P40 ∼ P47, P50 ∼ P57,
RST
⎯
⎯
0.4
V
入力
リーク電流
(Hi-Z 出力
リーク電流 )
ILI
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37, 0.0 V ＜ VI ＜
P40 ∼ P47, P50 ∼ P57, VCC
P60 ∼ P64
−5
⎯
＋5
µA
オープン
ドレイン出力
リーク電流
ILIOD
P42, P43
⎯
⎯
5
µA
RUP
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40, P41, P44 ∼ P46,
P47*2, P60 ∼ P64, RST
⎯
25
40
100
kΩ
プルアップ抵抗
あり指定時
RST は除く
⎯
25
40
100
kΩ
マスク ROM 品
のみ
“L” レベル
入力電圧
VILSMB
SCL, SDA
VILI2C
オープン
ドレイン出力
印加電圧
“H” レベル
出力電圧
VD1
VD2
VOH
P50 ∼ P57
P42, P43
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P24, P30 ∼ P37, IOH ＝− 2.0 mA
P40, P41, P44 ∼ P47
P25 ∼ P27
“L” レベル
出力電圧
プルアップ
抵抗値
プルダウン
抵抗値
RDOWN MOD0, MOD1
IOH ＝− 3.0 mA
0.0 V ＜ VI ＜
VSS ＋ 5.5 V
プルアップ抵抗
なし指定時
（続く）
34
DS07–12547–7
MB89530A シリーズ
（続き）
(AVCC ＝ VCC ＝ 5.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
条 件
FCH ＝ 10.0 MHz
VCC ＝ 5.0 V
tinst ＝ 0.4 µs
ICC1
FCH ＝ 10.0 MHz
VCC ＝ 5.0 V
tinst ＝ 6.4 µs
ICC2
FCH ＝ 10.0 MHz
VCC ＝ 5.0 V
tinst ＝ 0.4 µs
ICCS1
ICCS2
VCC
FCH ＝ 10.0 MHz
VCC ＝ 5.0 V
tinst ＝ 6.4 µs
電源電流
FCL ＝ 32.768 kHz
VCC ＝ 5.0 V
TA ＝＋ 25 °C
ICCL
FCL ＝ 32.768 kHz
VCC ＝ 5.0 V
TA ＝＋ 25 °C
ICCLS
単位
備 考
最小
標準
最大
⎯
15
20
mA
MB89P538/PV530
⎯
6
10
mA
MB89F538
⎯
8
13
mA
MB89535A/7A/8A
MB89537AC/538AC
⎯
5
8.5
mA
MB89P538/PV530
⎯
1.5
3
mA
MB89F538
⎯
1.5
3
mA
MB89535A/7A/8A
MB89537AC/538AC
⎯
5
7
mA
スリープモード
MB89P538/PV530
⎯
3
5
mA
スリープモード
MB89F538
⎯
2.5
5
mA
スリープモード
MB89535A/7A/8A
MB89537AC/538AC
⎯
1.5
3
mA
スリープモード
MB89P538/PV530
⎯
1
2
mA
スリープモード
MB89F538
⎯
1
2
mA
スリープモード
MB89535A/7A/8A
MB89537AC/538AC
⎯
3
7
mA
サブモード
MB89P538/PV530
⎯
400
800
µA
サブモード
MB89F538
⎯
50
85
µA
サブモード
MB89535A/7A/8A
MB89537AC/538AC
⎯
30
50
µA
サブスリープモード
MB89P538/PV530
⎯
15
30
µA
サブスリープモード
MB89F538
⎯
15
30
µA
サブスリープモード
MB89535A/7A/8A
MB89537AC/538AC
ICCT
FCL ＝ 32.768 kHz
VCC ＝ 5.0 V
TA ＝＋ 25 °C
⎯
5
15
µA
時計モード
メインストップ
ICCH
TA ＝＋ 25 °C
⎯
3
10
µA
サブストップ
FCH ＝ 10.0 MHz
⎯
4
6
mA
A/D 変換時
TA ＝＋ 25 °C
⎯
1
5
µA
A/D 停止時
f ＝ 1 MHz
⎯
5
15
pF
IA
IAH
入力容量
規 格 値
CIN
AVCC
VCC, VSS, AVCC, AVSS
以外
＊ 1：MB89PV530/P538/F538/537AC/538AC は , I2C 機能を内蔵しており , ソフトウェアで入力バッファを選択可能です。
MB89535A/537A/538A は , I2C 機能を内蔵していませんので , この規格は適用されません。
＊ 2：MB89F538 では , P47 は MOD2 端子となるため対象外です。
DS07–12547–7
35
MB89530A シリーズ
(2) 電源電圧 3.0 (V) 時 (MB89F538 を除く )
(AVCC ＝ VCC ＝ 3.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
条 件
規 格 値
最小
標準
最大
単位
VIH
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40 ∼ P47, P60 ∼ P64,
SI1, SI2
⎯
0.7 VCC
⎯
VCC ＋ 0.3
V
VIHS
RST, MOD0, MOD1,
INT20 ∼ INT27, UCK1,
UI1, INT10 ∼ INT13,
SCK1, EC, PWCK, PWC,
SCK2, UCK2, UI2, ADST
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
⎯
VSS ＋ 1.4
⎯
VSS ＋ 5.5
V
SMB 入力
バッファ
選択時＊
⎯
0.7 VCC
⎯
VSS ＋ 5.5
V
I2C 入力
バッファ
選択時＊
VIL
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40 ∼ P47, P60 ∼ P64,
SI1, SI2
⎯
VSS − 0.3
⎯
0.3 VCC
V
VILS
RST, MOD0, MOD1,
INT20 ∼ INT27, UCK1,
UI1, INT10 ∼ INT13,
SCK1, EC, PWCK, PWC,
SCK2, UCK2, UI2, ADST
⎯
VSS − 0.3
⎯
0.2 VCC
V
⎯
VSS − 0.3
⎯
VSS ＋ 0.6
V
SMB 入力
バッファ
選択時＊
⎯
VSS − 0.3
⎯
0.3 VCC
V
I2C 入力
バッファ
選択時＊
VSS − 0.3
⎯
VCC ＋ 0.3
V
⎯
VSS ＋ 5.5
V
2.4
⎯
⎯
V
“H” レベル
入力電圧
VIHSMB
SCL, SDA
VIHI2C
“L” レベル
入力電圧
VILSMB
SCL, SDA
VILI2C
オープン
ドレイン出力
印加電圧
VD1
P50 ∼ P57
VD2
P42, P43
VOH
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P24, P30 ∼ P37,
P40, P41, P44 ∼ P47
IOH ＝− 2.0 mA
P25 ∼ P27
IOH ＝− 3.0 mA
VOL
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40 ∼ P47, P50 ∼ P57,
RST
IOL ＝ 4.0 mA
⎯
⎯
0.4
V
入力
リーク電流
(Hi-Z 出力
リーク電流 )
ILI
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40 ∼ P47, P50 ∼ P57,
P60 ∼ P64
0.0 V ＜ VI ＜
VCC
−5
⎯
＋5
µA
オープン
ドレイン出力
リーク電流
ILIOD
P42, P43
0.0 V ＜ VI ＜
VSS ＋ 5.5 V
⎯
⎯
5
µA
“H” レベル
出力電圧
“L” レベル
出力電圧
備 考
プルアップ
抵抗なし指
定時
（続く）
36
DS07–12547–7
MB89530A シリーズ
（続き）
(AVCC ＝ VCC ＝ 3.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
プルアップ
抵抗値
プルダウン
抵抗値
記号
端子名
条 件
RUP
P00 ∼ P07, P10 ∼ P17,
P20 ∼ P27, P30 ∼ P37,
P40, P41, P44 ∼ P47,
P60 ∼ P64, RST
RDOWN MOD0, MOD1
規 格 値
単位
備 考
100
kΩ
プルアップ抵抗あり
指定時
RST は除く
70
100
kΩ
⎯
6
10
mA
⎯
⎯
45
mA
最小
標準
最大
⎯
25
70
⎯
25
ICC1
FCH ＝ 10.0 MHz
tinst ＝ 0.4 µs
ICC2
FCH ＝ 10.0 MHz
tinst ＝ 6.4 µs
⎯
1.5
3
mA
ICCS1
FCH ＝ 10.0 MHz
tinst ＝ 0.4 µs
⎯
2
4
mA
スリープモード
ICCS2
FCH ＝ 10.0 MHz
tinst ＝ 6.4 µs
⎯
1
2
mA
スリープモード
⎯
1
3
mA
サブモード
MB89P538/PV530
⎯
35
90
µA
サブモード
MB89F538L
⎯
20
50
µA
サブモード
MB89535A/7A/8A
MB89537AC/538AC
VCC
電源電流
ICCLS
FCL ＝ 32.768 kHz
VCC ＝ 3.0 V
TA ＝＋ 25 °C
⎯
15
30
µA
サブスリープモード
ICCT
FCL ＝ 32.768 kHz
VCC ＝ 3.0 V
TA ＝＋ 25 °C
⎯
5
15
µA
時計モード
メインストップ
ICCH
TA ＝＋ 25 °C
⎯
1
5
µA
サブストップ
FCH ＝ 10.0 MHz
⎯
1
3
mA
A/D 変換時
TA ＝＋ 25 °C
⎯
1
5
µA
A/D 停止時
f ＝ 1 MHz
⎯
5
15
pF
IA
IAH
入力容量
FCL ＝ 32.768 kHz
VCC ＝ 3.0 V
TA ＝＋ 25 °C
ICCL
フラッシュメモリ消
去 / 書込み時
MB89F538L
CIN
AVCC
VCC, VSS, AVCC, AVSS
以外
＊：MB89PV530/P538/F538L/537AC/538AC は , I2C 機能を内蔵しており , ソフトウェアで入力バッファを選択可能です。
MB89535A/537A/538A は , I2C 機能を内蔵していませんので , この規格は適用されません。
DS07–12547–7
37
MB89530A シリーズ
4. 交流規格
(1) リセットタイミング
(VCC ＝ 5.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記 号
条 件
tZLZH
⎯
RST “L” パルス幅
規 格 値
最 小
最 大
48 tHCYL
⎯
単 位
ns
（注意事項）• tHCYL はメインクロックの発振周期です。
• 外部リセット端子 (RST) に規格値未満のリセットパルスが入力された場合 , 誤動作を起こすことがありま
す。外部リセット端子 (RST) に規格値未満のリセットパルスが入力されないようにしてください。
tZLZH
RST
0.2 VCC
0.2 VCC
(2) パワーオンリセット
(AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
電源立上り時間
電源断時間
記 号
条 件
tR
tOFF
規 格 値
単 位
最 小
最 大
⎯
0.5
50
ms
⎯
1
⎯
ms
備 考
電源投入までの
待ち時間
（注意事項）選択された発振安定時間以内で電源を立ち上げるようにしてください。また , 動作中に電源電圧を変化させ
る場合は , 電源電圧をなめらかに立ち上げることを推奨いたします。
tR
tOFF
2.2 V
VCC
0.2 V
38
0.2 V
0.2 V
DS07–12547–7
MB89530A シリーズ
(3) クロックタイミング規格
(AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
クロック周波数
クロックサイクル
タイム
入力クロックパルス幅
入力クロック立上り ,
立下り時間
記号
端子名
FCH
規 格 値
条件
単位
備 考
12.5
MHz
メインクロック
32.768
⎯
kHz
サブクロック
80
⎯
1000
ns
メインクロック
⎯
30.5
⎯
µs
サブクロック
20
⎯
⎯
ns
外部クロック
X0A
⎯
15.2
⎯
µs
外部クロック
X0
⎯
⎯
10
ns
外部クロック
最小
標準
最大
X0, X1
1
⎯
FCL
X0A, X1A
⎯
tHCYL
X0, X1
tLCYL
X0A, X1A
PWH
PWL
X0
PWHL
PWLL
tCR
tCF
⎯
・X0, X1 タイミングおよび印加条件
tHCYL
PWH
PWL
tCR
tCF
0.8 VCC
0.8 VCC
X0
0.2 VCC
0.2 VCC
0.2 VCC
・クロック印加条件
水晶振動子使用時
または
セラミック振動子使用時
X0
X1
X0
FCH
C1
DS07–12547–7
外部クロック使用時
C2
X1
開放
FCH
39
MB89530A シリーズ
・X0A, X1A タイミングおよび印加条件
tLCYL
PWHL
PWLL
tCR
tCF
0.8 VCC
0.8 VCC
X0A
0.2 VCC
0.2 VCC
0.2 VCC
・クロック印加条件
水晶振動子使用時
または
セラミック振動子使用時
X0A
外部クロック使用時
X1A
X0A
X1A
Rd
FCL
C1
開放
FCL
C2
(4) インストラクションサイクル
(AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
インストラクションサイクル
( 最小命令実行時間 )
40
記号
規 格 値
単位
4/FCH, 8/FCH, 16/FCH, 64/FCH
µs
FCH ＝ 12.5 MHz 動作時 (4/FCH)
tinst ＝ 0.32 µs
2/FCL
µs
FCL ＝ 32.768 kHz 動作時
tinst ＝ 61.036 µs
tinst
備 考
DS07–12547–7
MB89530A シリーズ
(5) シリアル I/O タイミング
(VCC ＝ 5.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
シリアルクロックサイクル
タイム
tSCYC
SCK, UCK
SCK ↓→ SO
tSLOV
SCK, SO, UCK, UO
有効 SI → SCK ↑
tIVSH
SI, SCK, UI, UCK
SCK ↑→有効 SI ホールド時間
tSHIX
SCK, SI, UCK, UI
シリアルクロック “H” パルス幅
tSHSL
シリアルクロック “L” パルス幅
tSLSH
SCK ↓→ SO 時間
tSLOV
SCK, SO, UCK, UO
有効 SI → SCK ↑
tIVSH
SI, SCK, UI, UCK
SCK ↑→有効 SI ホールド時間
tSHIX
SCK, SI, UCK, UI
規 格 値
条件
内部
クロック
動作
SCK, UCK
外部
クロック
動作
単位
最小
最大
2 tinst
⎯
µs
− 200
＋ 200
ns
200
⎯
ns
200
⎯
ns
1 tinst
⎯
µs
1 tinst
⎯
µs
0
200
ns
200
⎯
ns
200
⎯
ns
（注意事項）tinst については , 「 (4) インストラクションサイクル」を参照してください。
・内部シフトクロックモード
tSCYC
SCK
UCK
2.4 V
0.8 V
0.8 V
tSLOV
SO
UO
2.4 V
0.8 V
tIVSH
tSHIX
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
SI
UI
・外部シフトクロックモード
tSLSH
tSHSL
SCK
UCK
0.8 VCC
0.2 VCC
0.8 VCC
0.2 VCC
tSLOV
SO
UO
2.4 V
0.8 V
tIVSH
SI
UI
DS07–12547–7
0.8 VCC
0.2 VCC
tSHIX
0.8 VCC
0.2 VCC
41
MB89530A シリーズ
(6) 周辺入力タイミング
(VCC ＝ 5.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端 子 名
条 件
周辺入力 “H” レベル
パルス幅 1
tILIH1
周辺入力 “L” レベル
パルス幅 1
tIHIL1
INT10 ∼ INT13,
INT20 ∼ INT27,
EC, PWC, PWCK
周辺入力 “H” レベル
パルス幅 2
tILIH2
周辺入力 “L” レベル
パルス幅 2
tIHIL2
規 格 値
単位
最 小
最 大
⎯
2 tinst
⎯
µs
⎯
2 tinst
⎯
µs
⎯
28 tinst
⎯
µs
⎯
28 tinst
⎯
µs
ADST
（注意事項）tinst については , 「 (4) インストラクションサイクル」を参照してください。
tIHIL1
EC, INT, PWC, PWCK
tILIH1
0.8 VCC
0.2 VCC
0.2 VCC
tILIH2
tIHIL2
ADST
0.8 VCC
0.2 VCC
42
0.8 VCC
0.8 VCC
0.2 VCC
DS07–12547–7
MB89530A シリーズ
(7) I2C タイミング
(VCC ＝ 5.0 V, AVss ＝ Vss ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
規 格 値
記号 端子名 条件
最 小
最 大
1 / 4 tinst ×
m × n − 20
1 / 4 tinst ×
m × n ＋ 20
単位
備 考
ns
マスタ時のみ
ns
マスタ時のみ
スタートコンディション出力
tSTA
SCL
SDA
⎯
ストップコンディション出力
tSTO
SCL
SDA
⎯
1 / 4 tinst ×
1 / 4 tinst ×
(m × n ＋ 8) − 20 (m × n ＋ 8) ＋ 20
スタートコンディション検出
tSTA
SCL
SDA
⎯
1 / 4 tinst × 6 ＋ 40
⎯
ns
ストップコンディション検出
tSTO
SCL
SDA
⎯
1 / 4 tinst × 6 ＋ 40
⎯
ns
リスタートコンディション出力
tSTASU
SCL
SDA
⎯
1 / 4 tinst ×
1 / 4 tinst ×
(m × n ＋ 8) − 20 (m × n ＋ 8) ＋ 20
リスタートコンディション検出
tSTASU
SCL
SDA
⎯
1 / 4 tinst × 4 ＋ 40
⎯
ns
SCL 出力 “L” 幅
tLOW
SCL
⎯
1 / 4 tinst ×
m × n − 20
1 / 4 tinst ×
m × n ＋ 20
ns
マスタ時のみ
SCL 出力 “H” 幅
tHIGH
SCL
⎯
1 / 4 tinst ×
1 / 4 tinst ×
(m × n ＋ 8) − 20 (m × n ＋ 8) ＋ 20
ns
マスタ時のみ
tDO
SDA
⎯
1 / 4 tinst × 4 − 20
1 / 4 tinst × 4 ＋ 20
ns
SDA 出力割込み期間後
セットアップ
tDOSU
SDA
⎯
1 / 4 tinst × 4 − 20
⎯
ns
SCL 入力 “L” 幅
tLOW
SCL
⎯
1 / 4 tinst × 6 ＋ 40
⎯
ns
SCL 入力 “H” 幅
tHIGH
SCL
⎯
1 / 4 tinst × 2 ＋ 40
⎯
ns
SDA 入力 セットアップ
tSU
SDA
⎯
40
⎯
ns
SDA 入力ホールド
tHO
SDA
⎯
0
⎯
ns
SDA 出力遅延時間
ns
マスタ時のみ
（注意事項）・tinst については , 「 (4) インストラクションサイクル」を参照してください。
・表中の m は , I2C クロック制御レジスタ “ICCR” のシフトクロック周波数設定ビット (CS4, CS3) による
値です。詳細はハードウェアマニュアルのレジスタ説明を参照してください。
・表中の n は , I2C クロック制御レジスタ “ICCR” のシフトクロック周波数設定ビット (CS2, CS0) による
値です。詳細はハードウェアマニュアルのレジスタ説明を参照してください。
・tDOSU は , 割込み期間が SCL“L” 幅以上である場合を示します。
・SDA, SCL 出力の規格値は , 立上り時間が 0 ns である場合を仮定しています。
・I2C インタフェース［データ送信 ( マスタ / スレーブ ) ］
tDO
tDO
tSU
tSU
tDOSU
SDA
ACK
tSTASU
tSTA
tLOW
SCL
tHO
9
1
・I2C インタフェース［データ受信 ( マスタ / スレーブ ) ］
tSU
tHO
tDO
tDO
tDOSU
SDA
ACK
tHIGH
tLOW
tSTO
SCL
6
DS07–12547–7
7
8
9
43
MB89530A シリーズ
5. A/D 変換部電気的特性
(1) MB89535A/537A/537AC/538A/538AC/P538/PV530
(VCC ＝ 3.5 V ∼ 5.5 V, AVSS ＝ VSS ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
条 件
総合誤差
直線性誤差
標 準
最 大
⎯
⎯
10
bit
⎯
⎯
± 3.0
LSB
⎯
⎯
± 2.5
LSB
⎯
⎯
± 1.9
LSB
AVSS −
1.5 LSB
AVSS ＋
0.5 LSB
AVSS ＋
2.5 LSB
V
AVR −
3.5 LSB
AVR −
1.5 LSB
AVR ＋
1.5 LSB
V
⎯
⎯
4.0
LSB
⎯
60 tinst
⎯
µs
⎯
16 tinst
⎯
µs
⎯
⎯
10
µA
0
⎯
AVR
V
AVSS ＋ 3.5
⎯
AVCC
V
A/D 起動時
⎯
400
⎯
µA
A/D 停止時
⎯
⎯
5
µA
⎯
微分直線性誤差
ゼロトランジション
電圧
VOT
フルスケール
トランジション電圧
VFST
⎯
AVR ＝ AVCC
チャネル間ばらつき
変換時間
⎯
サンプリング時間
アナログ入力電流
IAIN
アナログ入力電圧
VAIN
基準電圧
⎯
⎯
IR
基準電圧供給電流
AN0 ∼ AN7
AVR
IRH
単位
最 小
⎯
分解能
規 格 値
備 考
AVCC ＝ VCC
*
＊：サンプリング時間を含む。
（注意事項）：tinst については , 「4. 交流規格 (4) インストラクションサイクル」を参照してください。
(2) MB89F538
(VCC ＝ 3.5 V ∼ 5.5 V, AVSS ＝ VSS ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
直線性誤差
最 大
⎯
⎯
10
bit
⎯
⎯
± 5.0
LSB
⎯
⎯
± 2.5
LSB
⎯
⎯
± 1.9
LSB
AVSS −
3.5 LSB
AVSS ＋
0.5 LSB
AVSS ＋
4.5 LSB
V
AVR −
6.5 LSB
AVR −
1.5 LSB
AVR ＋
1.5 LSB
V
⎯
⎯
4.0
LSB
⎯
60 tinst
⎯
µs
⎯
16 tinst
⎯
µs
⎯
⎯
10
µA
0
⎯
AVR
V
AVSS ＋ 3.5
⎯
AVCC
V
A/D 起動時
⎯
400
⎯
µA
A/D 停止時
⎯
⎯
5
µA
微分直線性誤差
VOT
フルスケール
トランジション電圧
VFST
⎯
AVR ＝ AVCC
チャネル間ばらつき
変換時間
⎯
サンプリング時間
アナログ入力電流
IAIN
アナログ入力電圧
VAIN
基準電圧
⎯
⎯
IR
基準電圧供給電流
AN0 ∼ AN7
IRH
AVR
単位
標 準
⎯
ゼロトランジション
電圧
規 格 値
最 小
⎯
分解能
総合誤差
条 件
備 考
AVCC ＝ VCC
*
＊：サンプリング時間を含む。
（注意事項）：tinst については , 「4. 交流規格 (4) インストラクションサイクル」を参照してください。
44
DS07–12547–7
MB89530A シリーズ
(3) MB89F538L
(VCC ＝ 2.4 V ∼ 3.6 V, AVSS ＝ VSS ＝ 0 V, TA ＝− 40 °C ∼＋ 85 °C)
項 目
記号
端子名
直線性誤差
最 大
⎯
⎯
10
bit
⎯
⎯
± 3.0
LSB
⎯
⎯
± 2.5
LSB
⎯
⎯
± 1.9
LSB
AVSS −
1.5 LSB
AVSS ＋
0.5 LSB
AVSS ＋
2.5 LSB
V
AVR −
3.5 LSB
AVR −
1.5 LSB
AVR ＋
1.5 LSB
V
⎯
⎯
4.0
LSB
⎯
60 tinst
⎯
µs
⎯
16 tinst
⎯
µs
⎯
⎯
10
µA
0
⎯
AVR
V
AVSS ＋ 2.4
⎯
AVCC
V
A/D 起動時
⎯
200
⎯
µA
A/D 停止時
⎯
⎯
5
µA
微分直線性誤差
VOT
フルスケール
トランジション電圧
VFST
⎯
AVR ＝ AVCC
チャネル間バラツキ
変換時間
⎯
サンプリング時間
アナログ入力電流
IAIN
アナログ入力電圧
VAIN
基準電圧
⎯
⎯
IR
基準電圧供給電流
AN0 ∼ AN7
IRH
AVR
単位
標 準
⎯
ゼロトランジション
電圧
規 格 値
最 小
⎯
分解能
総合誤差
条 件
備 考
AVCC ＝ VCC
＊
＊：サンプリング時間を含む
DS07–12547–7
45
MB89530A シリーズ
(4) A/D コンバータの用語の定義
・分解能
A/D 変換器により識別可能なアナログ変化
・直線性誤差 ( 単位：LSB)
デバイスのゼロトランジション点 (“00 0000 0000” ←→ “00 0000 0001”) とフルスケールトランジション点
(“11 1111 1110” ←→ “11 1111 1111”) とを結んだ直線と , 実際の変換特性との偏差
・微分直線性誤差 ( 単位：LSB)
出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差
・総合誤差 ( 単位：LSB)
理想変換値と実際の変換値との差
理想入出力特性
総合誤差
VFST
3FFH
3FFH
1.5 LSB
3FDH
004H
003H
VOT
002H
デジタル出力
デジタル出力
3FEH
3FEH
実際の変換特性
3FDH
(1 LSB I N +
0.5 LSB)
004H
VNT
003H
実際の
変換特性
理想特性
002H
1 LSB
001H
001H
0.5 LSB
AVSS
AVR
アナログ入力
1 LSB ＝
VFST − VOT
1022
(V)
AVSS
AVR
アナログ入力
デジタル出力 N の総合誤差＝
VNT −｛1 LSB × N ＋ 0.5 LSB｝
1 LSB
（続く）
46
DS07–12547–7
MB89530A シリーズ
（続き）
ゼロトランジション誤差
フルスケールトランジション誤差
004H
理想特性
実際の変換特性
3FFH
実際の変換特性
デジタル出力
デジタル出力
003H
002H
実際の変換特性
3FEH
VFST
( 実測値 )
3FDH
001H
実際の変換特性
3FCH
VOT ( 実測値 )
AVSS
アナログ入力
AVR
AVSS
直線性誤差
微分直線性誤差
3FFH
理想特性
実際の変換特性
N + 1H
(1 LSB × N + VOT)
3FDH
VNT
VFST
( 実測値 )
004H
003H
実際の変換特性
デジタル出力
デジタル出力
3FEH
V (N + 1) T
実際の変換特性
NH
N − 1H
002H
001H
AVR
アナログ入力
VNT
実際の変換特性
理想特性
N − 2H
VOT ( 実測値 )
AVSS
AVR
アナログ入力
デジタル出力 N の
VNT −｛1 LSB × N ＋ VOT｝
＝
直線性誤差
1 LSB
DS07–12547–7
AVSS
AVR
アナログ入力
V (N ＋ 1) T − VNT
デジタル出力 N の
＝
−1
微分直線性誤差
1 LSB
47
MB89530A シリーズ
(5) 注意事項
・アナログ入力端子の入力インピーダンスについて
MB89530A シリーズの A/D コンバータは , 下図のようにサンプルホールド回路を内蔵しており , A/D 変換起動後 8 イン
ストラクションサイクルの間にアナログ入力端子の電圧をサンプルホールド用のコンデンサに取り込みます。
そのためアナログ入力の外部回路の出力インピーダンスが高い場合 , アナログ入力サンプリング期間内にアナログ入力
電圧が安定しないことがありますので , 外部回路の出力インピーダンスは低くすること (10 kΩ 以下 ) を推奨いたします。
・アナログ入力等価回路
サンプルホールド回路
アナログ入力端子
C
R
アナログ入力インピーダンスが
10 kΩ 以上のときに約 0.1 µF の
コンデンサを追加することを推
奨します。
コンパ
レータ
A/D 変換起動から
8 インストラクションサイクル
後に閉じます。
アナログチャネルセレクタ
MB89535A/537A/537AC/538A/538AC
C ≒ 45 pF R ≒ 2.2 kΩ
MB89F538
C ≒ 30 pF
R ≒ 3.2 kΩ
MB89F538L
C ≒ 49 pF
R ≒ 7.1 kΩ
MB89P538, MB89P530
C ≒ 64 pF R ≒ 3.0 kΩ
・誤差について
｜ AVR − AVSS ｜が小さくなるに従って , 相対的に誤差は大きくなります。
48
DS07–12547–7
MB89530A シリーズ
6. Flash 部電気的特性
・書込み / 消去特性
項 目
セクタ消去時間
1 セクタ当り
セクタ容量に依らず一定
書込み時間
1 バイト当り
条 件
TA ＝ + 25 °C
VCC ＝ 5.0 V
チップ消去時間
書込み消去回数
⎯
規 格 値
単位
最 小
標 準
最 大
⎯
1
15
s
⎯
8
3600
µs
⎯
5
⎯
s
10000
⎯
⎯
cycle
備 考
*
*
: 内部での消去前書込み時間を除く。
DS07–12547–7
49
MB89530A シリーズ
■ 特性例 (MB89538A)
(1) 電源電流 ( 外部クロック )
ICC1 vs. VCC
ICCS1 vs. VCC
14
5
(TA = + 25 ˚C)
12
12.5 MHz
4
8
ICCS1 (mA)
10 MHz
10
ICC1 (mA)
(TA = + 25 ˚C)
12.5 MHz
8 MHz
6
5 MHz
10 MHz
3
8 MHz
2
5 MHz
4
1
2 MHz
1 MHz
2
0
2 MHz
1 MHz
0
2
3
4
5
6
7
2
3
4
VCC (V)
5
6
7
VCC (V)
(2) “H” レベル入力電圧 / “L” レベル入力電圧 (CMOS 入力の場合 )
VIN vs. VCC
4
(TA = + 25 ˚C)
VIN (V)
3
2
1
0
2
3
4
5
6
7
VCC (V)
(3) “H” レベル入力電圧 / “L” レベル入力電圧 ( ヒステリシス入力の場合 )
VIN vs. VCC
4
VIH
(TA = + 25 ˚C)
VIN (V)
3
VIL
2
1
0
2
3
4
5
6
7
VCC (V)
50
DS07–12547–7
MB89530A シリーズ
(4) プルアップ抵抗値
RPULL vs. VCC
1000
Pull-up (kΩ)
(TA = + 25 °C)
100
10
0
1
2
3
4
5
6
VCC (V)
(5) “H” レベル出力電圧
VCC - VOH1 vs. IOH
VCC - VOH2 vs. IOH
1.6
0.9
(TA = + 25 ˚C, VCC = 5 V)
0.7
VCC - VOH2 (V)
1.2
VCC - VOH1 (V)
(TA = + 25 ˚C, VCC = 5 V)
0.8
1.4
1.0
0.8
0.6
0.4
0.6
0.5
0.4
0.3
0.2
0.2
0.1
0.0
0.0
0
2
4
6
8
10
0
2
4
IOH (mA)
6
8
10
IOH (mA)
(6) “L” レベル出力電圧
VCC - VOL vs. IOL
0.9
(TA = + 25 ˚C, VCC = 5 V)
0.8
VCC - VOL (V)
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0.0
0
2
4
6
8
10
IOL (mA)
DS07–12547–7
51
MB89530A シリーズ
(7) A/D コンバータ特性例
直線性誤差
3.0
2.5
(VCC = AVR = 5 V, FCH = 10 MHz)
2.0
1.5
誤差 (LSB)
1.0
0.5
0.0
-0.5
-1.0
-1.5
-2.0
-2.5
-3.0
0
128
256
512
384
640
768
896
1024
640
768
896
1024
768
896
1024
変換値
微分直線性誤差
2.5
2.0
1.5
誤差 (LSB)
1.0
0.5
0.0
-0.5
-1.0
-1.5
-2.0
-2.5
0
128
256
384
512
変換値
総合誤差
4.0
3.0
(VCC = AVR = 5 V, FCH = 10 MHz)
誤差 (LSB)
2.0
1.0
0.0
-1.0
-2.0
-3.0
-4.0
0
128
256
384
512
640
変換値
52
DS07–12547–7
MB89530A シリーズ
■ マスクオプション
品 種
MB89535A
MB89537A
MB89537AC
MB89538A
MB89538AC
MB89F538-101
MB89F538-201
MB89F538L-101
MB89F538L-201
MB89P538-101
MB89P538-201
MB89PV530-101
MB89PV530-201
指定方法
マスク発注時に指定
設定不可
設定不可
設定不可
1
メインクロック
発振安定待ち時間の選択
(FCH ＊＝ 10 MHz 時 )
14
約 2 /FCH ＊ ( 約 1.6 ms)
約 217/FCH ＊ ( 約 13.1 ms)
約 218/FCH ＊ ( 約 26.2 ms)
選択可能
218/FCH ＊
( 約 26.2 ms)
218/FCH ＊
( 約 26.2 ms)
218/FCH ＊
( 約 26.2 ms)
2
クロックモード選択
・ 2 系統クロックモード
・ 1 系統クロックモード
選択可能
No
-101：1 系統クロックモード
-201：2 系統クロックモード
＊ : FCH：メインクロック周波数
DS07–12547–7
53
MB89530A シリーズ
■ オーダ型格
型 格
パッケージ
備 考
MB89535AP
MB89537AP
MB89537ACP
MB89538AP
MB89538ACP
MB89P538-101P
MB89P538-201P
MB89F538-101P
MB89F538-201P
MB89F538L-101P
MB89F538L-201P
DIP-64P-M01
MB89535AP, MB89537AP, MB89538AP には I2C
機能がありません。
MB89535APF
MB89537APF
MB89537ACPF
MB89538APF
MB89538ACPF
MB89P538-101PF
MB89P538-201PF
MB89F538-101PF
MB89F538-201PF
MB89F538L-101PF
MB89F538L-201PF
FPT-64P-M06
MB89535APF, MB89537APF, MB89538APF には
I2C 機能がありません。
MB89535APMC
MB89537APMC
MB89537ACPMC
MB89538APMC
MB89538ACPMC
MB89P538-101PMC
MB89P538-201PMC
MB89F538-101PMC
MB89F538-201PMC
MB89F538L-101PMC
MB89F538L-201PMC
FPT-64P-M23
MB89535APMC, MB89537APMC,
MB89538APMC には I2C 機能がありません。
MB89535APMC1
MB89537APMC1
MB89537ACPMC1
MB89538APMC1
MB89538ACPMC1
FPT-64P-M24
MB89535APMC1, MB89537APMC1,
MB89538APMC1 には I2C 機能がありません。
MB89535APV4
MB89537APV4
MB89537ACPV4
MB89538APV4
MB89538ACPV4
MB89F538L-101PV4
MB89F538L-201PV4
LCC-64P-M19
MB89535APV4, MB89537APV4, MB89538APV4
には I2C 機能がありません。
MB89PV530-101C
MB89PV530-201C
MDP-64C-P02
MB89PV530-101CF
MB89PV530-201CF
MQP-64C-P01
54
DS07–12547–7
MB89530A シリーズ
■ パッケージ・外形寸法図
プラスチック・SH-DIP, 64 ピン
リードピッチ
1.778mm
パッケージ幅×
パッケージ長さ
17 × 58mm
封止方法
プラスチックモールド
取付け高さ
5.65mm MAX
(DIP-64P-M01)
プラスチック・SH-DIP, 64 ピン
（DIP-64P-M01）
注）端子幅および端子厚さはメッキ厚を含む。
+0.22
+.009
58.00 –0.55 2.283 –.022
INDEX-1
17.00±0.25
(.669±.010)
INDEX-2
+0.70
4.95 –0.20
+.028
.195 –.008
+0.50
0.70 –0.19
+.020
.028 –.007
0.27±0.10
(.011±.004)
+0.20
3.30 –0.30
.130
+.008
–.012
1.378
.0543
C
+0.40
–0.20
+.016
–.008
1.778(.0700)
0.47±0.10
(.019±.004)
19.05(.750)
+0.50
0.25(.010)
2001-2008 FUJITSU MICROELECTRONICS LIMITED D64001S-c-4-6
M
1.00 –0
.039
+.020
–.0
0~15
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–12547–7
55
MB89530A シリーズ
プラスチック・LQFP, 64 ピン
(FPT-64P-M24)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.0 × 10.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm MAX
質量
0.32 g
コード（参考）
P-LFQFP64-10×10-0.50
プラスチック・LQFP, 64 ピン
（FPT-64P-M24）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00±0.20(.472±.008)SQ
* 10.00±0.10(.394±.004)SQ
48
0.145±0.055
(.006±.002)
33
49
32
Details of "A" part
0.08(.003)
+0.20
1.50 –0.10
+.008
.059 –.004
INDEX
64
0˚~8˚
17
(Mounting height)
0.10±0.10
(.004±.004)
(Stand off)
"A"
LEAD No.
1
16
0.50(.020)
0.20±0.05
(.008±.002)
0.08(.003)
M
©2005-2008 FUJITSU MICROELECTRONICS LIMITED F64036S-c-1-2
C
2005 FUJITSU LIMITED F64036S-c-1-1
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.25(.010)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
56
DS07–12547–7
MB89530A シリーズ
プラスチック・QFP, 64 ピン
リードピッチ
1.00mm
パッケージ幅×
パッケージ長さ
14 × 20mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35mm MAX
コード（参考）
P-QFP64-14×20-1.00
(FPT-64P-M06)
プラスチック・QFP, 64 ピン
（FPT-64P-M06）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
24.70±0.40(.972±.016)
* 20.00±0.20(.787±.008)
51
0.17±0.06
(.007±.002)
33
32
52
18.70±0.40
(.736±.016)
*14.00±0.20
Details of "A" part
(.551±.008)
3.00 –0.20
INDEX
+0.35
+.014
.118 –.008
(Mounting height)
20
64
0~8°
1
19
1.00(.039)
0.42±0.08
(.017±.003)
0.20(.008)
+0.15
M
0.25 –0.20
1.20±0.20
(.047±.008)
+.006
.010 –.008
(Stand off)
"A"
0.10(.004)
C
2003-2008 FUJITSU MICROELECTRONICS LIMITED F64013S-c-5-6
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–12547–7
57
MB89530A シリーズ
プラスチック・LQFP, 64 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
12.0 × 12.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
コード（参考）
P-LFQFP64-12×12-0.65
(FPT-64P-M23)
プラスチック・LQFP, 64 ピン
（FPT-64P-M23）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
14.00±0.20(.551±.008)SQ
*12.00±0.10(.472±.004)SQ
48
0.145±0.055
(.0057±.0022)
33
49
32
0.10(.004)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
0.25(.010)
INDEX
0~8˚
64
17
1
"A"
16
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
0.10±0.10
(.004±.004)
(Stand off)
M
©2003-2008
FUJITSU MICROELECTRONICS LIMITED F64034S-c-1-2
C
2003 FUJITSU LIMITED F64034S-c-1-1
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
58
DS07–12547–7
MB89530A シリーズ
プラスチック・BCC, 64 ピン
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
9.00mm × 9.00mm
封止方法
プラスチックモールド
取付け高さ
0.80mm MAX
質量
0.10g
(LCC-64P-M19)
プラスチック・BCC, 64 ピン
（LCC-64P-M19）
49
8.20(.323)TYP
8.10(.319)TYP
(0.80(.031)MAX)
(Mount height)
9.00±0.10(.354±.004)
33
0.50(.020)
TYP
33
0.50±0.10
(.020±.004)
49
0.50(.020)
TYP
8.25(.325)
REF
INDEX AREA
9.00±0.10
(.354±.004)
8.20(.323)
TYP
8.10(.319)
TYP
7.00(.276)
REF
0.50±0.10
(.020±.004)
"A"
1
17
0.075±0.025 17 "C"
(.003±.001)
(Stand off)
Details of "A" part
0.05(.002)
C
2002 FUJITSU LIMITED C64019S-c-1-1
0.60±0.06
(.024±.002)
0.30±0.06
(.012±.002)
0.14(.006)MIN.
0.70±0.06
(.028±.002)
0.30±0.06
(.012±.002)
©2002-2008 FUJITSU MICROELECTRONICS LIMITED C64019S-c-1-2
7.00(.276)REF
"B"
1
8.25(.325)REF
Details of "B" part
0.55±0.06
(.022±.002)
C0.2(.008)
0.55±0.06
(.022±.002)
Details of "C" part
0.55±0.06
(.022±.002)
0.55±0.06
(.022±.002)
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS07–12547–7
59
MB89530A シリーズ
セラミック・MDIP, 64 ピン
リードピッチ
1.778mm (70mil)
ロースペース
19.05mm (750mil)
マザーボードの材質
セラミック
搭載している
ソケットの材質
プラスチック
(MDP-64C-P02)
セラミック・MDIP, 64 ピン
（MDP-64C-P02）
0°~9°
56.90±0.64
(2.240±.025)
15.24(.600)
TYP
18.75±0.30
(.738±.012)
2.54±0.25
(.100±.010)
33.02(1.300)REF
INDEX AREA
0.25±0.05
(.010±.002)
1.27±0.25
(.050±.010)
10.16(.400)MAX
1.778±0.25
(.070±.010)
C
19.05±0.30
(.750±.012)
+0.13
0.46 –0.08
+.005
.018 –.003
55.12(2.170)REF
0.90±0.13
(.035±.005)
1994-2008 FUJITSU MICROELECTRONICS LIMITED M64002SC-1-5
3.43±0.38
(.135±.015)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
60
DS07–12547–7
MB89530A シリーズ
（続き）
セラミック・MQFP, 64 ピン
リードピッチ
1.00mm
リード形状
ストレート
マザーボード
の材質
セラミック
搭載している
ソケットの材質
プラスチック
(MQP-64C-P01)
セラミック・MQFP, 64 ピン
（MQP-64C-P01）
18.70(.736)TYP
INDEX AREA
16.30±0.33
(.642±.013)
15.58±0.20
(.613±.008)
12.00(.472)TYP
+0.40
1.20 Ð0.20
.047
1.00±0.25
(.039±.010)
+.016
Ð.008
1.00±0.25
(.039±.010)
1.27±0.13
(.050±.005)
18.12±0.20
12.02(.473)
(.713±.008)
TYP
10.16(.400)
14.22(.560)
TYP
TYP
22.30±0.33
(.878±.013)
0.30(.012)
TYP
24.70(.972)
TYP
1.27±0.13
(.050±.005)
0.30(.012)TYP
7.62(.300)TYP
0.40±0.10
(.016±.004)
18.00(.709)
TYP
0.40±0.10
(.016±.004)
+0.40
1.20 Ð0.20
+.016
.047 Ð.008
9.48(.373)TYP
11.68(.460)TYP
0.50(.020)TYP
C
10.82(.426)
0.15±0.05 MAX
(.006±.002)
1994-2008 FUJITSU MICROELECTRONICS LIMITED M64004SC-1-4
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–12547–7
61
MB89530A シリーズ
■ 本版での主な変更内容
ページ
場所
⎯
⎯
MB89F538L 品種を追加
⎯
パッケージを変更
(FPT-64P-M03 → FPT-64P-M24
FPT-64P-M09 → FPT-64P-M23）
(LCC-64P-M16 を削除）
⎯
18
19
21
■ MB89F538 のフラッシュメモリの書込み / 消 「6. ROM ライタ用アダプタと推奨 ROM ライタ」の項目
去について
■ ピギー/ エバチップ搭載 EPROM の書込みに
ついて
5. A/D 変換部電気的特性
「・書込みアダプタ」の項目を削除
ゼロトランジション電圧 , フルスケールトランジション
電圧の単位を修正
mV → V
「・アナログ入力端子の入力インピーダンスについて」
の図を変更
48
■ オーダ型格
オーダ型格を追加
MB89F538L-101P, MB89F538L-201P
MB89F538L-101PF, MB89F538L-201PF
MB89F538L-101PMC, MB89F538L-201PMC
MB89F538L-101PV4, MB89F538L-201PV4
オーダ型格を変更
MB89P538P-101 → MB89P538-101P
MB89P538P-201 → MB89P538-201P
MB89F538P-101 → MB89F538-101P
MB89F538P-201 → MB89F538-201P
MB89P538PF-101 → MB89P538-101PF
MB89P538PF-201 → MB89P538-201PF
MB89F538PF-101 → MB89F538-101PF
MB89F538PF-201 → MB89F538-201PF
MB89535APFM → MB89535APMC
MB89537APFM → MB89537APMC
MB89537ACPFM → MB89537ACPMC
MB89538APFM → MB89538APMC
MB89538ACPFM → MB89538ACPMC
MB89P588PFM-101 → MB89P538-101PMC
MB89P588PFM-201 → MB89P538-201PMC
MB89F538PFM-101 → MB89F538-101PMC
MB89F538PFM-201 → MB89F538-201PMC
MB89535APFV → MB89535APMC1
MB89537APFV → MB89537APMC1
MB89537ACPFV → MB89537ACPMC1
MB89538APFV → MB89538APMC1
MB89538ACPFV → MB89538ACPMC1
MB89PV530C-101 → MB89PV530-101C
MB89PV530C-201 → MB89PV530-201C
MB89PV530CF-101 → MB89PV530-101CF
MB89PV530CF-201 → MB89PV530-201CF
54
56
を削除
■ ワンタイム PROM, EPROM マイコンの書込
「・ROM ライタ用アダプタ」の項目を削除
みについて
■ 電気的特性
44
変更箇所
■パッケージ • 外形寸法図
58
パッケージ図を変更
FPT-64P-M03 → FPT-64P-M24
パッケージの図を変更
FPT-64P-M09 → FPT-64P-M23
変更箇所は , 本文中のページ左側の｜によって示しています。
62
DS07–12547–7
MB89530A シリーズ
MEMO
DS07–12547–7
63
MB89530A シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部