昭和 40 年 6 月 3 日 第三種郵便物認可 平成 17 年 7 月 10 日発行（年 6 回 1，3，5，7，9，11 月の 10 日発行）富士時報 第 78 巻 第 4 号（通巻第 833 号） 昭和 40 年 6 月 3 日 第三種郵便物認可 平成 17 年 7 月 10 日発行（年 6 回 1，3，5，7，9，11 月の 10 日発行）富士時報 第 78 巻 第 4 号（通巻第 833 号） ISSN 0367-3332 July 2005 特集 半導体 本誌は再生紙を使用しています。 雑誌コード 07797-7 定価 735 円（本体 700 円） July 2005 特集 半導体 AC/DCコンバータの省エネに効果的。 目 次 システムLSI時代においてますます重要なアナログ技術 兵 庫 249（ 1 ） 明 250（ 2 ） 半導体の現状と展望 藤平 龍彦 ・ 金田 裕和 ・ 久祢田修一郎 256（ 8 ） U4シリーズIGBTモジュール 原口 浩一 ・ 宮下 秀仁 ・ 小野澤勇一 260（12） 小容量IGBTモジュール 小松 康佑 ・ 早乙女全紀 ・ 井 川 修 264（16） 産業用大容量IGBTモジュール 西村 孝司 ・ 柿木 秀昭 ・ 小林 孝敏 269（21） 鉛フリーIGBTモジュール 西村 芳孝 ・ 大西 一永 ・ 望月 英司 逸見 徳幸 ・ 高橋 作栄 ・ 山 本 ●500 V耐圧起動素子内蔵，軽負荷の場合に周波数低減 無負荷時電源入力60∼140 mW を実現 （AC80∼264 V，無負荷時約1 kHz 動作） ●擬似共振，上限130 kHz 動作で低ノイズ・高効率 ●自動復帰型過負荷保護（0.2秒動作/1.5秒停止繰返し） ●MOSFET駆動能力が高く（出力段High側17 Ω，Low側3.5 Ω）， 200 W 擬似共振電源に使用可能 ●VCC動作電圧範囲が10∼28 Vと広く補助巻線にシリーズ レギュレータが不要 ●ソフトスタート機能（1 ms 固定） ●VCC端子28 V過電圧タイマラッチ保護 毅 超小型インテリジェントパワースイッチ 木 内 ■特長 273（25） 自動車用ワンチップイグナイタ 277（29） 伸 ・ 吉田 泰樹 ・ 岩水 守生 表紙写真 ■ブロック図 282（34） ショットキーバリヤダイオード 森本 哲弘 ・ 一ノ瀬正樹 ・ 掛布 光泰 立下りエッジ 検出回路 286（38） マイクロ電源 佐 野 功 ・ 林 内部トリガ 発生タイマ （5 s） 善 智 ・ 江戸 雅晴 5V 2チャネル電流モード同期整流降圧電源IC 中 森 ワンショット パルス 発生回路 （380 ns） 昭 ・ 野中 智己 ・ 一 岡 290（42） リセット 50 A 低電圧保護回路 5V出力 チェック 回路 周波数低減 最大130 kHz 5V 丸山 宏志 ・ 城山 博伸 ・ 打田 高章 ■応用回路例 5V発生 回路 内部制御用 電源 294（46） 擬似共振電源制御IC 起動電流 供給回路 クリア 最大周波数 ブランキング タイマ 明 起動電流制御 回路 20 kΩ 9.85 V/ 9.1 V 出力回路 電流比較器 ディジタルカメラ，ディジタルビデオカメ ラ，携帯電話などの携帯機器は小型化，多機 PDPアドレスドライバIC 299（51） 川村 一裕 ・ 福知 輝洋 ・ 野口 晴司 125 kΩ 能化が年々進んでいる。それら機器に用いる 電源を制御するDC-DCコンバータにも，低 PDPスキャンドライバIC 消費電力化と小型化が要求されている。 小林 英登 ・ 多 田 125 kΩ 303（55） 元 ・ 澄田 仁志 1V 過電圧検出２ ソフトスタート 電圧発生器 （1 ms） 8V スイッチング 0.4 V 停止レベル検出 この要求に応えるために，富士電機は電源 タイマ ラッチ （48 s） タイマ 190 ms 1,510 ms 制御ICとインダクタを一体化したマイクロ電 マルチラインセンサモジュール 源を開発，製品化した。本製品はインダクタ 泉 307（59） リセット 過負荷検出 28 V 過電圧検出1 3.3 V 晶 雄 ・ 榎本 良成 ・ 山本 敏男 を含め，3.5 mm×3.5 mm，厚さ1 mmを 達成しており，従来方式に比較して携帯機器 プラズマCVD窒化膜の組成制御技術 の大幅な小型化を促進できる。 成田 政隆 ・ 横山 拓也 ・ 市川 幸美 312（64） 表紙写真では，フェライト基板からなるイ ンダクタを表にしたマイクロ電源とみつばち パワーCSPバンプ設計のシミュレーション技術 を対比し，マイクロ電源の小ささをイメージ 桐畑 文明 ・ 安部 信一 ・ 吉田 泰樹 的に表現している。 316（68） 富士電機の擬似共振電源制御IC FA5531 お問合せ先：富士電機デバイステクノロジー株式会社 情報電源事業部 東日本営業部 電話（03）5435-7156 西日本営業部 電話（06）6341-6514 特集 半導体 システム LSI 時代において ますます重要なアナログ技術 特 集 兵庫 明（ひょうご あきら） 東京理科大学理工学部教授 工学博士 回路技術には大きく分けて，アナログ技術とディジタル きるため，同じような IC が同じような時期に出来上がり， 技術があるのは周知の事実である。アナログ技術は，信号 優位性が発生しない。もしくは，どこかの会社が作った を電圧（または電流）としてそのまま処理するため，処理 IP（Intellectual Property）を利用していた場合，基本性 回路でのノイズや歪みの影響を受け，処理段数を増やすに 能はどの会社も同じで何の特徴もない製品となる恐れもあ つれて信号の劣化が問題となる。これに対してディジタル る。それでは，特徴はどこで出せばよいのだろうか？ 技術では，時間方向と振幅方向を離散値化するため，決め られた精度での伝送が可能であり，途中の処理回路での劣 化が理論的にはない。このような特徴を持つディジタル回 その鍵は， 「アナログ技術」にあるのではないかと思う。 ここでのアナログ技術は広い意味で考えていただきたい。 多くのアナログ関連技術があるが代表的なものとして， 路技術で，従来のアナログ処理を置き換えようとするのは （1） アナログ回路を実現するためのアナログ技術 極めて自然な流れであるといえよう。事実，最近の家電や （2 ） ディジタル回路を実現するためのアナログ技術 携帯機器は，内部処理をディジタルで行っているものがほ （3） システムを構築する上でのアナログ技術 とんどで， 「ディジタル」という用語が冠されている。 しかし，最近になってなぜディジタル技術がこれほどま を挙げたい。 は，増幅器，電源，高周波回路，センサ， （1） AD 変換器など，信号をアナログのまま扱う必要がある場 でに普及してきたのだろうか？ その一番の理由は，集積 合であり，その性能がシステム全体の特性を決めてしまう。 回路（IC）の集積度と速度を向上させた半導体プロセス技 たとえば，高精度のディジタル信号処理回路があったとし 術と，高性能なアルゴリズムにあるのではないだろうか。 ても，入力側のアナログ回路の特性が悪ければ，システム いったんディジタル回路が利用できるようになると，近年 としての性能は向上しない。逆に良いアナログ回路が開発 の CAD 技術の向上もあり，VHDL などで論理関数や機能 できれば全体の性能が向上できる。 については，トラン （2 ） を記述すれば，ほぼ自動的に IC を実現することができる。 ジスタの性能限界でディジタル回路を動作させる場合にア このため，各社とも比較的容易に同じような特性をもつ製 ナログの知識が必要となる。つまり，自動合成で実現でき 品を世に送り出すことができ，あっという間に同じような るディジタル回路は，かなりのマージンを見込んでいるた 製品が並ぶこととなる。そうすると市場ではどのようなこ め，性能もそこそこである。特徴を出すためには，超高速 とが起こるであろうか？ 現状の DVD やディジタルカメ や低電圧動作など性能限界での使用が不可欠となり，トラ ラ，携帯電話などを考えてみるとわかりやすい。①低価格 ンジスタ自体の特性を考えながら，つまり，アナログ的な 競争，②多機能化によるお得感（その機能が必要か不要か 知識を総動員して実現する必要がある。すなわち，超，高， は問題ではない） ，③記憶容量の増加，などが考えられよ 低などが冠された領域では必ずアナログが活躍する。さら う。消費者にとって低価格化は大変ありがたいが，過度な に においては，アナログとディジタルをどう切り分ける （3） 価格競争はエレクトロニクス業界にとって有益だろうか。 か，また実装上ではノイズなど電磁気学的な領域まで踏み 収益を上げるため，IC をより小さく作り，ウェハ１枚か 込む必要が生じるため，アナログ的な知識は不可欠となる。 らたくさんのチップを取り出すことが目的となってはいな ディジタル的な知識が不要といっているわけではないので いだろうか？ これがより微細なプロセスを利用する理由 注意して欲しい。今後の LSI は圧倒的にディジタル技術が となってはいないだろうか？ 自社プロセスの場合，微細 多くなるであろう。しかし，ディジタルの欠点をアナログ プロセスへの移行には，回路合成のためのプロセスデザイ で補い，アナログの欠点をディジタルで補うなど，両者を ンキット（PDK）を作成するデバイス担当部署への要請 柔軟に用い，より高性能で魅力ある製品を生み出すという が厳しくなると思われるが，その際のノウハウやそのプロ 姿勢と努力が市場の心をつかむことになるのではないだろ セスならではの特徴が生かされる。しかし，他社プロセス うか。 を利用した場合，競合他社も同時期に同じ PDK を利用で 249（ 1 ） 富士時報 Vol.78 No.4 2005 半導体の現状と展望 特 藤平 龍彦（ふじひら たつひこ） 金田 裕和（かねだ ひろかず） 久祢田 修一郎（くねた しゅういちろう） まえがき 球環境の保護を両立させるという使命の重大さに身が引き 締まる。 経済成長と人口増加の影響を受けて，2025 年の世界の パワー半導体がその使命を果たすためには，パワーエレ 一次エネルギー消費量は 2001 年実績の約 1.5 倍，石油換 クトロニクス機器の電力の利用効率を高め，またその省資 算で 157 億トンに達し，その結果排出される二酸化炭素 源化（小型化）と利用の拡大（低コスト化と用途の拡大） （CO2）量も 2001 年実績の約 1.5 倍，371 億トンに上ると に効果を発揮しなければならない。具体的には，パワー半 （1） 予測されている。この CO2 に代表される温室効果ガスの 導体そのものの性能向上と制御とセンシングの改善による 大気中濃度の増加傾向に歯止めが掛けられなければ，温室 性能向上と小型化・高信頼化・低コスト化，そしてパワー 効果によって 21 世紀末の地球の平均地上気温は 1.4 ∼ 半導体製品の系列と用途の拡大を進めなければならないと 5.8 ℃上昇し，海面水位は 9 ∼ 88 cm 上昇すると報告され 考えている。 （2 ） ている。地球温暖化の影響は海面水位の上昇だけにとどま 本稿では，富士電機の代表的な半導体製品であるパワー らず，生態系の破壊，干ばつの激化，食料生産への影響， モジュール，パワーディスクリート，パワー IC について， 洪水・高潮の頻発，熱帯病の増加など，広範な分野におい その現状と展望を述べる。 （2 ） て大きな影響が予想されるとも報告されている。 パワーモジュール 生活水準の向上と経済発展のための産業の生産性向上と に不可欠なことから，エネルギー消費の中で特に伸び率が 高いと考えられているのが電力である。図１に示すように， 世界の電力消費量は 2025 年には 2001 年実績の約 1.7 倍の 産業用の工作機械・ロボット，エアコンのコンプレッサ， 半導体製造装置などや電車やハイブリッド車などのモータ （1） 23 兆 kWh に上ると予測されている。電力エネルギーの有 ドライブ，溶接機や UPS（Uninterruptible Power Supply） ， 効利用を目的とするパワーエレクトロニクス，その一端を 医療用機器などの電力変換などに用いる大容量のパワー半 担うパワー半導体を事業とする者の立場から以上の数字を 導体は，主にパワーモジュールとして提供してきている。 眺めると，世界の生活水準の向上と経済発展，これらと地 1988 年に IGBT（Insulated Gate Bipolar Transistor）を 製品化して以来現在に至るまで，その優れた性能と制御性 から，パワーモジュール用のトランジスタとしては IGBT （1） が主流となり発展してきた。 図１ 世界の電力消費量の予測 図２に富士電機の IGBT モジュールの性能と技術の推移 25 世界の電力消費量の予測 （兆kWh） 集 23.1 を 1,200 V 系の例で示す。現時点での最新世代は，2002 年 にリリースを開始した第五世代 U シリーズである。デバ 20 イス構造として FS（Field Stop）構造を用い，ゲート構 15 13.3 造としてトレンチゲート構造を用いることにより，IGBT （ 3） （4 ） ， の大幅な低損失化と高い破壊耐量とを両立させるとともに， 10 SAS（Shallow Anode Structure）と呼ぶキャリヤの注入 5 を抑制するアノード構造を用いることで，FWD（Free 0 2000 2005 2010 2015 2020 年 2025 2030 Wheeling Diode）の性能も同時に改善している。1,200 V 系を例に取ると，6 kHz のインバータ動作を行った場合の 損失で第四世代品に対し約 20 ％の低減と，IGBT チップ 藤平 龍彦 久祢田 修一郎 半導体デバイスの研究開発に従事。 半導体デバイスの製造技術に従事。 半導体デバイスの製造技術，購買， 現在，富士電機デバイステクノロ 現在，富士電機デバイステクノロ 経営に従事。現在，富士電機デバ ジー株式会社半導体事業本部半導 ジー株式会社半導体事業本部半導 イステクノロジー株式会社常務取 体工場副工場長。工学博士。電気 体工場長。 締役半導体事業本部長。 学会会員，応用物理学会会員，日 本金属学会会員。 250（ 2 ） 金田 裕和 富士時報 半導体の現状と展望 Vol.78 No.4 2005 図２ 富士電機の IGBT モジュールの性能と技術の推移 1985年 製品変遷 性能指数 インバータ損失 （1,200 V 300 Aの例） 小型化指数 チップ面積比 （1,200 Vの例） 1990年 1995年 2005年 第一世代 第二世代 L，Fシリーズ 第三世代 J，Nシリーズ 第四世代 Sシリーズ 第五世代 T，Uシリーズ 第六世代 Vシリーズ 350 W 280 W 218 W 194 W 160 W ＜140 W 100 100 71 71 43 ＜35 NPT FS アドバンストFS デバイス技術 デバイス構造 PT ゲート構造 デザインルール 2000年 プレーナDMOS 4 m 6 m 製品系列 トレンチゲート 3 m 1.5 m 標準モジュール 0.8 m 0.5 m 標準モジュール，Econoモジュール 標準IPM 標準IPM，コンパクトIPM PIM マトリックスコンバータ用 ハイブリッド車用 電圧定格 600 V，1,200 V，1,400 V 電流定格 8∼400 A 10∼600 A ∼1,700 V ∼3,300 V 10∼3,600 A 8∼4,800 A （6 ） （ 7） ， 面積で約 40 ％の小型化が同時に達成されている。続く第 陥密度の低減と大口径化は順調に進んでおり，第七世代の 六世代 V シリーズでは，デバイス構造のさらなる改善 リリース時期である 2009 ∼ 2010 年ごろに 5 mm 角チップ （アドバンスト FS 構造）とゲート構造の改善により IGBT の量産に必要な 4 インチウェーハでのキラー欠陥密度＜ の低損失化とチップ面積の縮小をさらに進めるとともに， 10 cm−2 が達成される可能性がある。しかしながら，SiC FWD の改善も同時に進める計画である。V シリーズは， ウェーハのコストが非常に大きな問題である。チップの小 1,200 V 系を 2006 年度に，600 V 系を 2007 年度にリリー 型化を活用してのパッケージの小型化や最大接合温度の大 スする計画となっている。 幅な上昇など，他の要素を最善に仮定した場合でも， 系列面に関しては，標準モジュール系列から整備を始め IGBT チップの置換えのためには SiC ウェーハの面積単価 て，第二世代で IPM（Intelligent Power Module）と PIM を数十分の 1 以上低減する必要があり，これまでのコスト （Power Integrated Module）の系列を加え，第三世代で 低減トレンドの延長とは大きなギャップが存在する。SiC 系列型式数を大幅に増やし，第四世代では小型・低コスト ウェーハメーカー各位の技術革新と努力に期待したい。パ 〈注〉 の EconoPACK 系列を加えてきている。第五世代では， ワーデバイスメーカーの立場としては，SiC プロセス・デ 1,700 V 系のモジュールを加え，3,600 A まで電流系列を拡 バイスの研究に力を入れるとともに，リスクヘッジの意味 大するとともに，ハイブリッド車用のカスタム設計品の対 から，Si デバイスの性能改善も同時並行で継続する必要 応やマトリックスコンバータ用の逆阻止 IGBT モジュー がある。とは言え，IGBT の性能改善は第六世代で限界に （ 5） ル の製品化も進めている。今後も，大容量帯へのさらな 近づきつつあり，第七世代の実現のためには大掛かりなデ る電圧・電流範囲の拡大と小容量帯の一層の小型化・低コ バ イ ス 構 造 の 革 新 が 必 要 と な る 。 MOS（ Metal-Oxide- スト化を進めていくとともに，新しい用途へも積極的に対 Semiconductor）ゲートサイリスタなどの新型 Si デバイス （ 8） 応していく所存である。 の研究や，Si デバイスを高電流密度で使いこなすための （ 9） （10） ， パワーモジュールの将来を考えるうえで最重要の課題は， IGBT などの Si デバイスから SiC などの化合物デバイス パッケージ技術の研究にも力を入れていかねばならないと 考えている。 （以下，SiC という）へいつ移行するか，ということであ る。富士電機では，パワーモジュールの SiC への移行は第 パワーディスクリート 七世代か第八世代ごろと想定している。SiC ウェーハの欠 スイッチング電源や IT（Information Technology）機 〈注〉EconoPACK： Eupec GmbH. Warstein の登録商標 器用の UPS，自動車用のモータやリレー，ソレノイドの 251（ 3 ） 特 集 富士時報 半導体の現状と展望 Vol.78 No.4 2005 （11） 特 集 ドライブなどに用いる中容量のパワー半導体は，主にパ 論限界へあと 10 ％にまで迫る高性能を実現している。600 ワーディスクリート製品として提供してきている。優れた V 系を例に取ると，低損失性を表す性能指数 RonQgd で第 高周波性能と制御性から，ディスクリートトランジスタと 二世代品に対し約 60 ％の低減と，チップの小型化を表す してはパワー MOSFET（MOS Field-Effect Transistor） 指数 RonA で約 40 ％の小型化が，高温連続アバランシェ が主流であり，同じく高周波性能の観点から，ダイオード 耐量の保証と同時に達成されている。次の第四世代では， として高耐圧では LLD（Low Loss Diode） ，低耐圧では 超接合技術を用いてのさらなる低損失化と小型化を検討し SBD（Schottkey Barrier Diode）が主流となっている。 ている。 （12） （13） ， 本章では，パワー MOSFET と LLD，SBD の現状と展 低耐圧系では，第五世代 FAP-T2 シリーズ（トレンチ MOSFET としては第二世代）のサンプル展開を 2004 年 望について述べる。 に開始している。トレンチゲート構造と擬平面接合技術の ３.１ パワー MOSFET 改善により，第四世代と比較して 60 V 系の場合で約 30 ％ 図３に富士電機のパワー MOSFET の性能と技術の推移 の RonQgd 低減と約 20 ％の RonA 低減を図りながら，第四 を示す。スイッチング電源用に代表される高耐圧系の例と 世代の高い信頼性（高アバランシェ耐量，高短絡耐量，高 して 600 V 系を，自動車用に代表される低耐圧系の例とし ゲート耐圧，高パワーサイクル耐量）を維持している。次 て 60 V 系を示している。 の第六世代では，トレンチゲート構造と擬平面接合技術の （14） 高耐圧系の現在の主力は，2001 年からリリースを開始 した第三世代 SuperFAP-G シリーズであり，擬平面接合 さらなる最適化とともに微細化も進め，性能改善と小型化 のトレンドを維持していきたい。 と最適化ガードリングの二つの独自技術によって Si の理 図３ 富士電機のパワー MOSFET の性能と技術の推移 1985年 600 V製品変遷 1990年 1995年 2000年 2005年 第一世代 第二世代 第三世代 （FAP-1，FAP-2シリーズ） （FAP-2A，FAP-2Sシリーズ） （SuperFAP-Gシリーズ） 第四世代 R on Q gd 性能指数 20Ω・nC 15Ω・nC 5.5Ω・nC 3Ω・nC R on A 小型化指数 130 mΩ・cm2 125 mΩ・cm2 76 mΩ・cm2 24 mΩ・cm2 擬平面接合DMOS 超接合 デバイス技術 60 V製品変遷 プレーナ型DMOS 第一世代 （FAP-1シリーズ） 第二世代 第三世代 第四世代 第五世代 第六世代 （FAP-3Aシリーズ） （FAP-3Bシリーズ） （FAP-T1シリーズ） （FAP-T2シリーズ） （FAP-T3シリーズ） R on Q gd 性能指数 800 mΩ・nC 540 mΩ・nC 260 mΩ・nC 175 mΩ・nC 125 mΩ・nC R on A 小型化指数 3.5 mΩ・cm2 2.3 mΩ・cm2 1.4 mΩ・cm2 0.8 mΩ・cm2 0.65 mΩ・cm2 デバイス技術 プレーナ型DMOS 擬平面接合DMOS 90 mΩ・nC 0.5 mΩ・cm2 擬平面接合トレンチ 図４ 富士電機のダイオード（LLD と SBD）の性能改善と系列拡大の推移 1985年 1990年 1995年 製品変遷 第一世代（標準系列） 低損失ダイオード （LLD） 低損失ダイオードLLD （200∼600 V） 2000年 2005年 第二世代（用途に合わせた系列） 超低損失SuperLLD （600 V） 高耐圧SBD（120∼250 V） 低 I R SBD（40∼100 V） SuperLLD （400∼800 V） ショットキーバリヤ ダイオード（SBD） V F SBD（40∼90 V） 低 パッケージ系列拡大 自立型パッケージ TO-220 フルモールド TO-3P 完全フルモールド TO-220 完全フルモールド TO-247 （100 A） TO-3PL （200 A） D2-Pack （30 A） D-Pack （7 A） 2端子SC （1 A） TFP（30 A） 2端子SD（3 A） 系列拡大 SMDパッケージ 252（ 4 ） V F SBD（30 V） 超低 大容量 富士時報 半導体の現状と展望 Vol.78 No.4 2005 パワー IC ３.２ LLD と SBD 図４に LLD と SBD の性能改善と系列拡大の推移を示す。 特 ４.１ 自動車用パワー IC 主にスイッチング電源の二次側整流や力率改善回路の整流 に用いられる LLD では，200 ∼ 600 V の標準系列と 600 V 富士電機のパワー IC には多くの系列がある。自動車用 の SuperLLD 系列が現在の主力である。SuperLLD 系列 としては，エンジン点火用のワンチップイグナイタやハイ には，電流連続方式 PFC（Power Factor Control）用に ブリッド IC イグナイタ，オートマチックトランスミッ スイッチング損失を低減した系列と，電流不連続方式 ションコントロールのソレノイドバルブ制御などに使われ PFC 用に順損失を低減した系列をそろえている。今後は， る IPS（ Intelligent Power Switch）， ABS（ Antilock 電流・電圧の系列を拡充していく計画である。 Brake System）や ESC（Electronic Stability Control）の 主に DC-DC コンバータや低出力電圧のスイッチング電 ソレノイドバルブ制御やランプ制御などに使われる高機能 源の二次側整流に用いられる SBD では，120 ∼ 250 V 耐 MOSFET，ECU（Electronic Control Unit）の入出力の 圧の高耐圧 SBD と 40 ∼ 100 V 耐圧の低逆漏れ電流（低 Ir） 多チャネルを IC 化する統合 IC などがある。 （15） SBD が現在の主力である。高耐圧 SBD は，新規開発のバ リヤメタル材料の適用によって高耐圧化とともに，逆漏れ ４.２ 情報機器・電源システム用パワー IC 電流の低減とスイッチングノイズの低減を両立させた製品 情報機器・電源システム用パワー IC として力を入れて であり，従来 200 ∼ 400 V の LLD が使われていた用途に いるのが，電源システム用パワー IC（以下，電源 IC とい 使用することで，低損失化と低ノイズ化が図られる。低 う）である。図５に電源 IC の性能と技術の推移を示す。 Ir SBD は，やはり新規開発のバリヤメタル材料の適用に 電源 IC の最新世代は第四世代 0.6 µm CDMOS（Compli- よって，従来の SBD と比較して逆漏れ電流を約 10 分の 1 mentary Double Diffused MOS）であり，横型 DMOS の に低減した製品であり，接合温度（Tj）=150 ℃までの使 最適化と微細化により，第三世代に対し RonQgd で約 17 ％ 用が可能なことから，AC アダプタなどの放熱の悪い用途 の改善と，RonA で約 25 ％の改善を図っている。次の第五 で特に効果を発揮する。今後は，大容量化とパッケージ系 世代では，出力段に TLPM（Trench Lateral Power MOS） 列の拡充を進める計画である。 を内蔵した CTMOS（Complimentary TLPM MOS）への （16） 移行により，さらに RonQgd で約 40 ％の改善と RonA で約 67 ％の改善を進める予定である。電源 IC には，AC-DC 図５ 富士電機の情報機器・電源 IC と PDP ドライバ IC の性能と技術の推移 1985年 製品変遷 電源IC 情 報 機 器 ・ 電 源 I C 1990年 1995年 2000年 2005年 第二世代 第三世代 R on Q gd 性能指数 30 V 200 mΩ・nC 120 mΩ・nC 90 mΩ・nC 60 mΩ・nC R on A 小型化指数 30 V 300 mΩ・mm2 78 mΩ・mm2 60 mΩ・mm2 20 mΩ・mm2 デバイス技術 第一世代 バイポーラ BiCMOS 第四世代 第五世代 CDMOS 製品系列 CTMOS AC-DC，DC-DC 高耐圧 大容量 MOS内蔵，システム電源IC マイクロ電源 製品変遷 アドレスドライバ P D P ド ラ イ バ I C 埋込エピタキシャル 小型化指数 ビットあたり面積 製品変遷 スキャンドライバ 小型化指数 ビットあたり面積 性能指数 短絡耐量 SOI 第一世代 第二 第三 第四 第五 220（指数） 150 100 68 48 第一世代 第二 第三 第四 第五 150（指数） 110 100 78 62 5 s 15 s 253（ 5 ） 集 富士時報 半導体の現状と展望 Vol.78 No.4 2005 図６ 携帯用電子機器の小型・軽量化に効果を発揮する富士電機 のマイクロ電源 密度を増加させ，出力ビットあたりのチップ面積をさらに 22 ％低減する。 特 鉛フリー化 集 地球環境保護の観点から，環境規制物質削減への取組み も進めている。半導体製品で特に問題とされているのは， 外部接続端子のはんだに含まれる鉛である。富士電機では， パワー IC 製品やパワーディスクリート製品の鉛フリー化 マイクロ電源 をすでに開始しており，2004 年から顧客のオーダーに応 じて鉛フリー製品を納入している。パワーモジュール製品 従来の電源 1.5 mm についても，順次鉛フリー製品を供給していく計画である。 あとがき 用と DC-DC 用があり，AC-DC 用としては AC-DC ドラ イバ，出力段高耐圧 MOS を内蔵したワンチップパワー 富士電機は，パワーエレクトロニクス技術の革新と普及 （17） IC，大容量高効率電源用の M-Power 系列が，DC-DC 用 を通じて社会の発展と地球環境保護の両立に貢献し続けて としては DC-DC ドライバ，MOS 内蔵型，システム電源 いきたいと願っている。パワー半導体はその柱の一つを担 IC，マイクロ電源などがある。中でもマイクロ電源は， う重要部品であり，本稿ではパワー半導体の主要製品につ 2004 年末にリリースしたばかりの富士電機独自技術によ いて現状と展望を述べた。 る新製品であり，図６に示すように，従来使われていた電 社会の発展と地球環境保護の両立に関して，また科学技 源 IC とパワー MOSFET とインダクタの三つの部品をワ 術の発展が人類に幸福をもたらすかに関して，否定的な意 ンチップに集積化することで，実装面積を大幅に低減し， 見もあるが，その答えは 1,000 年後，1 万年後の人類のみ 携帯用電子機器の小型化・軽量化に効果を発揮する。今後， が知り得るところである。21 世紀に生きるわれわれ，技 最も伸ばしていきたい製品の一つである。 術を生業とする者，製造業に従事する者として，社会の発 展と地球環境保護を両立させるための技術，人類に幸福を ４.３ プラズマテレビ向けドライバ プラズマテレビの需要の拡大によって，近年急激に出荷 もたらす技術の開発・製品化によって，この問いに答えが 出せるよう努めていく所存である。 が増えているのが PDP（Plasma Display Panel）ドライバ である。PDP ドライバには，PDP の横方向を駆動するス 参考文献 キャンドライバと縦方向を駆動するアドレスドライバがあ （1） Energy Information Administration. U.S. Department り，富士電機では PDP の立上りの時代からその両方を供 of Energy, International Energy Outlook 2004. 2004 - 04. 給してきている。図５に PDP ドライバの性能と技術の推 （2 ） Intergovernmental Panel on Climate Change. Summary 移を示す。アドレスドライバは，2005 年に第四世代の量 for Policymakers. Third Assessment Report. 2001- 09. 産を開始する。この第四世代のアドレスドライバは，0.6 （3） Otsuki, M. et al. Investigation on the Short-Circuit µm CDMOS へ の 移 行 と 横 型 DMOS の 最 適 化 に よ り ， Capability of 1200 V Trench Gate Field Stop IGBTs. 小型化指数である出力ビットあたりのチップ面積で第三世 Proceedings of ISPSD’02, 2002. p.281- 284. 代に対し約 68 ％と大幅な改善を果たしており，192 ビッ （4 ） Otsuki, M. et al. 1200 V FS-IGBT Module with En- ト出力への対応を可能とした。次の第五世代アドレスドラ hanced Dynamic Clamping Capability. Proceedings of イバでは，さらなる微細化とデバイスの最適化によって， ISPSD’04. 2004. p.339- 342. 出力ビットあたりのチップ面積をさらに約 30 ％改善する （5） Takei, M. et al. 1200V Reverse Blocking IGBT with とともに LVDS（Low Voltage Differential Signal）技術 Low Loss for Matrix Converter. Proceedings of ISPSD を適用した高速データ転送化も進め，256 ビット出力への ’04. 2004. p.125- 128. 対応を可能とする予定である。スキャンドライバは，現在 （6 ） Kamata, I. et al. Influence of 4H-SiC Growth Conditions 第三世代を供給中である。第三世代スキャンドライバは， on Micropipe Dislocation. Japan Journal of Applied 出力段 IGBT の改良により出力ビットあたりのチップ面積 を 10 ％低減するとともに，スマートゲート制御技術の開 発によって短絡耐量を約 3 倍にまで高めており，高品質な Physics. vol.41, part 2, no.10B, 2002, p.L1137- L1139. （7） Nakamura, D. et al. Ultrahigh-quality silicon carbide single crystals. Nature. vol.430, 2004, p.1009- 1012. プラズマテレビの実現に貢献している。2005 年度量産開 （8） Iwamuro, N. et al. A new concept for high voltage 始予定の第四世代スキャンドライバでは，スマートゲート MCCT with no J-FET resistance by using a very thin 制御技術の上側 IGBT への適用によって上側 IGBT の電流 wafer, IEEE IEDM Tech. Dig. 1997, p.351. 254（ 6 ） 富士時報 半導体の現状と展望 Vol.78 No.4 2005 （9） Ikeda, N. et al. Study of Lead Free Solder Joint to （14） Yamazaki, T. et al. Low Qgd Trench Power MOSFETs Power Devices and Thermal Performance. MATE’04. with Robust Gate for Automotive Applications. Proceed- 2004, p.375- 378. ings of PCIM Europe. Power Electronics, 2003, p.263- 268. （10） Nishimura, Y. et al. New Generation Metal Base Free （15） 藤平龍彦ほか．自己分離 CDMOS 技術による自動車 ECU 特 IGBT Module Structure with Low Thermal Resistance. 用サージ保護 IC．電気学会研究会資料．2004, VT- 04- 18, 集 Proceedings of ISPSD’04. 2004, p.347- 350. p.21- 24. （11） Kobayashi, T. et al. High-Voltage Power MOSFET （16） Fujishima, N. ; Salama, C. A. T. A Trench Lateral Pow- Reached Almost to the Silicon Limit. Proceedings of er MOSFET using Self-Aligned Trench Bottom Contact ISPSD’01. 2001, p.435- 438. Holes, Proceedings of IEDM’97, 1997, p.359- 362. （12） Fujihira, T. Theory of Semiconductor Superjunction （17） Fujishima, N. et al. A 700 V Lateral Power MOSFET Devices. Japan Journal of Applied Physics. vol.36, 1997, with Narrow Gap Double Metal Field Plates Realizing p.6254- 6262. Low On-resistance and Long-term Stability of Perform2 （13） Onishi, Y. et al. 24mΩcm 680 V Silicon Superjunction MOSFET. Proceedings of ISPSD’02. 2002, ance. Proceedings of ISPSD’01. 2001, p.255- 258. p.241- 244. 255（ 7 ） 富士時報 Vol.78 No.4 2005 U4 シリーズ IGBT モジュール 特 集 原口 浩一（はらぐち こういち） 宮下 秀仁（みやした しゅうじ） まえがき 小野澤 勇一（おのざわ ゆういち） べターンオン損失を約 30 ％低減させることを目標とした。 ターンオフ損失とダイオード逆回復損失については，従来 汎用インバータや無停電電源装置（UPS）などの電力変 換機器には，常に高効率化・小型化・低価格化・低騒音化 品とほぼ同等レベルを目標とした。 （2 ） 素子特性ばらつき低減により並列接続が容易 が要求されており，そのインバータ回路に適用される電力 並列接続を容易にできるようにするために，U4 シリー 用半導体素子にも高性能化・低価格化・高信頼性が求めら ズ FWD（Free Wheeling Diode） （以下，U4-FWD と略 れている。近年，電力用半導体素子としてはその低損失性， す）を使用することにより，順電圧（VF）の分布ばらつ 駆動回路の容易さ，さらに破壊耐量の大きさから IGBT きを 0.3 V 以下へ低減することと，高速かつソフトなリカ （Insulated Gate Bipolar Transistor）が最も普及している バリー特性を目標とした。 （3） 実機適用時における放射ノイズの低減 製品である。 富士電機では 1988 年の製品化以来，特性改善や高信頼 スイッチング時の放射ノイズに関しては，FWD の逆回 性化を急速に進めてきた。富士電機は，トレンチ構造や 復特性に着目されているが FWD の特性だけで決まるもの （ 3） フィールドストップ（FS）構造などを適用した IGBT と して最新型の第五世代 IGBT モジュール（U シリーズ）の ではなく，IGBT の特性で FWD 逆回復特性が決まる。 よって，IGBT チップと FWD チップとのマッチングによ （2 ） （1） ， 開発を行った。 り，ノイズレベルも変わることになるため，両方の特性を 本稿では，ノイズ対策とさらなる特性改善を目的に開発 し た U4 シ リ ー ズ 1,200 V 耐 圧 の IGBT モ ジ ュ ー ル 〈注〉 「EconoPACK-plus 」を例にとり，最新の素子技術とその 最適化することによりノイズ低減を図ることとした。 （4 ） 従来技術の流用 パッケージに関しては，従来の IGBT モジュールと同様 のものを使用しているため，主回路や放熱フィンなどの再 製品系列について紹介する。 設計は不要となる。 U4 シリーズ IGBT モジュールの特徴 ２.２ U4-IGBT チップの特徴 図１に従来のトレンチ IGBT チップと U4-IGBT チップ ２.１ コンセプト 富 士 電 機 で は す で に ト レ ン チ 型 の パ ワ ー MOSFET の構造比較を，図２に IGBT 容量成分とターンオン特性の （Metal-Oxide-Semiconductor Field-Effect Transistor）の 関係を示す。P 層とエミッタを高抵抗の Rs でショートす （2 ） 技術をベースとして，トレンチゲート IGBT を開発した。 U4 シリーズでは，この技術にさらに特性改善を行い， ることにより，従来より実効的に小さなミラー容量（Cres） が実現できている。 従来のトレンチ IGBT の構造では，ゲートをトレンチ形 次のコンセプトにより開発を行った。 状にすることによりプレーナ型 IGBT の JFET（Junction （1） 素子発生損失の低減 今回開発した U4 シリーズ IGBT モジュール（以下， U4-IGBT と略す）は，従来のトレンチ IGBT チップの， Field Effect Transistor）成分が存在しないためコレク タ−エミッタ間飽和電圧（VCE（sat））が低減されているが， P 層とエミッタを高抵抗の Rs でショートすることにより， トレンチ構造のため容量成分が大きくなる。特に Cres が 従来のトレンチ IGBT よりさらにターンオンスピードの制 大きいとターンオンスイッチングスピードが遅くなり，ス 御性を向上させること，また，従来のトレンチ IGBT に比 イッチング損失が大きくなる。したがって，ターンオン時 スイッチング損失を低減するためには Cres の低減および 入力容量（Cies）と Cres 比率の最適化が有効であり，U4- 〈注〉EconoPACK-plus ： Eupec GmbH. Warstein の登録商標 原口 浩一 宮下 秀仁 IGBT モジュールの開発・設計に IGBT モジュールの開発・設計お パワー半導体デバイスの開発・設 従事。現在，富士日立パワーセミ よび応用技術開発に従事。現在， 計に従事。現在，富士日立パワー コンダクタ株式会社松本事業所開 富士日立パワーセミコンダクタ株 セミコンダクタ株式会社松本事業 発設計部。 式会社松本事業所開発設計部チー 所開発設計部。 ムリーダー。電子情報通信学会会 員。 256（ 8 ） 小野澤 勇一 富士時報 U4 シリーズ IGBT モジュール Vol.78 No.4 2005 IGBT ではシミュレーションと確認実験を併用して最適化 は高信頼性化を目的とし，ばらつきに対する工程要因の少 を行った。 ない，FZ（Floating Zone）結晶を採用した。これにより， のターンオン VF のばらつきが結果的に IGBT 並みの 0.3 V 以内となり， スイッチング比較波形を示す。図１に示す Rs により実効 図３に従来のトレンチ IGBT と モジュール並列接続適用時の VF のランク分け管理が不要 特 となり，大容量インバータなどのモジュール並列接続用途 集 的な U4-IGBT Cres が低減されているため，U4-IGBT はコレクタ− エミッタ間電圧（VCE）テールが短く，そのためにターン オン損失が従来のトレンチ IGBT よりも小さくなっている。 においてその適用が容易となる。 図５に従来の FWD と U4-FWD の構造比較を示す。FZ また，ゲート抵抗（RG）を大きくした場合にもテール電 結晶の適用にあたり，逆回復時のサージ電圧を少なく，低 圧が小さいので，ターンオン損失が比較的小さくなるため， VF にするために，結晶プロファイルの最適化が必要であ RG によるターンオン速度制御がより広範囲に可能となる。 る。今回はキャリヤプロファイルと逆回復特性のシミュ 図４に U4-IGBT の IC-VCE 特性を示す。 レーションを行い，最適な値を導き出した。 従来のトレンチ IGBT 同様，正の温度特性が得られてい 図６に低電流逆回復特性のシミュレーション結果と実測 るため，並列接続時の電流アンバランスが緩和され，大容 波形を示す。これによると，U4-IGBT と U4-FWD の組 量インバータ回路などへの並列接続適用が容易となる。 合せにより，低電流の逆回復による振動やサージ電圧が発 生しにくくなっているため，スナバ回路の簡素化や放射ノ ２.３ U4-ＦＷＤの特徴 イズ低減に寄与するものとなっている。 最近の汎用インバータは低周波出力時のトルクを向上さ せる傾向にあり，FWD についても熱的責務が大きい。ま 図３ 従来のトレンチ IGBT と U4-IGBT のターンオンスイッチ ング波形比較 た，IGBT と同様に，FWD を並列接続する際の電流バラ ンスの均等化が重要となる。このため，VF のばらつきの 小さい新しいダイオードが必須となり，今回 U4-FWD で サンプル：1,200 V/450 A素子 条件：V DC＝600 V，VGE＝＋15/−15 V， I c＝450 A，T j＝125 ℃ 従来のトレンチIGBT R G（Ω） U4-IGBT 図１ 従来のトレンチ IGBT チップと U4-IGBT チップの構造 比較 エミッタ エミッタ R 3.3 S Ch1 VCE（200 V/div）Ch3 V GE（20 V/div） Ch1 V CE（200 V/div）Ch3 V GE（20 V/div） Ch2 I C（250 A/div） 時間 200 ns/div Ch2 I C（250 A/div） 時間 200 ns/div E ON P フロート 54.200（mJ/pulse） E ON 31.900（mJ/pulse） P フロート 33 Nドリフト Nドリフト トレンチIGBT チップ U4-IGBT チップ Ch1 VCE（200 V/div）Ch3 V GE（20 V/div） Ch1 V CE（200 V/div）Ch3 V GE（20 V/div） Ch2 I C（250 A/div） 時間 1.00 Ch2 I C（250 A/div） 時間 1.00 E ON s/div 304.000（mJ/pulse） E ON s/div 195.700（mJ/pulse） 図４ U4-IGBT の I C -VCE 特性 1,200 VGE＝15 V 図２ IGBT 容量成分とターンオン特性の関係 VGE VCE t 2∝ R G・ C res IC 低ノイズ化 RG コレクタ電流 I C（A） 1,000 800 25 ℃ 600 125 ℃ 400 200 低損失化 t1 t2 t 1∝ R G・ C ies 0 0 1 2 3 4 コレクタ−エミッタ間電圧 V CE（V） 257（ 9 ） 富士時報 U4 シリーズ IGBT モジュール Vol.78 No.4 2005 図 ７ に U4-FWD の IF -VF 特性を示す。U4-IGBT チッ 定方法を示す。この方法では簡易的にノイズ測定を行うこ プ同様，正の温度特性が得られており，並列使用時の電流 とができる。実際には IGBT モジュールとスナバ回路間の バランスに有効となる。 共振回路による振動が放射源となることが報告されており， （4 ） 特 いる。この di/dt と dv/dt は IGBT のターンオン特性によ ２.４ 放射ノイズの比較 IGBT モジュールを実機に適用する際に，外部への放射 り決まり，FWD の逆回復特性も同様にターンオン特性に ノイズが発生するが，欧州規格 EN61800-3 などにてその より決定される。したがって，放射ノイズ低減のためには， レベルは制限されている。図８に放射ノイズ発生機構と測 FWD のみならず IGBT の特性の最適化が必要となる。 図５ 従来の FWD と U4-FWD の構造比較 図７ U4-FWD の I F -VF 特性 アノード p p アノード p p n− p 1,200 p n− 1,000 カソード n＋＋ U4-FWD（FZウェーハ） n＋ 順電流 I F（A） n 800 25 ℃ 125 ℃ 600 400 200 n＋＋ 0 カソード 1 0 2 図６ 低電流逆回復特性のシミュレーション結果と実測波形 1,200 Tj＝室温 VAK 40 200 20 IC2 Coes1 VCE1 I d1 IL 負 荷 VCE VCE VDC 0 CS Id1 VCE2 0 i I C2 LS −40 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 t（ s） VS 0 Coes2 −20 U4-FWD低電流逆回復 シミュレーション ターンオン波形 LS ＋V DC −V DC −400 0 VS 80 400 −200 R 100 60 I AK サーチコイル I AK（A） ＩF＝5 A 800 0 t サーチコイル検出電圧 図９ DC チョッパ試験時の放射ノイズ比較 サンプル：1,200 V/450 A素子 I F＝10 A， R G＝3.3 Ω 条件： 1,200 V/450 A素子 100 VAK I AK OV 放射ノイズ（dB・ V） DCチョッパスイッチング OA 90 80 70 従来のトレンチIGBT U4-FWD低電流逆回復実測波形 （U4-IGBT＋U4-FWD） Vcc＝600 V VGE＝±15 V I F＝45 A R G＝3.3 Ω f sw＝10 Hz Tj＝室温 60 50 40 30 50 A/div，200 V/div，0.1 s/div 258（10） 4 図８ 放射ノイズ発生機構と簡易的測定方法 120 VCC＝600 V 1,000 600 3 順電圧 VF（V） 従来のFWD（エピタキシャルウェーハ） VAK（V） 集 そのトリガはスイッチング時の di/dt と dv/dt に起因して 20 30 U4-IGBT 70 110 150 周波数（MHz） 190 230 富士時報 U4 シリーズ IGBT モジュール Vol.78 No.4 2005 表１ U4-IGBTの系列 電圧 定格 I c 定格 パッケージ 225 A 450 A 200 A 400 A 50 A 75 A 100 A 150 A 300 A 600 A （40 kW） （75 kW） （11 kW） （22 kW） 1,200 A 1,600 A 2,400 A 3,600 A 特 集 EP3 PIM 6 in 1 800 A New PC2 with NTC New PC3 with NTC EconoPACK-plus（6 in1） 1,200 V M232 2 in 1 M233 M235 M249 M248 M127 1 in 1 6 in 1 1,700 V M138 M142 M143 M142 M143 New PC3 with NTC EconoPACK-plus（6 in1） 2 in 1 M249 M248 1 in 1 図１０ U4-IGBT のパッケージ例 ジュールのパッケージの系列内容を示す。 今回，U4-IGBT には，1,200 V，1,700 V の 2 種類の耐 圧系列に 50 ∼ 3,600 A という広範囲な電流容量および多 彩なパッケージが準備されている。これにより，さまざま な電力変換装置への適用が可能である。 あとがき 今回は IGBT モジュールの U4-IGBT，U4-FWD 技術と その特徴，および製品系列について紹介した。本製品は最 新の半導体技術とパッケージ技術を駆使し，より低損失な 素子となっており，インバータ回路装置の小型化・低損失 化に大きく貢献できるものと確信する。 富士電機では今後も素子の高性能化・高信頼性化に取り 図９に DC チョッパ試験時の放射ノイズ（3 メートル法） 比較を示す。U4-IGBT では RG によるターンオンスピー 組み，さらなる技術のレベルアップを図るとともにパワー エレクトロニクスの発展に貢献していく所存である。 ド制御性を向上させつつ，ターンオンスイッチング損失を 低減させているため，同じゲート駆動条件でも従来のトレ ンチ IGBT より放射ノイズは低くなり，素子発生損失も低 減されている。 参考文献 （1） Laska, T. et al. The Field Stop IGBT（FS IGBT）A New Power Device Concept with a Great Improvement Potential. Proc. 12th ISPSD. 2000, p.355- 358. U4-IGBT の系列 （2 ） 宮 下 秀 仁 ． U シ リ ー ズ IGBT モ ジ ュ ー ル ． 富 士 時 報 ． vol.77, no.5, 2004, p.313- 316. 富士電機は，前述の U4-IGBT 技術と U4-FWD 技術を （3） Otsuki, M. et al. 1200 V FS-IGBT module with en- 組み合わせ，またパワーサイクル耐量の高いＵ -IGBT モ hanced dynamic clamping capability. Proc. ISPSD’04. ジュールのパッケージ技術を引き続き適用し，従来のトレ 2004, p.339- 342. ンチ IGBT モジュールに対し特性改善された U4-IGBT 「EconoPACK-plus」を開発完了し系列化した。 図１０に U4 - IGBT の パ ッ ケ ー ジ 例 ， 表 １ に IGBT モ （4 ） 五十嵐征輝ほか．電力変換装置から放射される電磁雑音の 解析と低減方法．産業応用部門誌．vol.118- D, no.6, 1998, p.757- 766. 259（11） 富士時報 Vol.78 No.4 2005 小容量 IGBT モジュール 特 集 小松 康佑（こまつ こうすけ） 早乙女 全紀（そうとめ まさゆき） まえがき 井川 修（いかわ おさむ） 表１ Small-Pack，Small-PIMの製品系列および特性 電圧定格 （V） 電流定格 （A） 型 名 10 6MBI10UE-060 15 6MBI15UE-060 20 6MBI20UE-060 30 6MBI30UE-060 50 6MBI50UF-060 な 市 場 の ニ ー ズ に 応 え ， 高 機 能 ・ 高 信 頼 性 の IGBT モ 10 7MBR10UF060 ジュールを市場に提供してきた。また，従来は産業用途で 15 7MBR15UF060 あった IGBT モジュールも，省エネルギー化の要求から家 20 7MBR20UF060 電製品などに適用範囲を拡大しており，小容量分野での 30 7MBR30UF060 ニーズは非常に高くなっている。小容量の電力変換装置に 10 6MBI10UF-120 おいては，高効率・低価格・軽量・コンパクトが強く求め 15 6MBI15UF-120 25 6MBI25UF-120 にも要求される。これらの市場要求に対して，小容量 35 6MBI35UF-120 （インバータ用モジュー モジュール「Small-Pack」 10 7MBR10UF120 15 7MBR15UF120 近年，インバータや無停電電源装置（UPS）などの電力 パッケージ 変換装置には，電力用半導体デバイスとして主に，低損失 性，高破壊耐量，駆動回路の設計の容易性を兼ね備えた Small-Pack1 IGBT（Insulated Gate Bipolar Transistor）が適用されて いる。 600 富士電機においても，1988 年の製品化以来，さまざま Small-PIM Small-Pack2 られ，その要求は装置に適用される電力用半導体デバイス IGBT Small-Pack2 1,200 Small-PIM ル）および「Small-PIM」（ブレーキ付インバータ/コン バータ用モジュール）を開発し系列化した。 特性面に関しては駆動の容易性に加えて，その低損失性 から，トレンチ IGBT を採用している。構造面に関しては， Diode）にはコストと特性のバランスを考慮し，従来から 実績のある，PiN 構造のダイオードを適用している。 1,200 V 系は，IGBT にトレンチ FS（Field Stop）構造 従来の IGBT モジュール製品に採用されている放熱用銅 ベースを使用しないことによって，大幅な軽量化を実現し を採用し，VCE（sat）の低減と，ターンオフスイッチング損 〈注〉 た。また，環境規制への対応として，欧州の RoHS 指令に 失（Eoff）の大幅な低減を達成している。FWD は 600 V 対応した鉛フリーパッケージとした。 と同様に PiN 構造のダイオードを適用している。 Small - Pack で は ， 600 V 系 で 電 流 定 格 10 ∼ 50 A， 本稿では，これらのデバイスの特徴と製品系列について 1,200 V 系で電流定格 10 ∼ 35 A まで系列化した。 紹介する。 Small-PIM では，600 V 系で電流定格 10 ∼ 30 A，1,200 Small-Pack, Small-PIM の系列・特性 V 系で電流定格 10 ∼ 15 A まで系列化し，さらに 600 V 系 列では単相コンバータ仕様にも対応可能である。このよう 表１ に Small-Pack，Small-PIM の製品系列・特性を示 な豊富なラインアップから，顧客の用途に合わせた製品を す 。 600 V 系 は ， IGBT に ト レ ン チ NPT（ Non Punch 提供可能としている。また，Small-Pack，Small-PIM す Through）構造を採用し，コレクタ−エミッタ間飽和電圧 べての系列に NTC（Negative Temperature Coefficient） （VCE（ sat））の低減を図っている。FWD（Free Wheeling サーミスタを内蔵している。このため，モジュール内部の ケース温度をリアルタイムに確認することが可能となり， 〈注〉RoHS ：電気電子機器に含まれる特定有害物質の使用制限 異常時のより確実な保護を可能にしている。 小松 康佑 早乙女 全紀 井川 修 IGBT モジュールの開発・設計に IGBT モジュールの開発・設計に IGBT モジュールの開発・設計に 従事。現在，富士日立パワーセミ 従事。現在，富士日立パワーセミ 従事。現在，富士日立パワーセミ コンダクタ株式会社松本事業所開 コンダクタ株式会社松本事業所開 コンダクタ株式会社松本事業所開 発設計部。 発設計部。 発設計部グループマネージャー。 電気化学会会員。 260（12） 富士時報 小容量 IGBT モジュール Vol.78 No.4 2005 図１ Small-Pack，Small-PIM の外形図 シリーズ名 Small-Pack パッケージ名 Small-PIM M716 M717 特 56.9 56.9 63.2 集 40.6 Gx Gw W T1 34 P T2 P Gu Gu P1 U U Ex Eb Ex Gb Gy Ey Gv Ey P P V V P Ez Gz Ey Gy Ex Gx P T1 Gv V T2 T1 T2 Gz U B 40.6 Gv 40.6 V 63.2 Gu 63.2 U R S T 外形図 Gx Ey Gy Ez Gz Ez Ez Gw W W N Gw W 20.5 20.5 20.5 Ex ＊定格10∼25 A/1,200 VはP端子2本 寸法 L63.2×W34×H20.5（mm） L56.9×W63.2×H20.5（mm） 質量 27 g 41 g 図２ 600 V IGBT セル構造比較 図３ 600 V IGBT 出力特性の比較 エミッタ電極 層間絶縁膜 300 n+ソース ゲート電極 250 ゲート酸化膜 Uシリーズ （トレンチNPT IGBT） p−チャネル R-JFET R-ch R-drift R-acc n−シリコン基板 J C （A/cm2） R- R-ch acc n+ソース p−チャネル Sシリーズ （プレーナNPT IGBT） 200 Uシリーズ 25 ℃ Uシリーズ 125 ℃ Sシリーズ 25 ℃ Sシリーズ 125 ℃ 150 100 R-drift 50 V-pn V-pn p+層 0 コレクタ電極 Sシリーズ プレーナNPT構造 0 0.5 1.0 Uシリーズ トレンチNPT構造 図１に Small-Pack，Small-PIM の外形図を示す。 1.5 2.0 2.5 V CE（sat）（V） 3.0 3.5 4.0 レンチ表面構造を採用することにより，VCE（sat）を大幅に 低減した。図３に VCE（sat）とコレクタ電流密度（JC）の出 パワー素子の特徴 ３.１ 600 V 系 力特性の比較を示す。 ３.２ 1,200 V 系 本製品は 600 V 系として，IGBT に U シリーズ IGBT 1,200 V 系には U シリーズ IGBT（トレンチ FS）を適用 （トレンチ NPT）を適用している（ 図 ２ ）。トレンチ型 している。図４に従来品との構造比較を示す。また，図５ IGBT ではセル密度を大幅に増加することができるので， に VCE（sat） と JC の出力特性の比較を示す。図から，前世 チャネル部の電圧降下を最低限に抑えることができる。ま 代の S シリーズ（プレーナ NPT-IGBT）に対し，飛躍的 た，プレーナ型デバイス特有のチャネル間に挟まれた に特性が改善されていることが分かる。また，FS-IGBT JFET（Junction Field Effect Transistor）を構成する部 ではドリフト層の厚さが薄いために過剰キャリヤが少なく， 分がトレンチ型デバイスでは存在しないので，この部分の また，空乏層が伸びきった状態での中性領域の残り幅が少 電圧降下を完全になくすことができる。上記のように，ト ないため，ターンオフ損失を低減することができる。 261（13） 富士時報 小容量 IGBT モジュール Vol.78 No.4 2005 図４ 1,200 V IGBT セル構造比較 パッケージ構造 G E G E 特 Small-Pack，Small-PIM は製品コンセプトとして，次 集 の 2 点に重点をおいて開発を行った。 n− n− ４.１ 小型化・軽量化・低コスト化 小容量帯の製品として，トータルコストダウンのために 小型・軽量化が必須である。Small-Pack，Small-PIM は C これらを達成するために，従来の製品とは異なる方法で作 C られている。従来の富士電機製モジュールでは銅ベース付 Sシリーズ プレーナNPT構造 Uシリーズ トレンチFS構造 き構造を採っていたが，Small- Pack，Small- PIM では DCB（Direct Copper Bonding）の最適化により銅ベース レス化を達成した。これにより大幅な軽量化を達成し，コ スト低減にも貢献している。また，従来のモジュールは， モジュール本体に放熱フィンとの取付け部を構成している が，Small-Pack，Small-PIM では，クランプによる放熱 図５ 1,200 V IGBT 出力特性の比較 フィンへの取付け方法を採っている。これは，本体の大幅 な小型化・軽量化に貢献し，さらにモジュールの低コスト 160 Uシリーズ （トレンチFS-IGBT） 25 ℃ 125 ℃ 較を示す。Small-Pack は取付け面積で 25 ％の低減，質量 I C（RATE） 120 J C （A/cm2） 化に寄与している。図６に従来製品と Small-Pack との比 で 87 ％の低減を達成した。これにより，顧客装置の小型 25 ℃ 化・低コスト化に貢献できることが期待される。 125 ℃ 80 ４.２ 鉛フリー構造 Sシリーズ （NPT-IGBT） 40 近年，環境問題に対する意識が高まってきており，欧州 では RoHS 指令が 2006 年 7 月に発効する。本製品は当初 から RoHS 対応を視野に入れ，鉛フリー構造を前提として 0 0 0.5 1.0 1.5 2.0 V CE（sat）（V） 2.5 開発を行った。 3.0 本製品では Sn-Ag 系鉛フリーはんだのフラックス成分 の変更や，はんだ接合条件の最適化を図り，IGBT，FWD チップ接合部の鉛フリー化，およびピン端子めっき，サー ミスタなど，すべての部分で鉛フリー化を達成した。特に 図６ 従来製品と Small-PIM の外形比較 シリーズ名 Small-Pack パッケージ名 Small-PIM 従来製品 EP2 M717 M711 M716 63.2 56.9 107.5 40.6 U 34 T2 P B T1 Gv V T2 R S T 8 7 外形図 22 Ez Gz Ey Gy Ex Gx P 23 T1 P 10 Gb Gw 45 W 40.6 Gv 63.2 V 9 Eb Gu 20 21 Gu P1 U Gw W Gz 20.5 1 20.5 Ez 20.5±1 Gx Ey Gy 24 N Ex 2 3 4 5 6 LABEL 寸法 L63.2×W34×H20.5（mm） L56.9×W63.2×H20.5（mm） L107.5×W45×H20.5（mm） 質量 27 g 41 g 180 g 262（14） 富士時報 小容量 IGBT モジュール Vol.78 No.4 2005 図７ Small-Pack，Small-PIM の回路構成 抵抗方法など） ，過電流などのトラブルに対し，より確実 な保護を可能にしている。 P1 Gu Gv Gw U V W Gx Gy Gz T1 T2 特 あとがき 集 Ex Ey 銅ベースレス構造による小型・軽量化および鉛フリー Ez パッケージをコンセプトとした小容量 IGBT モジュール （a）Small-Pack 「Small-PIM」の特徴，および製品系列に 「Small-Pack」 P P1 ついて紹介した。本製品は放熱用銅ベースレス構造，取付 R S T Gu Gv Gw B U V W Gb Gx Gy Gz T1 T2 け部にクランプを採用することによって，軽量・小型に加 えてコストダウンを実現しており，インバータ回路装置に 求められる小型・軽量・低コストに大きく貢献できるもの N Eb Ex Ey Ez （b）Small-PIM と確信する。 富士電機では，今後も素子の高性能・高信頼性を保ちつ つ，小型・軽量・低コストの市場要求を満足する小容量 端子めっき部には，端子形状・めっき組成を含む表面材料 IGBT モジュールの開発を行っていく所存である。 構成の検討を行い，ウィスカー対策を実施した。このよう に本製品は，鉛フリー化を達成しているため，RoHS 指令 参考文献 に対応した顧客の要求を満足することが期待できる。 （1） 百田聖自ほか．T，U シリーズ IGBT モジュール（600 V） ． Small-Pack，Small-PIM の回路構成 ． （2 ） 小野澤勇一ほか．U シリーズ IGBT モジュール（1,200 V） 富士時報．vol.75, no.10, 2002, p.559- 562. 富士時報．vol.75, no.10, 2002, p.563- 566. 図７ （b） （a） に Small-Pack の回路構成，図７ に Small-PIM （3） Nishimura, Y. et al. New generation metal base free の回路構成を示す。Small-Pack，Small-PIM ともに直流 IGBT module structure with low thermal resistance. The 中間電圧マイナス側を分離している。これにより，顧客装 16th International Symposium on Power Semiconductor 置での相ごとの電流検出を可能にし（電流コア，シャント Devices & ICs（ISPSD’04）. Kitakyushu, Japan. 2004- 05. 263（15） 富士時報 Vol.78 No.4 2005 産業用大容量 IGBT モジュール 特 集 西村 孝司（にしむら たかし） 柿木 秀昭（かきき ひであき） 小林 孝敏（こばやし たかとし） まえがき 表１ 大容量 IGBT モジュールの製品系列 は，高耐圧・大電流化が容易な GTO（Gate Turn-Off）サ パッ ケージ 型式 130×140×38 M142 190×140×38 M143 130×140×38 M142 190×140×38 M143 130×140×38 M248 1,200 の進歩が目覚ましく，今まで GTO サイリスタが適用され 1MBI2400U4D-120 2,400 1MBI3600U4D-120 3,600 1MBI1200U4C-170 1,200 1 in 1 適用されるようになった。IGBT モジュールは，圧接構造 1MBI1600U4C-170 を有する GTO サイリスタと異なり，組立，取扱いおよび 1,600 1,700 保守点検が容易な絶縁型モジュール構造を持っているため， IGBT モジュールの適用分野は，飛躍的に拡大している。 1MBI2400U4D-170 2,400 1MBI3600U4D-170 3,600 2MBI600U4G-120 富士電機は，近年，多様化するニーズにきめ細かく対応 2MBI800U4G-120 するため，最近市場が伸長している大容量分野への製品展 600 1,200 2MBI1200U4G-120 800 1,200 2 in 1 開を図るべく開発を積極的に行ってきた。 パッケージ サイズ （mm） 1,600 1MBI1600U4C-120 Bipolar Transistor）モジュールの高耐圧・大容量化技術 定格 電流 （A） 1,200 1MBI1200U4C-120 イリスタが主流であった。近年，IGBT（Insulated Gate ていた高耐圧・大容量分野においても IGBT モジュールが 定格 電圧 （V） 型 式 産業用の大容量インバータに適用されるパワーデバイス 2MBI600U4G-170 今回，大容量産業分野への適用を狙った，Ｕシリーズの 2MBI800U4G-170 チップ（以下，U チップという）にさらなる改良を加えた 600 1,700 2MBI1200U4G-170 800 1,200 U4 シリーズのチップ（以下，U4 チップという）を銅ベー ス に 搭 載 し ， 130 × 140（ mm）（ 1 個 組 お よ び 2 個 組 ） パッケージで 1,600 A，および 190 × 140（mm） （1 個組） 図１ 大容量 IGBT モジュールのパッケージ外観 パッケージで 3,600 A までの電流容量を有し，1,200 V お M143パッケージ よび 1,700 V 耐圧を持つ大容量 IGBT モジュールを開発し た。本稿では， その概要と技術開発について紹介する。 製品系列 大 容 量 IGBT モ ジ ュ ー ル の 製 品 系 列 を 表 １ に 示 す 。 1,200 V および 1,700 V の耐圧クラスと三つのパッケージで M248パッケージ 構成され，600 ∼ 3,600 A のモジュールを系列化（合計 14 機種）している。図１にそのパッケージ外観を示す。 M142パッケージ 電気的特性 2MBI1200U4G-170（2 in 1 1,200 A/1,700 V）を代表型式 とし，U チップを使用したモジュールと比較しながら U4 チップを使用したモジュールの特徴について紹介する。 西村 孝司 ３.１ 最大定格および特性 最大定格および特性を表２に示す。 柿木 秀昭 小林 孝敏 IGBT モジュールの構造開発・設 パワー半導体デバイスの開発に従 パワー半導体デバイスの開発に従 事。現在，富士日立パワーセミコ 事。現在，富士日立パワーセミコ 計に従事。現在，富士電機デバイ ンダクタ株式会社松本事業所開発 ンダクタ株式会社松本事業所開発 ステクノロジー株式会社半導体事 設計部。 設計部チームリーダー。 業本部半導体工場アセンブリ開発 部。 264（16） 富士時報 産業用大容量 IGBT モジュール Vol.78 No.4 2005 図２ VCE（sat）- I c 特性 表２ 最大定格および特性（型式：2MBI1200U4G-170） （a）最大定格（指定なき場合は，T j ＝T c ＝25 ℃） 記 号 項 目 定 格 条 件 1,400 単位 V GE ＝＋15 V 1,200 コレクタ− エミッタ間電圧 V CES ゲート− エミッタ間電圧 V GES 1,700 V GE ＝0 V 特 V ー ±20 V I C（A） 1,000 集 T j ＝125 ℃ 600 連続 Tc ＝80 ℃ 1,200 A I C（pulse） 1ms Tc ＝80 ℃ 2,400 A 400 I C（DC） コ レ ク タ 電 流 T j ＝25 ℃ 800 最 大 損 失 Pc 1素子 4,960 W 200 最 大 接 合 温 度 Tj max ー 150 ℃ 0 保 存 温 度 Tstg ー −40∼＋125 ℃ 絶 縁 耐 圧 V iso AC：1 ms 3,400 V 0 0.5 1 1.5 2 2.5 V CE（sat）（V） 3 3.5 （b）電気的特性（指定なき場合は，T j ＝T c ＝25 ℃） 項 目 記 号 試験条件 最小 標準 最大 単位 図３ VF - I F 特性 コレクタ− エミッタ間 漏れ電流 I CES V GE ＝0 V T j ＝125 ℃ V CE ＝1,700 V ー ー 1.0 mA 1,400 V GE ＝±20 V ー 1,200 I GES ゲート− エミッタ間 しきい値電圧 VGE（th） V CE ＝20 V I C ＝1.2 A コレクタ− エミッタ間 飽和電圧 （補助端子） V CE（sat） V GE ＝ T j ＝25 ℃ ＋15 V IC＝ 1,200 A T j ＝125 ℃ 入 力 容 量 C ies t on ターンオン時間 tr t off ターンオフ時間 tf 順電圧 （補助端子） 逆 回 復 時 間 VF t rr 1.6 ー 5.5 6.5 7.5 V 熱抵抗（1素子） T j ＝25 ℃ T j ＝125 ℃ 800 600 400 V GE ＝0 V V CE ＝10 V f ＝1 MHz V CC ＝900 V I C ＝1,200 A V GE ＝±15 V R G ＝＋4.7/＋1.2 Ω T j ＝125 ℃ V GE ＝ T j ＝25 ℃ 0V IF ＝ 1,200 A T j ＝125 ℃ V CC ＝900 V I F ＝1,200 A T j ＝125 ℃ ー 2.25 200 ー V ー 2.65 ー ー 110 ー ー 3.10 ー ー 1.25 ー ー 1.45 ー ー 0.25 ー ー 1.80 ー s 2.00 0 0.5 1 1.5 V F（V） 2 2.5 3 ３.３ スイッチング特性 （1） ターンオン特性 U4 チップを使用したモジュールは，入力容量（Cies）と 帰還容量（Cres）のバランスを最適化するために新しい構 V ー 0 nF ー 造を採用し，ターンオン損失を大幅に低減している。図４ に ， V CC ＝ 900 V， I C ＝ 1,200 A， R gon ＝ 1.8 Ω ， T j ＝ ー 0.45 ー s 125 ℃における L 負荷時のターンオン波形を示す。同一の ゲート抵抗（Rgon）で駆動した場合，U4 チップを使用し （c）熱的特性 項 目 1,000 A I F（A） ゲート− エミッタ間 漏れ電流 たモジュール（U4 モジュール）はＵチップを使用したモ 記 号 条件 最小 標準 最大 IGBT ー ー 0.0252 FWD ー ー 0.042 R th（j-c） 単位 K/W ジュール（U モジュール）に比べ，テイル電圧が小さくな り，ターンオン損失（Eon）は約 50 ％低減している。 （2 ） ターンオフ特性 図 ５ に V CC ＝ 900 V， I C ＝ 1,200 A， R goff ＝ 1.2 Ω ， Tj ＝ 125 ℃におけるＬ負荷時のターンオフ波形を示す。 ターンオフ損失は，同一のゲート抵抗（Rgoff）で駆動した ３.２ V - I 特性 図 ２ に VCE（ sat） -IC 特性， 図 ３ に VF -IF 特性を示す。 IGBT チップの飽和電圧は，pnp トランジスタの注入効率 を下げ，ライフタイムコントロールを適用せずに輸送効率 場合，U チップを使用したモジュールに比べ，約 5 ％低減 している。 （3） インバータ損失シミュレーション 図 ６ に 同 一 条 件 （ I out ＝ 860A rms ， cosφ＝ 0.9 お よ び を上げ，正の温度係数を持つよう設計されている。また， −0.9，fc ＝ 2.5 kHz）で動作した場合のインバータ損失シ FWD（Free Wheeling Diode）チップの順電圧は，ライ ミ ュ レ ー シ ョ ン 結 果 を 示 す 。 U4 チ ッ プ を 使 用 し た モ フタイムコントロールを最適化することで，IGBT チップ ジュールは U チップを使用したモジュールに比べ，発生 と同様に正の温度係数を持たせており，IGBT チップおよ 損失を力行時に約 10 ％，回生時に約 14 ％低減している。 び FWD チップともに，並列接続に対して有利である。 （4 ） 低電流逆回復特性 265（17） 富士時報 図４ 産業用大容量 IGBT モジュール Vol.78 No.4 2005 ターンオン波形（VCC ＝ 900 V，I C ＝ 1,200 A，125 ℃） 図７ 低電流逆回復特性 T j ＝25 ℃，V CC ＝1,200 V，L m ＝75 nH， U4モジュール V GE：20 V/div 特 10,000 R gon ＝0.68 Ω， V GE ＝＋15 V/−15 V I c：500 A/div Uモジュール V CE ：500 V/div Uモジュール di /dt（A/ s） Uモジュール 0V 集 U4モジュール 8,000 6,000 4,000 U4モジュール 2,000 0 0 0 V，0 A 25 50 75 100 125 150 175 200 225 I F（A） （a）di /dt - I F t ：500 ns/div T j ＝25 ℃，V CC ＝1,200 V，L m ＝75 nH， 2,000 ターンオフ波形（VCC ＝ 900 V，I C ＝ 1,200 A，125 ℃） 0V V GE：20 V/div Uモジュール V sp（V） 図５ R gon ＝0.68 Ω， V GE ＝＋15 V/−15 V 1,500 1,000 U4モジュール 500 U4モジュール 0 0 Uモジュール I c：500 A/div 25 50 75 I F（A） （b）V sp - I F V CE ：500 V/div 0 V，0 A t ：500 ns/div 100 125 150 175 200 225 図８ 低電流逆回復波形（VAK ＝ 1,200 V，I F ＝ 10 A，25 ℃） Uモジュール： ＝1,740 V V sp 図６ インバータ損失計算シミュレーション結果 U4モジュール： ＝1,280 V V sp V AK：500 V/div 2,500 損失（W） 2,000 1,901 W E rr 1,500 VF 1,000 E off 1,710 W 0 V，0 A I F ：200 A/div E on 500 V CE（sat） 0 U U4 （a）カ行（cos ＝0.9） φ 2,500 損失（W） 2,000 の特性を示す。U4 チップを使用したモジュールは，U チップを使用したモジュールに比べ低電流時の di/dt が低 く，サージ電圧を抑制していることが分かる。 図 ８ は 1,825 W 1,575 W 1,500 VAK ＝ 1,200 V，IF ＝ 10 A，Rgon ＝ 0.68 Ω時の条件で取得 （b） と合わせサージ電圧は，1,740 V した波形を示す。 図 ７ から 1,280 V まで低減していることが分かる。 1,000 500 0 時のサージ電圧抑制を図っている。図７に低電流逆回復時 大容量化のパッケージ技術 U U4 （b）回生（cos ＝−0.9） φ 大容量インバータ装置は，高信頼性が要求されることか ら，装置を構築するパワーデバイスの信頼性を確保するこ とが重要な課題である。パワーデバイスの大容量化を実現 U4 チップを使用したモジュールの特徴として，低電流 するためには，モジュール内部で多数のチップを並列接続 時のターンオン di/dt が低減し，かつゲート抵抗による する必要があり，電流バランスや発熱を均等に保つことが ターンオン di/dt の制御性をよくしたことにより，逆回復 重要である。 266（18） 富士時報 産業用大容量 IGBT モジュール Vol.78 No.4 2005 図９ 内部構造 図１０ DCB 基板間電流測定結果 エミッタ端子 200 V/div，200 A/div，2 s/div 特 集 合成電流（ I c1＋ I c2 ） V CE I c2：DCB2電流 コレクタ端子 分割された DCB基板 0 V，0 A I c1：DCB1電流 （a）インダクタンスが不均等な場合 ４.１ チップ特性 200 V/div，200 A/div，2 s/div ３.２節で説明したとおり，大容量 IGBT モジュールには， 正の温度係数を持つチップが実装されている。正の温度係 数を持つチップは，接合温度が高くなると電圧が上昇し， 合成電流（ I c1＋ I c2 ） V CE 並列接続されたチップは接合温度を均等化するように働く ため電流を自己調整する。この特性を利用し，安定動作す I c2：DCB2電流 るモジュールを構成している。 ４.２ DCB 基板の分割 0 V，0 A I c1：DCB1電流 大容量 IGBT モジュールは，IGBT および FWD チップ （b）インダクタンスが均等な場合 を最大で各 24 並列接続し，モジュールを構成する。パ ワーサイクル耐量の確保および量産性の向上を目的に， DCB（Direct Copper Bonding）基板を分割する構造を採 （2 ） 内部インダクタンスの低減 用した。DCB 基板を分割することにより，発熱の干渉を 大容量 IGBT モジュールは，瞬時に大電流を遮断する性 抑制することができ，また DCB 基板ごとの良否判定が可 能を要求され，遮断時に発生するパッケージ内でのサージ 能となるため，製品製造効率の向上を図ることができる。 電圧を低減することが重要である。すなわち，パッケージ 図９に内部構造を示す。 内部のインダクタンス低減が課題となる。前項で述べた電 ４.３ 主端子構造の最適化 部インダクタンスを増加させる方向となるため，磁界の相 流分担を均等化するために導入した構造は，これに反し内 主端子を設計するうえで，重要な要素は次の三つである。 互作用を積極的に活用することで個々のインダクタンスを （1） DCB 基板間の電流分担の均等化 キャンセルし，インダクタンス増加を抑制した。その結果， （2 ） 内部インダクタンスの低減 1 端子分のインダクタンスは約 20 nH と非常に小さい値を （3） 主端子発熱温度の抑制 これら三つの要素は，それぞれが複雑に絡み合いトレー ドオフの関係を有しているため，三つの要素が満足する最 適設計が不可欠である。 （1） 電流分担の均等化 DCB 基板は，モジュールの主端子配置から，エミッタ 実現した。 （3） 主端子発熱温度の抑制 大容量 IGBT モジュールの主端子は，最大で 3,600 A モ ジュールを構成するため，1 端子（エミッタ端子およびコ レクタ端子で構成される一つの端子）あたり 1,200 A の通 流能力が要求されている。通流時に発熱する端子の温度上 端子直下に位置するものとコレクタ端子直下に位置するも 昇をいかに抑制するかが課題である。エミッタ端子および のとに分かれ，それらを最短配線で並列接続する必要があ コレクタ端子の下部を外側に屈曲させることにより，各端 る。最短配線することにより，DCB 基板間にはインダク 子の体積を増加させ，通流時の発熱温度を抑制している。 タンスの不均等が生じやすい構造となり，過渡時（ターン オン時，ターンオフ時および逆回復時）に大きな電流不均 パワーサイクル耐量の確保 衡を生じる。図１０にインダクタンスが不均等な場合と均等 化した場合の DCB 基板に流れる電流の違いを示す。イン 富士電機では，IGBT モジュールにおけるパワーサイク ダクタンスの均等化には，エミッタ端子およびコレクタ端 ル試験後のモジュール解析から， Δ Tj パワーサイクル耐 子内部の電流経路を分析し，均等電流となる構造を採用し 量はチップ下のはんだとボンディングワイヤの寿命の合成 た。 で決まることを確認している。大容量 IGBT モジュールで （1） 267（19） 富士時報 産業用大容量 IGBT モジュール Vol.78 No.4 2005 図１１ Δ Tj パワーサイクル耐量 く変化する大容量 IGBT モジュール特有のアプリケーショ ンを想定した Δ Tc パワーサイクル試験を実施しており， 109 ΔTc ＝ 70 ℃の条件で 1 万サイクルを確認している。 集 パワーサイクル耐量（サイクル） 特 108 あとがき 107 U4 チップを適用した大容量 IGBT モジュール製品につ いて紹介した。本モジュールは，多様化したニーズにきめ 106 細かく対応できる製品群であることを確信している。特に， ターンオン損失を低減したことにより，ゲート抵抗の選択 105 幅を広げ，取扱い性が容易になっている。今後は，さらな るニーズに応えるべく半導体技術およびパッケージ技術の 4 10 レベルを高め，パワーエレクトロニクスの発展に貢献する 3 10 10 100 1,000 新製品の開発を行っていく所存である。 ΔT j（℃） 参考文献 （1） Morozumi, A. et al. Reliability of Power Cycling for IGBT は，チップ下はんだを高剛性材料の Sn/Ag はんだを適用 Power Semiconductor Module. Conf. Rec. IEEE Ind. Appl. したことに加え，DCB 基板を分割化し熱干渉を抑制した Conf. 36th. 2001, p.1912-1918. こと，DCB 基板間電流を均等化したことにより，チップ の並列接続数が少ないモジュールと同等の Δ Tj パワーサ 。また，ケース温度が大き イクル耐量を確認した（図１１） 268（20） （2 ） 田 久 保 拡 ほ か ． 大 容 量 産 業 用 ・ 車 両 用 NPT - IGBT モ ジュール．富士時報．vol.71, no.2, 1998, p.117-122. 富士時報 Vol.78 No.4 2005 鉛フリー IGBT モジュール 特 西村 芳孝（にしむら よしたか） 大西 一永（おおにし かずなが） まえがき 集 望月 英司（もちづき えいじ） 図２ 周囲温度と放熱ベース変形量 100 放熱ベース変形量（ m） 近年，環境問題への対応から，エレクトロニクス実装に おいて従来の SnPb はんだの代替として鉛フリーはんだの 〈注〉 実用化（欧州 RoHS 規制への対応）が進められている。こ のような背景から IGBT（Insulated Gate Bipolar Transistor）モジュールにおいても鉛フリー化が望まれている。 富士電機では 1998 年からチップ下はんだに鉛フリーは んだを用い，パワーサイクル耐量の向上に成功している。 0 SnAg −100 −200 −300 今回，IGBT モジュール構造において，セラミック絶縁基 250 200 板と放熱用銅ベースの接合に用いられている SnPb はんだ 150 100 周囲温度（℃） 50 0 に代わる鉛フリー技術を確立したので報告する。 鉛フリー化における課題 表１ 各種セラミックスおよび銅の特性 分 類 図１に IGBT モジュールの模式図および各部材の熱膨張 係数を示す。パワーモジュールは放熱性を優先させて構造 セラミックス 設計を行っている。一般的に IGBT モジュールでは，放熱 ベースとセラミック基板の熱膨張係数の大きく異なるもの 熱伝導率 アルミナ 7 ppm/K 20 W/ （m・K） 窒化アルミニウム 4 ppm/K 170 W/ （m・K） 窒化けい素 放熱ベース 熱膨張係数 銅 3 ppm/K 70 W/ （m・K） 16 ppm/K 390 W/ （m・K） をはんだで接合している。はんだ接合時および周囲温度の 変化により放熱ベースは変形し，はんだ部に応力を発生す る。この応力がはんだ部にクラックを発生させる。よって， 図２に周囲温度と放熱ベース変形量を示す。はんだ融点 温度サイクル試験における信頼性耐量を確保することが鉛 以下の温度と放熱ベースの変形量は比例関係にあることが フリーはんだを用いるうえでの課題である。 分かる。このことから放熱ベースの変形は，絶縁基板と放 熱ベースの熱膨張係数差のみで発生していることが分かる。 〈注〉RoHS ：電気電子機器に含まれる特定有害物質の使用制限 つまり，はんだ付け後の放熱ベース変形量を小さくするこ とで温度サイクル試験耐量を向上させることが可能と考え た。 図１ IGBT モジュール模式図 SnAgはんだ IGBTチップ 絶縁基板：3∼10 ppm/K 構造設計の検討 銅回路 熱膨張係数差による放熱ベース変形量を抑制するために， セラミックス 構造検討を行った。 銅回路 表１に一般的な絶縁基板に用いられる各種セラミックス SnPbはんだ 放熱ベース：16 ppm/K および放熱ベース材の銅の特性を示す。アルミナ基板は安 価で強靭（きょうじん）であること，窒化アルミニウム基 西村 芳孝 大西 一永 望月 英司 半導体パッケージのコア技術開発 パワー半導体の構造設計・開発に IGBT モジュールの構造開発に従 従事。現在，富士電機デバイステ 事。現在，富士電機デバイステク に従事。現在，富士電機デバイス クノロジー株式会社半導体事業本 ノロジー株式会社半導体事業本部 テクノロジー株式会社半導体事業 部半導体工場アセンブリ開発部。 半導体工場アセンブリ開発部。 本部半導体工場アセンブリ開発部 グループマネージャー。エレクト ロニクス実装学会会員。 269（21） 富士時報 鉛フリー IGBT モジュール Vol.78 No.4 2005 板は熱伝導率がよいことを特徴とし，IGBT モジュールの 長さを示す。窒化アルミニウムと比較して放熱ベース変形 絶縁基板として使用されている。 量の少ないアルミナ基板は，はんだクラックが少なく温度 鉛フリー IGBT モジュールにおいて温度サイクル試験耐 特 量を向上させるためには，熱膨張係数が放熱ベースに近い 集 アルミナを用いるのが有利であると考えられる。 サイクル試験耐量が高いことが分かる。 ４.２ はんだ材の検討 図５に各種はんだ材の固相線温度と放熱ベース変形量に 実験結果 ついての関係を示す。固相線温度と放熱ベース変形量は比 例関係にあることが分かる。放熱ベース変形量を少なくす るためには，融点の低いはんだを選択することが効果的で ４.１ アルミナセラミック基板 各種絶縁基板を用いた場合のはんだ付け後放熱ベース変 形量を図３に示す。 ある。放熱ベース変形量を小さくするために，融点の低い SnAg はんだおよび SnAgIn はんだを選び検討を行った。 （1） 窒化アルミニウムからアルミナに変更することではん だ付け後の変形量は 640 µm から 460 µm に減少する。 SnAgIn はんだと SnAg はんだの応力−ひずみ曲線を図 ６ に示す。SnAgIn はんだは，SnAg はんだと比較し強度 （2 ） アルミナセラミックス厚みを 0.635 mm から 0.25 mm が約 1.5 倍向上している。また，125 ℃における強度も同 にすることにより，はんだ付け後の変形量は 460 µm か 様の傾向である。はんだ種類による温度サイクル試験耐量 ら 330 µm に減少する。 への影響を調査するため，現在，アルミナ基板を使用して セラミック基板はセラミックス厚を薄くすることにより いる実機品において温度サイクル試験を実施した（アルミ 応力に対し変形しやすくなる。そのため，熱膨張係数差に より発生する応力に対しセラミックスが変形することで放 ナセラミックス厚み 0.32 mm，銅はく厚み 0.25 mm） 。 図７，図８に超音波探傷によるはんだ部調査結果を示す。 SnAg はんだを用いた場合，温度サイクル試験 300 回で約 熱ベース変形量は小さくなる。 絶縁基板と金属ベースの熱膨張係数差により応力が発生 30 ％のクラックが発生しているのに対し，新しく開発し していることから，各種セラミック絶縁基板を用い温度サ た SnAgIn はんだでは，ほとんどクラックが発生しておら イクル試験を実施した。 ず，従来の鉛入りはんだとほぼ同等の信頼性である。 図４に温度サイクル試験回数と発生したはんだクラック 図９に，はんだクラックの長さとはんだ厚みの関係を示 す。SnAgIn は SnAg よりはんだ厚みの影響が少ないこと が分かる。 図３ 各種絶縁基板と放熱ベース変形量 −200 図５ はんだ融点と放熱ベース変形量 −300 アルミナ 放熱ベース変形量（ m） −200 （2） −400 −500 （1） −600 −700 窒化アルミニウム 0 0.2 0.4 0.6 セラミックス厚み（mm） はんだクラック長さ（mm） 図４ 温度サイクル試験回数とはんだクラック長さ 10 6 −360 60 4 SnAgIn 50 40 SnAg 30 20 10 2 0 −320 70 アルミナ セラミックス厚み0.32 mm 銅回路厚み0.25 mm 8 −280 図６ SnAg はんだと SnAgIn はんだの応力−ひずみ曲線 窒化アルミニウム セラミックス厚み0.65 mm 銅回路厚み0.25 mm 12 −240 −400 100 120 140 160 180 200 220 240 260 はんだ融点（℃） 0.8 応力（MPa） 放熱ベース変形量（ m） 銅回路厚み0.25 mm 0 0 200 400 温度サイクル試験回数 270（22） 600 0 0.5 1.0 ひずみ（％） 1.5 2.0 富士時報 鉛フリー IGBT モジュール Vol.78 No.4 2005 図１０ はんだ微細組織 図７ 温度サイクル試験後の超音波探傷観察 SnAg SnAgIn SnPb 特 試験前 試験前 集 100回 100回 300回 SnAg SnAgIn クラック 図１１ 富士電機の RoHS 指令対応 IGBT モジュール 図８ 温度サイクル試験回数とはんだクラック長さ 端子：すず合金めっき はんだクラック長さ（mm） 12 SnAg 10 SnAgIn 8 ケースリング： 三価クロムめっき 6 4 2 0 0 200 400 600 温度サイクル試験回数 SnAgIn はんだを用いた IGBT モジュール製品 図９ はんだ厚みとクラック長さの関係 図１１に富士電機の RoHS 指令対応 IGBT モジュールを はんだクラック長さ（mm） 12 示す。この製品は鉛，六価クロムを使用していないが，従 10 来の鉛入りはんだと同等の製品信頼性を確保している。 SnAg 8 SnAgIn 厚銅はくアルミナ基板による高信頼性化 6 4 さらに高信頼性化を図るため，セラミック絶縁基板の熱 2 0 膨張係数を放熱ベースに近づけることを検討した。図１２に 銅回路厚みを変更した際の各種セラミック絶縁基板熱膨張 0 50 100 150 200 250 はんだ厚み（ m） 係数について FEM（有限要素法）解析結果を示す。厚銅 回路基板を用いることでセラミック絶縁基板の熱膨張係数 が大きくなることが分かる。 厚さ 0.25 mm のアルミナセラミックスで銅はくの厚み を変化させた絶縁基板を用い放熱ベースの変形量を調査し た銅はく厚みを 0.25 mm から 0.5 mm に増加させることに 図１０に温度サイクル試験前後におけるはんだ微細組織観 より放熱ベース変形量を約 100 µm 少なくすることができ 察を示す。SnAg 系はんだは温度サイクル試験により粒子 た。このことから銅はくを厚くすることにより実際にセラ の凝集が起きている。一方，SnAgIn はんだの微細組織は ミック絶縁基板の熱膨張係数が大きくなっていることが分 変化していない。一般的に粒子の粗大化により強度は低下 かる。 する。SnAg に In を添加することにより粒子の粗大化が 銅はくを厚くした絶縁基板を用いたサンプルの温度サイ 防止されたことが温度サイクル試験耐量向上の理由の一つ クル試験を実施した（ 図１３）。銅はく厚み 0.25 mm では と考えられる。 300 回からクラックが発生した。銅はく厚みを 0.5mm に 271（23） 富士時報 鉛フリー IGBT モジュール Vol.78 No.4 2005 することで 500 回経過時でもクラックが発生していない。 図１２ 銅回路厚みと絶縁基板熱膨張係数の関係 銅はくを厚くすることにより温度サイクル試験におけるク アルミナ厚み 0.32 mm 11 絶縁基板熱膨張係数（ppm/K） 特 集 ラックの進展を抑制することに成功した。図１４にアルミナ セラミックスに 0.5 mm の銅はくを接合したアルミナ DCB 10 （Direct Copper Bonding）基板の断面を示す。 窒化けい素厚み 0.32 mm 9 また，銅はくを厚くすることにより熱抵抗が改善するこ （2 ） とが判明している。放熱ベース付き構造においても，銅は 8 くの厚みを 0.25 mm から 0.5 mm に増加させることにより 7 熱抵抗を約 15 ％低下させることに成功した。 6 窒化アルミニウム厚み 0.635 mm 5 4 0.2 0.3 0.4 0.5 あとがき 0.6 アルミナセラミック絶縁基板と SnAgIn 系はんだを用い 銅回路厚み（mm） ることにより SnAg 系はんだより優れた温度サイクル試 験耐量を持つ鉛フリー IGBT モジュール技術を確立した。 図１３ 温度サイクル試験回数とはんだクラック長さの関係 また銅はくを厚くしたアルミナセラミックスを用いること により低い熱抵抗を確保しつつ鉛フリー化において高い信 1.2 頼性を確保することができた。 はんだクラック長さ（mm） SnAgIn 富士電機は，この技術を用いた鉛フリー IGBT モジュー 現行アルミナ基板 セラミックス厚み0.25 mm 銅回路厚み0.25 mm 1 0.8 ルを製品展開することで世界の環境保護に貢献する所存で ある。 0.6 参考文献 0.4 厚銅はくアルミナ基板 セラミックス厚み0.25 mm 銅回路厚み0.5 mm 0.2 0 0 200 400 温度サイクル試験回数 600 （1） Morozumi, A. et al. Reliability of Power Cycling for IGBT Power Semiconductor Modules. IEEE Transactions On Industry Applications. vol.39, no.3, 2003- 05/06, p.665- 671. （2 ） Nishimura, Y. et al. New generation metal base free IGBT module structure with low thermal resistance. in 図１４ アルミナ DCB 基板の断面 Proc. 16th ISPSD. 2004, p.347- 350. 銅回路厚み0.5 mm アルミナ 銅回路厚み0.5 mm 272（24） 富士時報 Vol.78 No.4 2005 自動車用ワンチップイグナイタ 特 逸見 徳幸（へんみ のりゆき） 高橋 作栄（たかはし さくえい） 集 山本 毅（やまもと つよし） まえがき 対して，1998 年から IGBT（Insulated Gate Bipolar Transistor）を適用した自己分離構造のワンチップイグナイタ 自動車生産台数は年々増え続けているが，それに伴い排 F5025 を量産化している。この世界初となる製品をベース ガス中の有害物質の地球環境への影響が懸念され，法規制 に機能追加や面実装対応品などの系列化を進めてきた。本 によるこの有害物質の抑制が次第に厳しくなってきている。 稿では，これらのワンチップイグナタ系列を紹介する。 また，地球温暖化の関係から排出される二酸化炭素（CO2） 系列の概要 濃度も問題視されるようになってきている。排ガス中の CO2 濃度は，ガソリン燃焼量に比例することから低燃費化 富士電機のワンチップイグナイタの内部回路図例を図２， も求められている。 このような状況の中，自動車用ガソリンエンジン制御に おいても効率的な燃焼のために，各種センサなどで得られ るエンジンの状況に応じた点火の制御が気筒ごとに必要に 機能および特性を表１に示す。各製品の概要を以下に述べ る。 （1） F5025 なる。このため，従来の機械的な機構で各気筒の点火プラ 過電流制限機能およびコレクタ−ゲート間，ゲート−エ グを配電するディストリビュータ方式から，点火プラグご ミッタ間に過電圧保護用のツェナーダイオードを内蔵する とにコイルとスイッチを配し，気筒ごとに点火タイミング 標準タイプ（図３） に応じて点火時期を調整する個別点火方式が，ここ数年主 流となってきている。気筒ごとの個別点火方式を図１に示 す。 （2 ） F6007L F5025 に対しコレクタ−ゲート間のツェナーダイオード 電圧を変更し，コレクタ−エミッタ間保護電圧を高くした また，個別点火方式のイグナイタの配置については，イ 製品 グニッションコイル内に内蔵される方式と，ECU（Electronic Control Unit）内に内蔵される方式がある。国内は 図２ ワンチップイグナイタの内部回路図例 主に前者が主流であり，海外は主に後者が主流となってい コレクタ る。 デプレッションIGBT 富士電機では，イグナイタの高性能化，小型化の要求に 図１ 個別点火方式の構成例 R6 ECU R1 ゲ ー ト バッテリー R2 CGZD R3 R4 R5 ZD1 プ ル ダ ウ ン 抵 抗 センス IGBT ZD2 過熱 検出 NMOS2 OP-AMP NMOS1 センス 抵抗 基準 電源 イグナイタ 点火プラグ エミッタ 逸見 徳幸 高橋 作栄 山本 毅 スマートパワーデバイスの開発・ スマートパワーデバイスの開発・ スマートパワーデバイスの開発・ 設計に従事。現在，富士電機デバ 設計に従事。現在，富士電機デバ 設計に従事。現在，富士電機デバ イステクノロジー株式会社半導体 イステクノロジー株式会社半導体 イステクノロジー株式会社半導体 事業本部半導体工場自動車電装開 事業本部半導体工場自動車電装開 事業本部半導体工場自動車電装開 発部。 発部。 発部。 273（25） 富士時報 自動車用ワンチップイグナイタ Vol.78 No.4 2005 表１ ワンチップイグナイタの機能および特性 系 列 項 目 記 号 条 件 特 F5025 F6007L F6008L F6010L-S TO-220 TO-220 TO-220 T-Pack-S （D2-Pack） 集 パッケージ コレクタ−エミッタ間電圧 V CE I C＝10 mA 370∼460 V 403∼480 V 370∼460 V 403∼480 V ゲート−エミッタ間電圧 V GE I GE＝10 mA 6∼10 V 6∼10 V 6∼10 V 6∼10 V 電流制限値 I CL V GE＝3.5 V V CE＝2.5 V 8.5 A∼ 8.5 A∼ 8.5 A∼ 8.5 A∼ コレクタ−エミッタ間 飽和電圧 V CE（sat） V GE＝3.5 V I C＝6 A ∼1.7 V ∼1.7 V ∼1.7 V ∼1.7 V ゲート−エミッタ間 しきい値電圧 V GE（th） V CE＝16 V I C＝3 mA 0.7 V∼ 0.7 V∼ 0.7 V∼ 0.7 V∼ コレクタ−エミッタ間 漏れ電流 I CES V CE＝300 V ∼500 A ∼500 A ∼500 A ∼500 A ゲート入力電流 I GES V GE＝3.5 V 2∼3.5 mA 2∼3.5 mA 2∼4 mA 2∼3.5 mA Td V GE＝3.5 V I C＝6 A ∼35 s ∼35 s ∼35 s ∼35 s Tf ∼15 s ∼15 s ∼15 s ∼15 s 過熱検出温度 Ttrip V GE＝3.5∼5.0 V 過熱保護なし 過熱保護なし 175∼205 ℃ 過熱保護なし L負荷クランプ耐量 （150 ℃） E sb 230 mJ∼ 230 mJ∼ 230 mJ∼ 230 mJ∼ ターンオフ時間 図３ ワンチップイグナイタのチップ写真例（F5025） （3） F6008L 図４ ワンチップイグナイタのチップ写真例（F6008L） 表１に示す。 F5025 に対し過熱保護機能を追加し，動作環境などによ 特性の中で，コレクタ−エミッタ間電圧はコレクタ−ゲー りチップ温度が高温になった場合，IGBT を強制的にオフ ト間ツェナーダイオード（CGZD）により決定しており， するラッチ機能付き製品（図４） ゲート−エミッタ間電圧はサージ保護ツェナーダイオード （4 ） F6010L-S F6007L を面実装用パッケージである T-Pack-S に搭載 したもので，基板実装用に対応した製品 各機能 （ZD1）により決定している。コレクタ−エミッタ間飽和 電圧は，エミッタラインに電流検出抵抗を用いていないた め，通常の IGBT の飽和電圧相当の低い値となっている。 ３.２ Ｌ負荷クランプ耐量 イグナイタデバイスは点火ミスで放電されなかった場合， ３.１ 電気的特性 F5025，F6007L，F6008L，F6010L の主な電気的特性を 274（26） イグニションコイルに蓄積されたエネルギーをイグナイタ で処理する必要がある。このときのエネルギー量は通常， 富士時報 自動車用ワンチップイグナイタ Vol.78 No.4 2005 数十 mJ から 100 mJ 程度であるが，より高い L 負荷クラ VCE（sat）を小さくすることが可能となる。 ンプを実現するため CBR（Collector Ballasting Resistor） また，電流制限開始時に発生するコレクタ−エミッタ間 技術を用いている。図５に示すように薄いｎ＋バッファ層 電圧の跳ね上がり（コイル二次側に不要な電圧を発生させ， がバラスト抵抗の役割をし，Ｌ負荷クランプ時にコレクタ 誤着火を引き起こす可能性）についても富士電機独自の電 特 （1） 電流の局部集中を緩和している。また，F6008L は最大過 流制限時発振防止技術を採用することにより，IGBT 方式 熱検出温度の 205 ℃で 100 mJ のＬ負荷クランプ耐量を保 では難しかったこの問題を解消している｡ F6008L の電流制限が動作した場合を説明する。通常の 証している。 図６に F6008L の代表的なＬ負荷クランプ耐量の温度依 オン信号入力時（2 ms 程度）と，通常より長いオン信号 存性を示す。過熱検出最大温度の 205 ℃にても十分なエネ 入力時（3 ms 程度）を想定した波形を 図 ７ ， 図 ８ にそれ ルギー耐量を確保している。 ぞれ示す。通常のオン時間の場合は電流制限にかかること ３.３ 電流制限機能 ン時間が長い場合には，約 12.5 A でコレクタ電流が制限 なく動作しており，VCE（sat） が約 1.2 V となっている。オ ECU からの信号が長くなった場合，イグナイタはコイ されている｡ ルを負荷としていることから，バッテリー電圧と回路のイ ンピーダンスで決まる電流までコレクタ電流が流れること ３.４ 過熱検出保護機能 になる。システム，イグナイタ，コイルを保護するために イグナイタは，負荷がコイルであり直流抵抗成分が低い は，電流制限機能が不可欠となるので，すべてのイグナイ ため，一定時間以上のゲート信号が ECU から入力された タはこの機能を有している。 場合に，過剰な負荷電流が流れることになる。富士電機の 富士電機のワンチップイグナイタは，メイン IGBT に並 イグナイタは，電流制限機能を有しているので，一定以上 列に接続されたセンス IGBT 方式による電流検出・制限方 の電流を流すことはないが，電流制限モードではコレク 式を採用している｡この方式はメイン IGBT に直列に接続 タ−エミッタ間電圧を増加させることで電流を制限するた する電流検出用シャント抵抗による電流検出方式に比べ， めにイグナタイタで消費される電力が増大する。そのため 電圧降下分が少ないため，コレクタ−エミッタ間飽和電圧 にチップ温度が上昇し，熱破壊に至る場合も想定される。 図５ イグナイタの構造 図７ 通常動作時の波形 NMOS IGBT E 0 p− p+ p+ p+ V GE（5 V/div） I C（2 A/div） p+ V CE（5 V/div） n n+ バッファ層 CBR CBR p+ 0 1 ms/div C 図６ ワンチップイグナイタの L 負荷クランプ耐量の温度依存性 図８ 過電流制限時の波形 L負荷クランプ耐量（mJ） 600 0 500 V GE（5 V/div） 400 I C（2 A/div） 300 V CE（5 V/div） 200 100 0 0 0 50 100 150 200 250 500 s/div 温度 （℃） Tc 275（27） 集 富士時報 自動車用ワンチップイグナイタ Vol.78 No.4 2005 図９ 過熱検出保護機能動作時の波形 ３.５ 電磁波ノイズ耐量 各イグナイタの電磁波ノイズ耐量を評価している。電界 特 0 V GE（5 V/div） 集 強度 200 V/ｍ，周波数帯域 10 MHz から 1 GHz において， 電流制限機能，オンオフ機能，さらに F6008L については I C（2 A/div） V CE（5 V/div） 過熱検出保護機能は正常に動作する。 また，ゲート端子へのイグニッションコイルなどからの ノイズ入力を想定して，ゲート−エミッタ端子間に ESD （Electro-Static Discharge）サージをノイズとして印加し たときも各機能は正常に動作する。 0 1 ms/div あとがき 富士電機では，今回紹介したワンチップイグナイタ製品 過熱検出保護機能を有する F6008L は，チップ温度を常に 系列の技術を基盤として，今後より一層の小型，高機能， モニタしており，最大定格を超える温度に達した場合に 高性能，高信頼性のワンチップ小型イグナイタ製品の開発 IGBT コレクタ電流を強制的に遮断し，チップを熱破壊か を推進する所存である。 ら保護する機能を有している。F6008L の過熱検出保護機 能が動作した場合の実験波形を図９に示す。 図２の内部回路図に過熱検出保護回路の構成を示してい る。ワンチップ内に IGBT パワー部と制御回路部を有し， IGBT パワー部に埋め込まれた過熱検出部と，制御回路部 に設けた判定部にてチップの温度を検出・判定し，所定の 温度に到達すると IGBT のゲートをプルダウンしてコレク タ電流を遮断する方式としている。 参考文献 （1） Yoshida, K. et al. A Self-Isolated Intelligent IGBT for Driving Ignition Coils. Proceedings of the 10th ISPSD. 1998，p.105- 108. （2 ） 竹 内 茂 行 ほ か ． 自 動 車 イ グ ナ イ タ 用 IPS． 富 士 時 報 ． vol.72, no.3, 1999, p.164- 167. ． （3） 山本光俊ほか．自動車用ワンチップイグナイタ（F6008L） 富士時報．vol.76, no.10, 2003, p.612- 615. 276（28） 富士時報 Vol.78 No.4 2005 超小型インテリジェントパワースイッチ 特 木内 伸（きうち しん） 吉田 泰樹（よしだ やすき） 集 岩水 守生（いわみず もりお） まえがき 図１ SOP-8 パッケージ IPS と CSP パッケージ IPS の実装 面積比較結果 自動車電装業界では「環境」 「安全」 「快適性」をキー 現状品 SOP-8 パッケージIPS ワードとする高度な車両制御技術・排ガス低減・燃費向上 CSP パッケージIPS を狙い，電子システムの大規模化に年々拍車がかかってい る。しかし，自動車という限られた空間の中で車載用 ECU（Electronic Control Unit）の高機能化・高精度化を 図るために，システムメーカーでは ECU に搭載される半 導体の大規模化・高集積化を進めており，劇的な実装効率 の向上を実現する半導体デバイスが切望されている。 ECU の小型化および ECU 搭載温度環境の高温度化に伴う 信頼性の向上を実現するための半導体デバイスとして，パ 実装面積 70 ％ダウン 実装面積 30 mm2 実装面積 8.4 mm2 ワー半導体とその周辺の保護回路，状態検出回路，状態出 力回路，ドライブ回路などを一体化したスマートパワーデ バイスが注目され，その適用が着実に伸長している。 富士電機では，ECU の小型化・高性能化・高信頼性に 図２ F5054H のパッケージ外形 応えた半導体製品として，IPS（Intelligent Power Switch） 0.65 （2 ） （1） ， を開発してきた。本製品は，制御回路，電流・電圧・静電 デバイスをワンチップ化し，小型表面実装パッケージにパ 54H ッケージングすることで，従来上記の回路をシステムメー カー側で付加してきた場合に比べ，電子部品の集積化を低 3.64 気サージなどからの保護回路，自己診断回路などとパワー 2.31 用途によっては実装効率面での限界にきており，小型表面 0.60 φ0.40 0.505 0.33 実装パッケージよりもさらに高密度実装が可能な製品が求 0.52 価格で実現可能にしてきた。しかし，これらの製品群でも， められている。富士電機ではこのような要求に応えるべく， パッケージとして CSP（Chip Size Package）を適用した モールド樹脂部の小型化，リード端子の縮小化，端子ピッ 超小型 IPS「F5054H」を開発したので以下に紹介する。 チの狭少化などで小型化を進めてきたが，端子およびモー CSP IPS「F5054H」のパッケージング技術 ルド樹脂自体が存在する以上，チップサイズレベルの小型 化は不可能であった。そこで，F5054H（CSP IPS）では ２.１ 実装面積の縮小 端子をはんだボール構成としてパッケージ底面に配置し， 従来の SOP-8 パッケージ IPS と CSP IPS「F5054H」 モールド樹脂をチップサイズと同一面積とすることで， の実装面積比較結果を図１に，F5054H のパッケージ外形 パッケージの超小型化を可能とした。これにより，実装面 を図２に示す。先に述べたように半導体デバイスの小型要 積は従来の SOP-8 パッケージ IPS に比べ 70 ％ダウンし 求に対し，従来の SOP のような表面実装パッケージでは た 8.4 mm2 を実現している。 木内 伸 吉田 泰樹 岩水 守生 スマートパワーデバイスの開発・ スマートパワーデバイスの開発・ スマートパワーデバイスの開発・ 設計に従事。現在，富士電機デバ 設計に従事。現在，富士電機デバ 設計に従事。現在，富士電機デバ イステクノロジー株式会社半導体 イステクノロジー株式会社半導体 イステクノロジー株式会社半導体 事業本部半導体工場自動車電装開 事業本部半導体工場自動車電装開 事業本部半導体工場自動車電装開 発部。 発部。 発部。 277（29） 富士時報 超小型インテリジェントパワースイッチ Vol.78 No.4 2005 図３ F5054H（CSP IPS）のパッケージ断面構造（端子周 表２ F5054Hの電気的特性（T c＝25 ℃） 辺部） 規格値 項 目 単位 条 件 はんだバンプ 特 集 記号 再配線層 動作電源電圧 V CC Tj＝−40∼ ＋150 ℃ 静止電源電流 I CC V CC＝13 V R L＝10 Ω V IN＝0 V 端子ポスト モールド樹脂 V IN（H） V CC＝13 V V IN（L） V CC＝13 V I IN（H） V CC＝13 V V IN＝5 V 最小 最大 5 26 V 3 mA V 3.5 入 力 電 圧 入 力 電 流 チップ表面電極 絶縁膜 オ ン 抵 抗 表１ F5054Hの最大定格（Tc＝25 ℃） 6 A ℃ VOV 28 33 V 条 件 単位 V 過電圧検出 V A 入 力 電 圧 V IN V cc DC V 入 力 電 圧 V IN 7 V CC＝open V ステータス電流 I ST 5 mA 接 合 部 温 度 Tj 150 ℃ 保 存 温 度 Tstg −55∼＋150 ℃ Ω 220 Pulse 0.25 s DC 0.16 3 50 内部制限値 V CC＝6∼26 V I OUT＝1.25 A 165 定 格 3 Ω V CC＝13 V 記号 33 0.50 V CC＝13 V V CC I OUT V CC＝5∼6 V I OUT＝1.25 A Tj＝−40∼ ＋150 ℃ I OC 項 目 V CC A 50 Ttrip 電 源 電 圧 出 力 電 流 10 過電流検出 過 熱 検 出 電 源 電 圧 R DS（on） V 1.5 ターンオン 時間 ターンオフ 時間 t on V CC＝13 V R L＝10 Ω 120 s t off V CC＝13 V R L＝10 Ω 40 s 負荷クランプ 電圧 V CLAMP 負荷開放検出 R V CC＝13 V I OUT＝1.25 A −（50− VCC） VCC） −（60− V IN＝5 V L ＝10 mH V CC＝13 V V IN＝0 V LOPEN 6 36 V kΩ 表３ F5054Hの論理表 ２.２ F5054H（CSP IPS）のパッケージ構造 部）を図３に示す。はんだボールで構成された端子とチッ プ表面電極の接続には再配線層を用いた構成としており， Au 線などによるワイヤボンディングスペースを不要とし ST OUT 正 常 動 作 L H Open L H L L H L 負荷開放検出 L H H 自己復帰 過電流検出 L H L L L L 出力発振モード 自己復帰 過 熱 検 出 L H L L L L 自己復帰 過電圧検出 L H L H L L 自己復帰 ている。これにより，半導体チップと同じサイズのパッ ケージ化が可能となり，従来の SOP，QFP などのリード タイプ表面実装パッケージや，Au 線により配線をしてい る BGA（Ball Grid Array）パッケージ，さらに半導体 備 考 IN F5054H（CSP IPS）のパッケージ断面構造（端子周辺 チップを直接セラミック基板上に実装するベアチップ実装 製品に対し，大幅な実装面積の縮小が可能となる。本製品 図４ F5054H の回路ブロックダイヤグラム は，再配線層とチップ表面電極の絶縁に絶縁層を設け，樹 VCC 脂モールドにより半導体チップの表面を樹脂封止するタイ プを採用した。 過電圧 検出 内部電源 IN F5054H（CSP IPS）の概要 レベル シフト ドライバ 論理 回路 F5054H の主要特性を 表１ ， 表２ ， 表３ に，回路ブロッ クダイヤグラムを図４に，チップ外観を図５に示す。主な 特徴は以下のとおりである。 ST （3） インダクタンス負荷ターンオフ時の逆起電圧に対する 278（30） OUT 負荷開放 検出 過電流 検出 （1） 過電流，過熱検出機能による負荷短絡保護機能内蔵 （2 ） 負荷状態・保護状態出力ステータス端子内蔵 短絡検出 GND 加熱検出 富士時報 超小型インテリジェントパワースイッチ Vol.78 No.4 2005 図５ F5054H のチップ外観 図６ F5054H が過電流検出から出力発振モードに至るまで の動作波形 特 V IN（5 V/div） 集 0 V ST（5 V/div） 0 0 I OUT（5 A/div） 電圧クランプ（L 負荷クランプ）回路内蔵によるインダ クタンス負荷の高速動作が可能 横軸（500 s/div） 条件： ＝13 V CC V， V IN ＝5 V，nチャネルMOS負荷使用 （4 ） 出力段パワー MOSFET（Metal-Oxide-Semiconduc- tor Field-Effect Transistor）の低損失化 （5） 駆動回路内蔵のためマイクロコンピュータによる直接 駆動が可能 （6 ） システム自身のフェイルセイフ対応として，入力端子 開放時の出力オフ機能を内蔵 （7） 自 己 分 離 型 CDMOS（ Complementary Double Diffused MOS）採用による低価格化 F5054H では，出力発振モード下でのピーク電流値を 13 A （電流クランプがない従来品の場合 30 A）程度にクランプ しており，過大な電流が流れる異常状態においても，デバ イスが発生する出力発振時のノイズを低く抑えている。ま た，本ピーク電流の低減化により，ECU 配線の細線化お 用 途 F5054H は 3 A の電流定格であり，自動車電子システム における，油圧ソレノイドバルブ，ランプ，モータ，リ レーなどの制御用に開発したデバイスである。F5054H は， よびワイヤハーネスの細線・軽量化に貢献できると考える。 ５.２ L 負荷ターンオフ時逆起電圧クランプ機能 ソレノイド負荷のような誘導性負荷を駆動する IPS に とって，誘導性負荷に蓄積されたエネルギーの処理が問題 出力段パワーデバイスとして n チャネル MOSFET を使用 となる。F5054H（IPS）は，誘導性負荷をターンオフする しているが，ゲート電圧昇圧用チャージポンプ回路を内蔵 ときに発生する逆起電圧をクランプし，誘導性負荷に蓄積 しているハイサイド型の半導体素子である。ハイサイド型 されたエネルギーをパワー MOSFET で吸収する方式を採 半導体素子のメリットは，①負荷の電食がない，②リニア 用しているため，スナバ回路などの外部部品が不要となる。 電流制御など，負荷状態をモニタしてフィードバック制御 をかけたい場合におけるモニタ回路の設計が容易である チッププロセス （ECU 設計者はモニタ回路をグラウンド電位基準で設計で きる）などがあり，これらのメリットを生かしたい用途に は最適のデバイスである。 ６.１ 自己分離構造 スマート MOSFET のような，縦型パワー MOSFET と 制御 IC をワンチップ化したデバイスの場合，その分離構 F5054H の特徴 造が重要となる。富士電機ではスマート MOSFET 系列の 分離構造について，自己分離型 CDMOS 構造を採用して ５.１ 過電流保護 いる。F5054H のチップ断面構造を図７に示す。自己分離 何らかの原因により出力線がボディシャシに接地した場 構造は，パワー MOSFET と同一シリコン基板上に低・高 合など，出力段パワー MOSFET には過大電流が流れる。 耐圧の CMOS，ツェナーダイオードなどが各デバイス自 一般にパワー MOSFET は，低オン抵抗化のためセルの微 身の pn 接合によって分離され，パワー MOSFET ととも 細化などを実施しており，電流抑制力が低く，過大電流が に集約される。この構造は他社が採用する，接合分離構造 流れた場合は，回路配線の焼損・素子の破壊といった，シ や誘電体分離構造に比べ工程数が少なく，シリコンウェー ステムにとって致命的な結果になる場合がある。このよう ハも特別な加工の必要がないため，低コスト化が実現でき な過大電流が流れた場合においても，システム，負荷，素 る。また，自己分離型 CDMOS（CMOS/DMOS）プロセ 子自身を保護するための過電流保護および過熱保護回路を スは，縦型パワー MOSFET のプロセスをベースとし最大 内蔵している。その動作例として，過電流検出状態から電 限利用することで，3 ∼ 6 枚程度のマスク工程の追加で製 流発振モードに至るまでの動作波形を図 ６に示す。 品化を実現している。 279（31） 富士時報 超小型インテリジェントパワースイッチ Vol.78 No.4 2005 層を通して裏面ドレイン電極を表面に導通させている。本 構造では n− と図示する n− エピタキシャル層の横方向な ６.２ チップ裏面電極の表面への移動 IPS のようなパワー IC では，単位面積あたりのオン抵 どの抵抗増加が気になるが，アップドレイン n＋層の拡散 特 抗（Ron）を低減するため，縦型構造のパワー MOSFET 深さおよび濃度を最適化することにより，160 mΩ（max） 集 を採用しており，パワー MOSFET のドレイン電極はチッ のオン抵抗を実現している。 （3）∼（5） プ裏面としている。CSP パッケージを採用する本製品で はそのパッケージ構造から，はんだボールで構成された端 信頼性 子とチップ表面電極を再配線層を用いて接続する必要があ り，すべてのチップ電極を表面に配置しなければならない。 F5054H では図７に示すように，アップドレインと呼ぶ n＋ 本製品のようにウェーハレベルの高密度 CSP パッケー ジを用いた製品の場合，その信頼性が気になるところであ る。F5054H の信頼性確認結果について表４に示す。熱衝 図７ F5054H のチップ断面構造 撃試験のような熱ストレスが印加される信頼性試験におい ては，はんだボールで端子を構成する本製品の場合，各材 高耐圧 nチャネル MOSFET n+ n− 出力段 縦型パワー ツェナー アップ MOSFET ダイオード ドレイン 高耐圧 pチャネル MOSFET n− n+ n+ p p p p n+ p n+ p 料の熱応力による繰返し塑性変形により，はんだボールお 表４ F5054Hの信頼性試験結果 n+ n− n+ VCC（ドレイン） 高耐圧 nチャネル デプレッション MOSFET n+ 低耐圧 nチャネル MOSFET n+ n+ n− p n+ p 低耐圧 nチャネル 低耐圧 pチャネル デプレッション MOSFET MOSFET p n + n+ n− p p n− n+ 試験項目 条 件 目標品質 試験時間 故障数 熱 衝 撃 Ta＝−55 ℃⇔150 ℃ 各5分 1,000 cy 3,000 cy 0 ヒート サイクル Ta＝−55 ℃⇔150 ℃ 各30分 1,000 cy 1,000 cy 0 高温高湿 連続動作 Ta＝85 ℃，85 ％ V CC＝13 V，V IN＝5 V 1,000 h 1,000 h 0 96 h 96 h 0 不飽和 蒸気加圧 130 ℃，85 ％， 2.3×105 Pa 連続動作 V CC＝16 V，V IN＝5 V Tj≦T（max） ，Tc＝110 ℃ j 1,000 h 2,000 h 0 断続動作 Tj≦T（max） ，ΔTc＝90 ℃ j 10,000 cy 20,000 cy 0 下記の前処理を実施後，試験を実施する。cy：サイクル数 （1）85 ℃，85 ％RH，72時間加湿 （2）リフロー241 ℃，51秒，1回，アンダーフィル塗布 VCC（ドレイン） 図８ 自動車電装市場用半導体デバイスへの要求と富士電機製スマートデバイスの対応 自動車電装市場の要求 半導体デバイスへの要求 富士電機製スマートデバイスでの対応 高機能MOSFET IPS 次世代製品・技術 保護機能搭載 過電流・過熱・過電圧保護機能 周辺回路搭載 入力プルダウン・負荷断線検出機能 統合化 統合デバイス 小型表面実装パッケージ 超小型スマートMOS 小型化 部品点数低減 低コストウェーハプロセス技術 自己分離SIプロセス 次世代SIプロセス ECU設計工数低減 大電流化 COCスマートMOS 低コスト化 高耐圧化 高信頼性・高寿命 高サージ耐量 車両状態モニタ 低スタンバイ電流 高温動作環境対応 低ノイズ CPUへの状態出力 低動作電源電圧 高精度電流検出 280（32） シリアル伝送対応 統合デバイス 高温動作環境対応 175 ℃動作環境対応製品 富士時報 超小型インテリジェントパワースイッチ Vol.78 No.4 2005 よびその接合界面にストレスが集中することが報告されて としては，マルチチャネル対応のために横型パワーデバイ いる。本製品でははんだボール径および端子数の最適化に スおよび制御 IC を統合化する次世代自己分離プロセスを よる応力緩和，およびモールド樹脂と線膨張係数の近いア 開発した。今後も従来のスマート MOSFET の利点はその ンダーフィル剤と呼ばれる樹脂を端子部に充てんすること ままに上記の技術・製品開発を進め，さらなる ECU の小 特 で，−55 ∼＋150 ℃の熱衝撃試験にて 3,000 サイクルの耐 型化・トータルコストダウンの実現に向け貢献していく所 集 量を確保している。 存である。 あとがき 参考文献 （1） 木 内 伸 ほ か ． 自 動 車 用 ス マ ー ト MOSFET． 富 士 時 報 ． 図８に自動車電装市場用半導体デバイスへの要求と，富 士電機のスマートデバイスでの対応について示す。富士電 機では今回紹介した，超小型 IPS「F5054H」により，さ らなる ECU の小型化という市場・顧客要求に対応する製 品の第一弾が完成したと考える。今後は，①システム・回 路の統合化が必要な分野に向けては，サージ吸収入力 IC vol.76, no.10, 2003, p.606- 611. （2 ） 木内伸ほか．SOP- 8 パッケージハイサイド IPS．富士時 報．vol.72, no.3, 1999, p.168- 171. （3） Kiuchi, S. et al. Smart PWM Driver in SO- 8 for Automotive Solenoid Controls. ISPSD 2001. （4 ） 木 内 伸 ほ か ． 自 動 車 用 ス マ ー ト MOSFET． 富 士 時 報 ． （6 ） 「FP001」をはじめとする統合デバイスを，②小型・大電 流用途向けのパワーデバイスが必要な分野に向けては， チップオンチップスマート MOSFET を，③従来のスマー ト MOSFET 同様，1 チャネルスマート MOSFET のさら なる小型化が必要な分野には，超小型スマート MOSFET vol.76, no.10, 2003, p.606- 611. （5） 木内伸ほか．SOP- 8 パッケージハイサイド IPS．富士時 報．vol.72, no.3, 1999, p.168- 171. （6 ） 八重澤直樹ほか．車載用サージ吸収入力 IC．富士時報． vol.75, no.10, 2002, p.577- 580. を系列化していく計画である。さらに，ウェーハプロセス 281（33） 富士時報 Vol.78 No.4 2005 ショットキーバリヤダイオード 特 集 森本 哲弘（もりもと てつひろ） 一ノ瀬 正樹（いちのせ まさき） 掛布 光泰（かけふ みつひろ） 図１ SD-SBD シリーズとリードタイプ高耐圧 SBD シリーズ まえがき の外観 現在，地球温暖化・環境破壊などの社会問題が多岐にわ たっている中，その対策として電子機器の低消費電力化・ 高効率化が重要視されている。これに伴い，電子機器に搭 載されるスイッチング電源でも低消費電力・高効率化・高 周波化・低ノイズ化・高密度実装化が不可欠となってきて いる。また，近年，特に DSC（Digital Still Camera）， DVC（Digital Video Camera） ，携帯通信機器，充電器な どの小型電子機器の市場伸長は目覚ましく，搭載される電 子部品への小型・薄型化の要求は強い。ダイオードには小 型で従来と同等以上の容量で高温動作に追従できる製品が 求められている。 一方，スイッチング電源の高周波化に伴い，スイッチン グ時に発生する回路サージおよび急峻（きゅうしゅん）な dv/dt によるノイズが問題となるため，これを抑制するた めに，これまでスナバ回路やビーズなどを適用することで 図２ SBD チップの断面構造 対策を施しているが，これは部品点数の増加，コストアッ ガードリング プなどの課題をさらに引き起こしている。 ショットキー電極 （バリヤメタル） 今回，富士電機ではこれらの要求・課題に対し，超薄型 酸化膜 ダイオード「SD シリーズ」の系列拡充と出力電圧 12 V 以上の低容量電源に最適なリードタイプの高耐圧ショット エピタキシャル層 キーバリヤダイオード（SBD ： Schottky Barrier Diode） 。 シリーズを開発したのでその概要を紹介する（図１参照） Si基板 概 要 ２.１ SD-SBD シリーズ 富士電機では，電流定格 3 A の超低 VF（順電圧）系 列・低 VF 系列の SD 型ショットキーバリヤダイオード 用し，系列ごとにバリヤメタルと結晶仕様の最適化を施し， 系列ごとに低 VF 化，低 IR 化を実現した。パッケージでは， （以下，SD-SBD と略す）を製品化してきている。そして 裏面のアノードとカソードの両端子をフラットに形成した 今回，近年の小型電子機器に搭載される電子部品への小 外部端子フラット構造を適用し，ダイオードから発生する 型・薄型化・高効率化の要求に応えるべく，超低 VF 系 熱を最短距離で積極的に外部基板へ放熱できるという特徴 列・低 VF 系列・低 IR（逆電流）系列をシリーズ化し，バ を持たせているため，小型 SMD（表面実装デバイス）の リエーションに富んだ製品系列とした。 温度対策に対し有効な構造としている。しかも，基板への 新規チップ設計に際しては，図２に示す SBD 構造を適 282（34） 自動実装に関しても外部端子が基板取付け面にほぼフラッ 森本 哲弘 一ノ瀬 正樹 掛布 光泰 パワーダイオードの開発設計に従 パワーダイオードの開発設計に従 パワーダイオードの開発設計に従 事。現在，富士日立パワーセミコ 事。現在，富士日立パワーセミコ 事。現在，富士日立パワーセミコ ンダクタ株式会社松本事業所開発 ンダクタ株式会社松本事業所開発 ンダクタ株式会社松本事業所開発 設計部。 設計部。 設計部。 富士時報 ショットキーバリヤダイオード Vol.78 No.4 2005 トとなるため，安定し効率的な実装が可能である。さらに 比較し，低 VF とソフトリカバリー性を有する 120，150， リードフレーム構造を最適化することにより，同一プロセ 200 V 耐圧のリードタイプ SBD を開発した。また，ガー スで電流定格 4 A クラスまでを薄型小型パッケージ（図３） ドリングの濃度・拡散深さを最適化することで，高い逆 に搭載可能とした。 サージ電圧耐量特性を有しており，電源起動時などの過渡 特 サージ電圧，高周波動作に伴う急峻な dv/dt による連続 集 特に，低 IR 系列は，従来の同耐圧 SBD と比較して，IR を約 1/10 に低減し，逆方向損失を大幅に低減させること サージ電圧への対応が可能である。 を実現し，熱暴走開始温度の改善，使用温度限界の向上が 素子特性 図られた。 ３.１ SD-SBD シリーズ ２.２ リードタイプ高耐圧 SBD シリーズ 本製品は，低 VF であると同時にソフトリカバリー特性 今回開発した SD-SBD シリーズの定格特性と電気的特 を有し，スイッチング時のサージ電圧の抑制が期待できる。 性を表１に，代表型式の順方向特性比較を図４に，逆方向 したがって，従来は 200 ∼ 300 V 耐圧クラスの超高速低損 特性比較を 図５ に示す。SD-SBD は，2 A/20 V の超低 VF 失ダイオード（LLD ： Low Loss fast recovery Diode） 系列，2 ∼ 4 A/30 ・ 40 V の低 VF 系列，2 ・ 3 A/40 ・ を使用していた回路へ１ランク下の耐圧製品の適用が可能 60 ・ 100 V の低 IR 系列をシリーズ化し，バリエーション となり，低 VF 化による低損失化，高効率化，スナバ回路 が広く，アプリケーションに合った最適 SBD の選択が可 の簡素化が期待でき，スイッチング電源の高効率化，小型 能である。 化に寄与できるものと考えている。今回，開発した高耐圧 SBD のチップ基本構造は， 図２ に示したとおりであり， チップ設計に際しては，耐圧構造にはガードリング方式を 採用し，結晶のエピタキシャル層（n−層）の比抵抗と厚 図４ SD-SBD シリーズの順方向特性 さ，およびバリヤメタルの最適化を図ることで，LLD と SD834-04 T ＝100 ℃ j T ＝25 ℃ j 図３ SD-SBD シリーズの外形 SD882-02 1 5.0 順電流 （A） IF 1.5 2.5 0.5 0.2 4.0 1.15 0.5 SD863-10 0.1 0.01 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 順電圧 （V） VF 表１ SD-SBDシリーズの絶対最大定格と電気的特性の一覧 絶対最大定格 V RRM （V） I FAV （A） 電気的特性 I FSM （A） V FM（V） I F ＝ I FAV （T j＝25 ℃） I RRM （mA） V R＝V RRM R th（j-L） （℃/W） 系 列 型 式 V F 系列 超低 SD882-02 20 2 70 0.39 2 18 SD832-03 30 2 70 0.46 1 18 SD832-04 40 2 70 0.51 1 18 SD834-03 30 4 70 0.46 1 18 SD834-04 40 4 70 0.51 1 18 SD862-04 40 2 80 0.59 0.1 18 SD863-04 40 3 110 0.59 0.1 18 SD863-06 60 3 100 0.62 0.1 18 SD863-10 100 3 100 0.84 0.1 18 低 V F 系列 低 I R 系列 283（35） 富士時報 ショットキーバリヤダイオード Vol.78 No.4 2005 図５ SD-SBD シリーズの逆方向特性 図８ リードタイプ高耐圧SBD シリーズの逆回復特性 102 T ＝100 ℃ j T ＝25 ℃ j SD882-02 特 200 V SBD ＝3 I A −di F /dt＝100 A/ s 100 ℃ 200 V LLD ＝3 I A −di F /dt＝100 A/ s 100 ℃ 1 10 集 SD834-04 逆電流 （mA） IR 100 0A SD882-02 −1 10 SD863-10 10−2 0V SD834-04 10−3 1 A/div 25 V/div 20 ns/div SD863-10 −4 10 10−5 0 20 40 60 80 100 逆電圧 （V） VR 図６ リードタイプ高耐圧SBD シリーズの順方向特性 0A 200 V SBD 0V 200 V LLD 順電流 （A） IF 10 1 A/div 25 V/div 20 ns/div 100 ℃ 1 25 ℃ 図９ リードタイプ高耐圧 SBD シリーズの逆サージ電圧耐量 比較 2,000 120 V SBD 0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 順電圧 （V） VF 図７ リードタイプ高耐圧SBD シリーズの逆方向特性 逆サージ電圧 （V） VS 0.1 150 V SBD 1,500 200 V SBD 1,000 500 1,000 200 V SBD 200 V LLD 100 ℃ 0 従来品 逆電流 （ A） IR 100 リードタイプ品 サンプル 他社A 10 ３.２ リードタイプ高耐圧 SBD シリーズ 図６に 電流定格 3 A の富士電機製 200 V LLD との順方 25 ℃ 1 向特性比較を，図７に逆方向特性比較を示す。順方向特性 の立上り電圧の違いは顕著であり，ショットキー接合ダイ オードと pn 接合ダイオードの違いによる。 図 ８ に LLD との逆回復特性比較を示す。高耐圧 SBD の IRP（逆回復 0.1 0 50 100 150 逆電圧 （V） VR 200 250 ピーク電流）は同レベルであるが，ソフトリカバリー特性 になっていることが分かる。また，これに伴い跳ね上がり 284（36） 富士時報 ショットキーバリヤダイオード Vol.78 No.4 2005 表２ リードタイプ高耐圧SBDシリーズの特性比較 項目 120 V SBD 150 V SBD 200 V SBD 200 V LLD 単位 VF I F ＝3 A 0.63 0.65 0.69 0.73 V IR VR ＝ VRRM 929 808 283 306 t rr 条 件 100 ℃ I 26 I F ＝3 A −di F/dt ＝ 100 A/ s 35 64 1.6 1.7 2.4 2.2 A S 0.56 0.87 0.19 ー t rr 21 28 52 19 ns 1.3 1.4 2 1.4 A 0.5 0.55 0.86 0.35 ー I RP 25 ℃ I F ＝3 A −di F/dt ＝ 100 A/ s S IF ns 26 0.51 I RP di F dt A 特 集 Q rr t 0 I RP t1 t2 t rr ソフト性 t2 S＝ t1 表３ リードタイプ高耐圧SBDシリーズの絶対最大定格と電気的特性の一覧 絶対最大定格 電気的特性 型 式 パッケージ （mm） V RRM （V） I F（AV） （A） CB863-12 φ3.0×5.0 L 120 2 70 0.88 80 12 FD867-12 φ6.4×7.5 L 120 3 100 0.88 120 8 I FSM （A） V FM（V） I F ＝ I F（AV） （T j＝25 ℃） I RRM （ A） V R＝V RRM R th（j-L） （℃/W） FD868-12 φ6.4×7.5 L 120 4 120 0.88 150 8 CB863-15 φ3.0×5.0 L 150 2 60 0.90 80 12 FD867-15 φ6.4×7.5 L 150 3 90 0.90 120 8 FD868-15 φ6.4×7.5 L 150 4 110 0.90 150 8 CB863-20 φ3.0×5.0 L 200 2 40 1.25 100 12 FD867-20 φ6.4×7.5 L 200 3 80 1.25 150 8 FD868-20 φ6.4×7.5 L 200 4 100 1.25 200 8 の逆サージ電圧は LLD の約 40 ％に抑えられている。表２ であり，富士電機では，SBD の特性向上と，小型パッ に今回開発した 120 V，150 V，200 V SBD の順・逆・ス ケージ品の系列化・製品系列の拡充を図り，より高品質な イッチング特性の一覧を示す。LLD と比較して低 VF でな 製品を提供していく所存である。 おかつソフトリカバリー（S パラメータ大）となっている ことが分かる。図９に逆サージ電圧耐量比較を示す。従来 の 120 V，150 V SBD の約 2 倍，200 V タイプに関しては 他社 A に対し，約 1.5 倍の耐量へと向上している。表３に リードタイプ高耐圧 SBD シリーズの絶対最大定格と電気 的特性一覧を示す。 参考文献 （1） 滝沢勝．SBD の高耐圧・超低 IR 化による高効率化．電子 技術．2003- 04, p.102- 104. （2 ） 関康和．最近の IGBT と周辺ダイオード．’96 スイッチン グ電源システムシンポジウム．1996, B3- 2- 1 ∼ B3- 2- 12. （3） 北村祥司ほか．高耐圧ショットキーバリヤダイオード．富 あとがき 士時報．vol.75, no.10, 2002, p.589- 592. （4 ） 梅本秀利ほか．超薄型パワー SMD．富士時報．vol.74, 今回，富士電機が開発した SD-SBD シリーズとリード no.2, 2001, p.127- 131. タイプ高耐圧 SBD シリーズについて紹介した。これらの （5） 一ノ瀬正樹ほか．電源二次側整流器用ダイオード「低 デバイスは，携帯電子機器，および通信機器の小型軽量化 IR- SBD シリーズ」．富士時報．vol.77, no.5, 2004, p.334- を実現していくうえで十分有効だと考える。今後，さらに 337. 小型化・低損失化・高効率化の要求が高くなることは確実 285（37） 富士時報 Vol.78 No.4 2005 マイクロ電源 特 集 佐野 功（さの いさお） 林 善智（はやし ぜんち） 江戸 雅晴（えど まさはる） まえがき 表１ マイクロ電源「FB6800シリーズ」 型 式 変換 方式 出力電圧 最大出力 電流 同期/ 非同期 応用例 ます高まっている。さらに電力の消費を抑え，バッテリー FB6813Q 降圧 1.05∼2.025 V 300 mA 同期整流 CPU の連続使用時間を長くするよう低消費電流化も合わせて求 FB6804Q 降圧 2.5∼5.15 V 300 mA 同期整流 I/O められる。 FB6824Q 降圧 2.5∼5.15 V 300 mA 非同期 I/O 携帯機器に使用される LSI（Large Scale Integrated cir- FB6805Q 降圧 3.0∼3.45 V 600 mA 同期整流 モータ cuit）は微細化プロセス適用のため電源電圧の低電圧化が FB6825Q 降圧 3.0∼3.45 V 600 mA 非同期 モータ 進んでおり，リチウムイオン電池 2 セル（7.2 V）はもと FB6806Q 昇圧 15.5∼16.25 V 40 mA 非同期 CCD FB6807Q 反転 昇圧 入力電圧 −27.0 V 20 mA 非同期 白色 LED 携帯機器は小型化と多機能化という相反する要求がます よ り ， 1 セ ル （ 3.6 V） の 機 器 に つ い て も 従 来 の LDO （Low Drop Out regulator）主体の電源構成から，DC-DC コンバータによる構成へと移行しつつある。 電源システムはバッテリーの使用時間をできるだけ長く 図１ 超音波フリップチップの実装 するため，負荷となる LSI ごとに電源をきめ細かくオン ICチップ オフするパワーマネジメントが必要となってきている。こ スタッドバンプ のため，オンオフ制御する電源ごとに DC-DC コンバータ が必要となるが，サイズの大きなインダクタ（315 ページ インダクタ の「解説」参照）を DC-DC コンバータごとに付けるため， セットの小型化，薄型化を進めるうえでボトルネックと なっている。また，サイズの小さなインダクタを使えるよ フェライト基板 超音波フリップ チップ ボンディング うに制御 IC は高スイッチング周波数が要求されている。 本稿では，このような携帯機器の市場要求に応じて，制 アンダーフィル 御 IC とインダクタを一体化したマイクロ電源「FB6800 シリーズ」を開発，製品化したので紹介する。 特 徴 図 ２ に示す。3.5 mm × 3.5 mm，厚さ 1 mm（max）を 実現している。 FB6800 シリーズは 表 １ に示すように，インダクタと， （2 ） パッケージ 図３に示すように CSM（Chip Size Module）12 ピンを 降圧，昇圧，反転昇圧の電圧変換を行う制御 IC を組み合 わせたマイクロ電源で， 7 種類を製品化している。 採用することで，チップサイズとほぼ同じサイズのマイク マイクロ電源のインダクタ部は図１に示すようにフェラ イト基板にめっき配線を施して形成し，実装に必要なパッ ロ電源モジュールを実現した。 （3） 端子構造 ド電極も同時に作り込んでいる。制御 IC は電極部を超音 波でインダクタとフリップチップ接続される。 主な特徴は次のとおりである。 （1） 外 Array）構造とすることで，実装面積の省スペース化に寄 与している。 ，Rdc ＝ 0.2 Ω （4 ） インダクタ： L ＝ 1.64 µH（300 mA） 形 佐野 功 286（38） 端 子 部 が パ ッ ケ ー ジ 外 部 に 出 な い LGA（ Land Grid 林 善智 江戸 雅晴 電源 IC の開発，設計に従事。現 超小型スイッチング電源の開発に マイクロマシン，センサ，磁気素 在，富士電機デバイステクノロ 従事。現在，富士電機アドバンス 子の研究開発に従事。現在，富士 ジー株式会社半導体事業本部半導 トテクノロジー株式会社デバイス 電機アドバンストテクノロジー株 体工場情報・電源開発部プリンシ 技術研究所主任研究員。応用磁気 式会社物質・科学研究所副主任研 パルエンジニア。 学会会員。 究員。応用磁気学会会員。 富士時報 マイクロ電源 Vol.78 No.4 2005 インダクタ構造としては，図４に示すようにスパイラル （6 ） 保護回路 型，リングコア型，EI（ローマ字の E と I を組み合わせ 出 力 短 絡 ， チ ッ プ の 過 熱 ， UVLO（ Under Voltage た形）コア型，について検討したが，高 L 値，低 Rdc が Lock Out）などの異常に対する保護回路を内蔵している。 得られる EI コア型を選択した。 異常検知後動作を停止し，ALERT 端子＝ L で保護状態を 特 解除し H で復帰する。 集 フェライトによるコアロスを低減する基板材質の選定， （7） スイッチング周波数： 2 MHz 磁気飽和しにくいデザインの最適化を図った。 デッドタイムコントロール，ドライバ回路，高速コンパ （5） 入力電圧 比較的電圧の高い 4 ∼ 8.4 V（Li イオン電池 2 セル対応） で高効率を実現するため，LDD（Lightly Doped Drain） 構造の CMOS（Complementary Metal Oxide Semiconductor）を採用し，LDD のイオン注入濃度とディメン ジョンを最適化した。 レータ，発振回路の最適化設計により，高速動作を実現し た。 （8） シリアルインタフェース CPU とのシリアルインタフェースで電源動作のオンオ フ，出力電圧設定など，各種設定が可能である。 （9） タイムラグのないソフトスタート動作 ソフトスタート用コンパレータの入力にオフセットを持 たせることにより，オン信号を受けてからスイッチング開 図２ マイクロ電源の外観（1） 始するまでのディレイ時間を改善した。 （10） 低消費電流：スタンバイ時 1 µA，動作時 800 µA ボトム トップ サイド 各回路ブロックに対し低消費電流化を施し，携帯機器に 必要な低消費電流化を実現した。 3.5 mm FB6813Q の主な電気的特性を表２に示す。 3.5 mm マイクロ電源のモジュール技術 マイクロ電源の組立はフリップチップボンディングを適 3.5 mm 1.0 mm 用している。 従来のワイヤボンディングを利用した組立では，IC チップから配線接続する基板へワイヤを引き出すため，イ ンダクタサイズが大きくなり省スペース化の妨げとなって 図３ マイクロ電源の外観（2） いる。 フリップチップボンディングは，ワイヤを省き，IC チップの表面に配線接続のためのバンプと呼ばれる突起電 極を形成し，インダクタ基板と直接実装している。 バンプ形成はワイヤボンダを用いて，図５に示すように スタッドバンプを形成している。金ワイヤ先端に金ボール を形成し，これを IC チップ上の電極に接合させ，バンプ 高さをそろえるためレベリングを行い，ワイヤを切断して 形成している。 インダクタ基板表面にも金めっきによる電極を形成し， 超音波による Au-Au 接合で制御 IC を実装する。 フリップチップボンディング時には，加圧衝撃および超 音波振幅による制御 IC へのダメージが考えられる。 また，スタッドバンプと制御 IC のアルミ電極間による 図４ インダクタの構造 Au/Al 合金層は，その比率によっては機械的強度が低下 することが知られている。 今 回 ， ス タ ッ ド バ ン プ の 下 に UBM（ Under Bump Metal）層を設けることにより，上記 2 項目の信頼性上の 課題を解決している。 次にフリップチップ実装したインダクタと制御 IC のギ ャップをアンダーフィル材料を塗布・充てんして接合強度 スパイラル型 リングコア型 EIコア型 を確保し，最後にインダクタ基板をダイシングしてマイク ロ電源に個片化する。 287（39） 富士時報 マイクロ電源 Vol.78 No.4 2005 表２ FB6813Qの主な電気的特性 項 目 記 号 特 制御電源電圧 単 位 8.4 V 3.0 3.07 V 1.029 1.05 1.071 V 1.078 1.10 1.122 V SEL＝H，SD＝0001，無負荷 1.127 1.15 1.173 V SEL＝H，SD＝1000，無負荷 1.176 1.20 1.224 V SEL＝H，SD＝1001，無負荷 1.225 1.25 1.275 V SEL＝H，SD＝1010，無負荷 1.274 1.30 1.326 V SEL＝H，SD＝1011，無負荷 1.323 1.35 1.377 V SEL＝H，SD＝0100，無負荷 1.47 1.50 1.53 V SEL＝H，SD＝0101，無負荷 1.519 1.55 1.581 V SEL＝H，SD＝0110，無負荷 1.568 1.60 1.632 V SEL＝H，SD＝0111，無負荷 1.617 1.65 1.683 V SEL＝H，SD＝0011，無負荷 1.666 1.70 1.734 V SEL＝H，SD＝1100，無負荷 1.764 1.80 1.836 V SEL＝H，SD＝1101，無負荷 1.837 1.875 1.913 V SEL＝H，SD＝1110，無負荷 1.911 1.95 1.989 V 2.066 min 3.0 V DD 2.93 SEL＝H，SD＝0010，無負荷 SEL＝H，SD＝0000，無負荷 集 出力電圧 max 条 件 V IN 電源電圧 typ V OUT V SEL＝H，SD＝1111，無負荷 1.984 2.025 η V IN＝3.6 V，V OUT＝1.8 V，I OUT＝0.2 A 85 89 ラインレギュレーション ΔV OUT/V IN V IN＝4∼8.4 V，V OUT＝1.5 V，I OUT＝0.3 A 0 ±1 ％ ロードレギュレーション ΔV OUT/ I OUT V OUT＝1.5 V，I OUT＝0∼0.3 A 0 ±0.04 mV/mA 効 率 ％ 開ループ電圧利得 AV 60 dB 単一利得帯域幅 fT 1 MHz 過熱保護温度 TSD 125 発振周波数 f osc 1.8 I 2.0 150 ℃ 2.2 MHz 1.0 A VDD端子，動作時 800 A PVDD端子，停止時 1.0 A VDD端子，停止時 VDD 消費電流 I PVDD 図５ スタッドバンプ写真 示 す 。 本 製 品 は イ ン ダ ク タ ， 出 力 MOS（ Metal Oxide Semiconductor）を内蔵しているため，外部部品としては 入出力のコンデンサと，位相補償のコンデンサと抵抗だけ で降圧のスイッチング電源が構成でき，セットの省スペー ス化に寄与することができる。 今回 FB6813Q では高効率化のため，下記のことを実施 した。 （1） 制御回路：デッドタイムコントロールとブロックごと の低消費電流化，発振周波数の最適化 （2 ） 出力 MOS ：耐圧設計の最適化で低オン抵抗と低ゲー トチャージ電荷量 （3） インダクタ：コアロスを低減する基板材質の選定 上記改善により負荷と出力電圧を変えたときの効率の実 測例として，図８に示すように入力電圧（VIN）＝ 3.6 V， 出力電圧（VOUT）＝ 1.8 V，出力電流（IOUT ＝ 180 mA で 90 ％の高効率を実現している。 応用回路 今回開発製品化した，FB6800 シリーズを使用すること により，負荷となるデバイスの近傍に用途に応じた電圧変 FB6813Q のブロック図を 図 ６ に，応用回路例を 図 ７ に 288（40） 換を行うマイクロ電源を配置し，マイコンによりオンオフ 富士時報 マイクロ電源 Vol.78 No.4 2005 図６ FB6813Q の回路ブロック図 PVDD VDD バッテリー 内部電源 特 CIN CINT − GND 集 1.0 V ＋ REF 0.8 V バッファ 0.1 V pチャネル ドライバ PDMOS FB CFB RFB IN 誤差 増幅器 − ＋ ＋ 1.0 V 0.2 V PWM 0.6 V 比較器 ＋ 1.0 V ＋ ＋ OUT − 0.1 V ＋ インダクタ OUT デッド タイム − SCP − 比較器1 降圧出力 COUT SCP 比較器2 OSC SS 比較器 SS_IN ＋ TSD nチャネル ドライバ NDMOS − 0.8 V ALERT 起動・停止・保護ロジック SD PGND SCL シリアル インタフェース データレジスタ デコーダ SEL 図７ FB6813Q の応用回路例 図８ FB6813Q の効率測定例 PVDD PGND ALERT SCL 100 C3 SD 4 VDD 5 C2 2 FB6813 6 C1 R1 7 8 1 12 11 10 9 90 OUT C4 V IN＝3.6 V V OUT ＝1.8 V 負荷 PGND 効率（％） 3 80 V OUT ＝1.5 V V OUT ＝1.2 V 70 GND SS_IN 60 をシリアル制御することで，セットの小型化，薄型化， 50 0 バッテリーの長寿命化を可能にする分散電源システムを構 0.1 0.2 0.3 0.4 0.5 出力電流（A） 築することができる。 あとがき 参考文献 主に DVC（Digital Video Camera） ，DSC（Digital Still （1） Hayashi, Z. et al. High-Efficiency DC- DC Converter Camera）用に対応したマイクロ電源「FB6800 シリーズ」 Chip Size Module with Integrated Soft Ferrite. The 2003 について紹介した。 International Magnetics Conference（INTERMAG 2003）. 今後，携帯電話，DSC 用のリチウムイオンバッテリー 1 セル用マイクロ電源をメニューに加えラインアップを充実 させていくと同時に，さらなる高効率化，小型化を図って いく所存である。 （2 ） 川島鉄也ほか．マイクロ電源モジュールの実装技術開発． エレクトロニクス実装学会．MES2004. 2004- 10. （3） 片山靖ほか．マイクロ DC- DC コンバータ用 CMOS IC の 最適化設計．電子情報通信学会電子通信用エネルギー技術研 究会．2003- 09. 289（41） 富士時報 Vol.78 No.4 2005 2 チャネル電流モード同期整流降圧電源 IC 特 集 中森 昭（なかもり あきら） 野中 智己（のなか ともみ） 一岡 明（いちおか あきら） まえがき tor Field-Effect Transistor）を内蔵した許容損失の大きい 同期整流降圧電源 IC が必要となる。しかし，こうした要 近年，ディジタルテレビ，DVD（Digital Versatile Disk） プレーヤ，DSC（Digital Still Camera）などのディジタル 求に合致した仕様を持つ IC はまだ市場ではまったくない ため，富士電機では他社に先駆けて製品化した。 家電機器の普及が進んでいる。特に，日本では 2003 年か 本製品の特徴を次に述べる。第一に，高速負荷応答に優 ら地上波ディジタル放送が開始され，2011 年にはすべて れていることである。負荷となる CPU は負荷変動が大き のテレビがディジタル化へシフトされる見込みである。 く，その変動を瞬時に抑制するため，制御方式は電流モー 本稿では，急速に普及しているディジタルテレビの ド方式，出力方式は同期整流方式を採用した。第二は，コ チューナ用電源として CPU 用に適した 2 チャネル電流 ンパクト化である。電源の小型化を図るために，2 チャネ モード同期整流降圧電源 IC「FA7731F」を開発したので， ル分の 4 個のパワー MOSFET をすべて電源 IC に組み込 その概要を紹介する。 んだ。第三は，低価格化である。従来，電源 IC に外付け 製品の概要 チップコンデンサやチップ抵抗を電源 IC に組み込んだこ されていた電圧検出および誤差増幅器の制御定数などの とである。 今回開発・製品化した電源 IC の製品外観を図１に示す。 パッケージは小型・薄型・許容損失が大きい TQFP48 ピン（エクスポーズドパッド）を採用した。電源 IC の仕 様を表１に示す。 ２.１ IC の特徴 ディジタルテレビのチューナ部の小型化と低価格化のた め，電源回路についても部品点数の削減，低損失化，コス トダウンの要求が高まっている。ディジタルテレビチュー ナの用途では，7 ∼ 14 V 程度の比較的高い電圧から負荷 となる CPU へ低電圧・大電流を供給するため，高耐圧で 低オン抵抗の出力 MOSFET（Metal-Oxide-Semiconduc- ２.２ 動作説明 FA7731F の回路ブロック図を 図２ に示す。各動作につ いて以下に述べる。 （1） オンオフ回路 ON-OFF 端子を切り換えることで，電源全体の停止と 起動をコントロールできる。停止の場合，電源 IC の消費 電流は 8 µA で，スタンバイ電流を実現できる。 図１ FA7731F の製品外観 （2 ） 発振器回路 電源 IC の発振周波数は，RT 端子とグラウンド間に，18 ∼ 82 kΩの抵抗を接続することで，100 ∼ 400 kHz の間で 任意に設定できる。1 チャネルと 2 チャネルの周波数の位 10 mm 相は 180 °である。これにより，入力コンデンサのサイズ を小さくすることができる。 （3） スロープ補償回路 ピーク電流モードの PWM（Pulse Width Modulation） 制御では，デューティが 50 ％以上で，分数調波振動が発 生する場合がある。本現象を回避するため，1 チャネルと 2 チャネル別々に SL 端子を設けている。この SL 端子と 290（42） 中森 昭 野中 智己 一岡 明 スイッチング電源 IC の開発に従 スイッチング電源 IC の開発に従 スイッチング電源 IC の開発に従 事。現在，富士電機デバイステク 事。現在，富士電機デバイステク 事。現在，富士電機デバイステク ノロジー株式会社半導体事業本部 ノロジー株式会社半導体事業本部 ノロジー株式会社半導体事業本部 半導体工場情報・電源開発部。 半導体工場情報・電源開発部。 半導体工場情報・電源開発部。 富士時報 2 チャネル電流モード同期整流降圧電源 IC Vol.78 No.4 2005 グラウンド間に 10 ∼ 50 kΩの抵抗を接続することで，IC 内部で自動的に補償信号が生成され，分数調波振動を回避 することができる。 チャネルごとにソフトスタート回路を設けている。本回 路には，チャネルごとの①動作と停止，②入力電圧の突入 表１ FA7731Fの仕様 入力電圧 7∼14 V 出力電圧 ≧1 V 整できる。 チャネルごとに，演算増幅器の入力電圧の異常を監視し， 100∼400 kHz い状態が，タイマラッチ回路の設定時間以上継続すると， 180度 二つのチャネルともドライバの出力を同時に停止する。 外付け抵抗で調整 CP 端子には，CS 端子と同様に内部電流源を内蔵してお スロープ補償 電源全体の動作・停止切換 り，外部コンデンサの値を変えることでタイマラッチの設 CS1制御 チャネル1の動作・停止切換 定時間を任意に調整できる。タイマラッチ動作後の再起動 CS2制御 チャネル2の動作・停止切換 は，電源電圧をいったんオフにしてから，再投入するか， 内 蔵 あり ON-OFF 端子で電源をいったん停止モードにしてから， 外付け FB端子に追加可能 オンオフ制御 誤差増幅器 補償定数 1.5 V（SEL端子で切換） 内 蔵 電圧検出 1.2 V（SEL端子で切換） 外付け 任意（SEL端子で切換） ソフトスタート 外付け容量で調整 タイマラッチ 外付け容量で調整 IC の温度が 145 ℃以上のまま，タイマラッチ回路の設 定時間以上継続すると，二つのチャネルともドライバ出力 （7） 低電圧誤動作防止用回路（UVLO） 電源入力端子（VCC）の電圧が 6.0 V 以下になると，二 4.5 A つのチャネルとも同時にドライバ出力を停止する。再度， 145 ℃ 電源入力端子の電圧が復帰し，6.5 V 以上になると電源は 過電流保護 過熱保護 起動モードに切り換えると，再起動がかけられる。 （6 ） 過熱保護回路 を停止する。 6.5 V（オン）, 6.0 V（オフ） UVLO TQFP48ピン（エクスポーズドパッド） （θj-a＝25.9 ℃） パッケージ 集 同期整流パワーMOSFET内蔵 チャネル間位相差 切換制御 ある。CS 端子には内部電流源を内蔵しているため，外部 どちらかのチャネルの入力電圧が通常 1.0 V より 0.2 V 低 動作周波数 回路方式 特 （5） タイマラッチ式出力短絡保護回路 電流モード 制御方式 電流と出力電圧のオーバシュートの抑制，の二つの機能が コンデンサの値を変えることで電源の起動時間を任意に調 2 出力チャネル数 保護機能 （4 ） ソフトスタート回路 自動復帰する。 （8） パルスバイパルス過電流制限回路 チャネルごとにメイン MOSFET に流れる電流を監視し て，4.5 A 以上になると，メイン MOSFET をパルスバイ 図２ 回路ブロック図 パルスでオフ動作させ，過電流を制限する。 CS1 CS2 SL2 SL1 RT スロープ 補償 回路1 発振器 回路 ON_OFF VCC PVCC1A,B,C NC （9） 電圧検出回路 PVCC2 A,B,C ソフト スタート 回路 UVLO オンオフ 過熱保護 基準電圧 回路 回路 回路 回路 制御電源 回路 gm NC REG CP IN1 IN2 FB1 1V IN1 ＋ − ＋ R q S PWM 比較器1 ＋ − − − 出抵抗を設けることで対応できるモードを設けている。 過電流 保護回路1 3V （10） 制御定数設定端子 ドライバ1 S q R OUT1 A,B,C,D SEL1 PGND1 A,B,C,D SEL2 電圧 検出回路1 gm ＋ − IN2A R q S PWM 比較器2 1V IN2 ＋ − 定数は，FB 端子とグラウンド間にコンデンサと抵抗を直 スロープ 補償 回路1 ＋ FB2 演算増幅器の制御定数は内蔵化しており，これにより， 電源設計時の複雑な設計が不要となる。組み込まれた制御 演算 増幅器1 IN1A に示す。出力電圧が 1.2 V と 1.5 V の場合は，検出抵抗を IC 内に組み込み，任意の出力電圧については，外部に検 ＋ − タイマ ラッチ 回路 電圧検出回路は，SEL1 ∼ 4 端子の切換で，三つのモー ド切換が可能である。SEL 端子と出力電圧の対応を 表 ２ ＋ − − − 表２ 各種SEL端子と出力電圧 過電流 保護回路2 3V ドライバ2 S q R チャネル 出力電圧 SEL1 任意 グラウンド 開放 1 1.5 V グラウンド グラウンド 1.2 V 開放 グラウンド OUT2 A,B,C,D 演算 増幅器2 SEL3 PGND2 A,B,C,D SEL4 電圧 検出回路2 2 NC SGND1 SGND2 SEL2 SEL3 SEL4 任意 グラウンド 開放 1.5 V グラウンド グラウンド 1.2 V 開放 グラウンド DGND1 DGND2 291（43） 富士時報 2 チャネル電流モード同期整流降圧電源 IC Vol.78 No.4 2005 ５から，両チャネルともほぼ同様な特性であり，出力電圧 列に追加することで変更が可能である。 が 5 V では，90 ％を超える高効率が得られる。 応用回路例 特 二つのチャネルの周波数は同一であるが，位相が 180 ° ３.１ 回路構成 FA7731F の応用回路の一例を 図３ に示す。本例は入力 異なっている。二つのチャネルが動作しているときの，同 電圧が 9 V，1 チャネルの出力 1.2 V，2 チャネルの出力 1.5 期側パワー MOSFET のドレイン−ソース間電圧波形を図 V である。出力電圧の電圧検出抵抗は，SEL 端子を開放 ６に示す。図６から，二つのチャネルの動作を 180 °ずら かグラウンドに接続して，IC 内に組み込まれている抵抗 すことで，入力リプル電流のピーク値が，同相動作の場合 を使用しており，演算増幅器の制御定数も内蔵のものだけ に比べ半分となり，入力コンデンサの実効値電流が大幅に を使用している回路例である。外部接続のチップコンデン 減少するため，入力コンデンサのサイズを小さくすること サと抵抗は全部で 9 部品であり，また，従来，外部に接続 ができる。 していたパワー MOSFET を IC 内部に組み込んでいるた め，非常にコンパクトで，シンプルな回路構成となってい る。 ３.４ 低電圧対応 出力電圧検出は外付けモードと内蔵モードがある。内蔵 モードでは，出力電圧の最低が 1.2 V である。それ以下の ３.２ 効率特性 電圧で使用したい場合は，SEL 端子で，電圧検出抵抗を 二つのチャネルの出力パワー MOSFET は，効率を高め るために，同期整流構成にしている。チャネルごとの内蔵 図４ 出力電圧 1 の効率特性 パワー MOSFET のオン抵抗を表３に示す。2 チャネルの 100 スイッチングを停止した条件での 1 チャネルの効率特性を 図４に示す。同様に，1 チャネルのスイッチングを停止し 90 た条件での 2 チャネルの効率特性を図５に示す。図４と図 80 70 出力電圧2 1.5 V GND 出力電圧1 1.2 V ＋ VCC 9V 効率（％） 図３ 応用回路例 ＋ 60 50 40 出力電圧1＝1.2 V 出力電圧1＝1.5 V 出力電圧1＝3.3 V 出力電圧1＝5.0 V 30 20 ＋ 10 0 0 0.5 1 1.5 41 40 39 CP 38 37 SEL2 42 SEL1 CS2 43 CS1 44 REG 45 VCC 46 2 PVCC2B DGND1 47 ON_OFF SEL3 48 1 SEL4 PVCC2A DGND2 負荷電流（A） PVCC1C 34 3 PVCC2C 図５ 出力電圧 2 の効率特性 NC 33 4 NC 5 OUT2A OUT1A 32 6 OUT2B OUT1B 31 FA7731F 7 OUT2C OUT1C 30 100 PGND1A 28 9 PGND2A 90 PGND1B 27 10 PGND2B PGND1C 26 IN2A IN2 FB2 RT SGND SGND FB1 IN1A 13 14 15 16 17 18 19 20 21 22 PGND1D 25 SL1 SL2 11 PGND2C 12 PGND2D SW1 OUT1D 29 8 OUT2D IN1 SW2 PVCC1A 36 PVCC1B 35 NC 23 24 80 70 効率（％） 集 ３.３ 2 相発振動作 表３ 内蔵パワーMOSFETのオン抵抗 チャネル 50 40 出力電圧2＝1.2 V 出力電圧2＝1.5 V 出力電圧2＝3.3 V 出力電圧2＝5.0 V 30 デバイス オン抵抗（Ω） PMOSFET 0.3 NMOSFET 0.2 PMOSFET 0.4 1 2 20 10 0 0 0.5 負荷電流（A） NMOSFET 292（44） 60 0.1 1 1.5 富士時報 2 チャネル電流モード同期整流降圧電源 IC Vol.78 No.4 2005 図６ 同期側パワー MOSFET のドレイン−ソース間電圧波形 図８ 出力電圧 1.2 V 設定時の負荷応答 5 V/div 特 出力電圧 SW1 ノード電圧 集 1.2 V 1 s/div 0V 20 mV/div 100 s/div SW2 ノード電圧 負荷電流 0V 0A 1 A/div 100 s/div 図７ 出力電圧 1.0 V 設定時の出力電圧波形 のステップアップ，ステップダウン変動に対して，出力変 動は 20 mV 以下であり，負荷変動が非常に小さく，優れ た応答を示す。 出力電圧 （拡大波形） 1.0 V あとがき 20 mV/div 2 s/div 出力電圧 入力電圧が 7 ∼ 14 V，パワー MOSFET 内蔵の 2 チャ ネル電流モード同期整流降圧電源 IC の概要を紹介した。 ディジタル家電製品の急速な普及により，これらの製品 0V の電源として，高性能・小型・低価格への要求が高まって 1 V/div 2 s/div いる。 この市場要求に応えるため，富士電機では，今後ともパ ワー MOSFET の低オン抵抗化や外部ショットキーバリヤ ダイオードおよびソフトスタート，タイマラッチなどの外 外付けモードに設定し，外付け電圧検出抵抗の設定で，最 部コンデンサの削除による部品点数の削減を行い，電源の 低 1.0 V まで自由に出力電圧が調整可能である。入力電圧 品質向上，コンパクト化や低価格を進めていく所存である。 9.0 V，出力電圧 1.0 V 設定時の出力電圧波形を図７に示す。 参考文献 ３.５ 負荷変動特性 CPU 負荷は，負荷変動が厳しいのが特徴である。この 厳しい負荷変動に対しても，電源 IC は安定な電圧を供給 する必要がある。この課題を達成するために，DC-DC コ （1） 原田耕介ほか．スイッチングコンバータの基礎．コロナ社． 1992. （2 ） Johns, D. A. ; Martin, K. Analog Integrated Circuit Design. John Wiley & Sons, Inc. 1997. ンバータの制御方式に，安定度に優れ，出力の負荷変動に （3） Middlebrook, R. D. Topics in Multiple-Loop Regulators 強い，電流モード方式を採用している。出力電圧が低電圧 and Current-Mode Programming. IEEE Transactions on 1.2 V 設定時の負荷変動特性を 図 ８ に示す。負荷変動 1 A Power Electronics. vol.PE- 2, no.2, 1987- 04. 293（45） 富士時報 Vol.78 No.4 2005 擬似共振電源制御 IC 特 集 丸山 宏志（まるやま ひろし） 城山 博伸（しろやま ひろのぶ） 打田 高章（うちだ たかあき） 図１ 製品の外観 まえがき DIP-8 近年，地球温暖化問題が注目され，電気製品全般での省 エネルギー化要求，製品別の待機電力規制などが年々厳し さを増している。 このような状況の中，富士電機では商用交流電源（AC 100 V，240 V）を直流電源に変換する AC-DC コンバータ 用スイッチング電源の制御 IC として，省エネルギーに対 SOP-8 応した製品を開発してきた。中でも起動素子内蔵タイプと 呼ばれる待機電力低減に有効な制御 IC の製品化を推進し ており，固定周波数動作の PWM（Pulse Width Modulation）制御 IC「FA5516」シリーズなどを開発している。 このタイプの IC は AC100 ∼ 240 V といった高電圧の入力 電圧からスイッチング開始前に起動電流を制御 IC の VCC 図２ FA5531 のチップ 端子に供給し，スイッチング動作を開始してトランスによ り二次側電圧が立ち上がると起動電流をカットする機能を 持つ高耐圧起動素子を内蔵している。従来は起動抵抗を用 いて IC が動作している間は常時流れていた起動電流を， 必要なときだけ流すように切り換えることが可能になった。 今 回 ， 起 動 素 子 内 蔵 タ イ プ の 疑 似 共 振 電 源 制 御 IC 「FA5530」 「FA5531」を開発したのでその概要を紹介する。 製品の概要 ２.１ 特 徴 FA5530，FA5531 は，擬似共振型の制御方式を採用し たスイッチング電源用に開発した AC-DC 電源制御 IC で ある。補助巻線電圧でパワー MOSFET（Metal-OxideSemiconductor Field-Effect Transistor）のドレイン電圧 のチップを示す。IC の特徴は以下のとおりである。 を間接的に監視し，トランスに蓄積したエネルギーを二次 （1） 500 V 耐圧の JFET（Junction Field Effect Transis- 側に供給し終わったあとの共振振動の電圧ボトムでタイミ tor）を内蔵し，VCC 端子の電圧で VH 端子から充電電 ングを取って次のサイクルのオンを行わせることで，ス 流を供給・停止する。 イッチングロスを低減し，高効率・低ノイズ化を容易にす 電流供給時：7 ∼ 3.5 mA（VCC ＝ 0 V ∼ UVLO オフ） ることができ，プリンタ用や液晶テレビ用電源などノイズ 図 １ に製品の外観（DIP-8，SOP-8） ， 図 ２ に FA5531 294（46） 電流停止時：20 µA （2 ） 軽負荷時に疑似共振方式ではスイッチング周波数が高 対策が課題となるアプリケーションに適している。 くなるが，その上限スイッチング周波数を制限し，また 丸山 宏志 城山 博伸 打田 高章 スイッチング電源制御 IC の開発 スイッチング電源制御 IC の開発 スイッチング電源制御 IC の開発 に従事。現在，富士電機デバイス に従事。現在，富士電機デバイス に従事。現在，富士電機デバイス テクノロジー株式会社半導体事業 テクノロジー株式会社半導体事業 テクノロジー株式会社半導体事業 本部半導体工場情報・電源開発部。 本部半導体工場情報・電源開発部。 本部半導体工場情報・電源開発部。 富士時報 擬似共振電源制御 IC Vol.78 No.4 2005 FB 端子電圧（二次側からのフィードバック電圧）が る。これを利用してドレイン電圧が極小点まで下がったと 1.3V より低下すると上限周波数をリニアに低下させる きにタイミングを合わせて次のサイクルのオンを行うこと ことでスイッチング回数を低減させる。 でトランスを流れる電流がゼロでドレイン電圧も小さいと 上限スイッチング周波数：65 kHz（FA5530） きにスイッチングさせるため，スイッチングロスやノイズ 特 を低減することができる。 集 130 kHz（FA5531） 最低スイッチング周波数：1 kHz（FA5530，FA5531） （3） ZCD 端子は補助巻線電圧の立下りを検出する端子で， しきい値電圧は VHL ＝ 62 mV，VLH ＝ 152 mV のヒステ 図３の ZCD 端子はトランスの補助巻線から抵抗を介し て接続され，一次巻線に接続されるパワー MOSFET のド レイン波形とほぼ同じ形状で巻き数比分の１の振幅波形が リシス付き，また ZCD 入力電圧の上限は 9.2 V（Izcd ＝ グラウンドレベルを中心にして現れる。この波形がハイ側 3 mA） ，下限は−0.75 V（Izcd ＝−2 mA）でクランプさ から下がってグラウンドレベルになるタイミングを検出し れる。さらに外部から 8 V 以上にプルアップすることで てオントリガを出し（立下りエッジ信号） ，遅れ時間込み 強制的にラッチ停止させることができる。 で実際のボトムでオンするように調整される。 （4 ） VCC 端子はヒステリシスを持つ UVLO（低電圧誤動 図 ４ に負荷状態（出力電力 Po）とパワー MOSFET の スイッチング周波数（fsw）の関係，また図５に負荷状態に 作防止）回路を内蔵している。 VCC ＝ 9.85 V オン/9.10 V オフ よる動作波形変化のイメージを示す。重負荷時にはトラン （5） IS 端子は，外部 MOSFET の電流をモニタする端子 スがエネルギーを放出後，共振状態に入り最初の電圧ボト で，最大入力レベルは 1 V である。オン時のノイズ誤動 ムで次のオンとなる。このときはオン期間も，二次側にエ 作防止のため 380 ns のブランキング時間を設定してい ネルギーを伝送するブライバック期間も長くなるためス る。 イッチング周波数は低い状態である。 ，VCC 端子過電圧（ラッチ） ， （6 ） 過負荷保護（自動復帰） ソフトスタート（1 ms 内部固定）など各種保護機能を 負荷が軽くなるに従って上記の期間が短くなり周波数が 高くなる。FA5531 ではオンから 7.69 µs（130 kHz）を数 えるタイマ（最大 fsw ブランキング）を内蔵し，この期間 内蔵している。 （7） パッケージは，DIP-8 と SOP-8 の 2 種類で，8 ピン は立下りエッジ信号を無効とすることで最大スイッチング に高耐圧起動素子（VH）端子を設定し，7 ピンを未接 図４ 出力電力（負荷）とスイッチング周波数の関係 続（NC）端子にして高電圧対策としている。 スイッチング周波数 f sw ２.２ 軽負荷時動作 図３に IC 全体のブロック図を示す。 擬似共振制御では，パワー MOSFET のオン期間にトラ ンスに蓄積したエネルギーをオフ期間に二次側にフライ バック電圧として伝送し，放出し終わった後，トランスの L とドレイン容量 C との間で共振を起こし電圧が振動す 図３ FA5531 の回路ブロック図 最大 f sw （130 kHz） （1 kHz） 出力電力 P o VH ZCD 立下りエッジ 検出回路 内部トリガ 発生タイマ （5 s） 5V リセット 50 A 起動電流 制御回路 ワンショット パルス 発生回路 （380 ns） 図５ 負荷状態と動作波形 クリア VCC 最大周波数 ブランキング タイマ ＋ 5 V発生 回路 5 V出力 チェック 回路 5V 内部制御用 電源 − 9.85 V/ 9.1 V 電流比較器 S ＋ 125 kΩ − Q OUT − 1V 7.69 s （130 kHz） 最大 低下 f sw （最小1 kHz，1 ms） ZCD端子 検出 立下り エッジ信号 ZCD ソフトスタート 電圧発生器 （1 ms） ＋ 過電圧検出2 − − ＋ 7.69 s （130 kHz） R − 125 kΩ 8V スイッチング 停止レベル検出 0.4 V タイマ 190 ms 1,510 ms タイマ ラッチ （48 s） VCC 無効 − ＋ 過負荷検出 28 V 過電圧検出1 無効 OUT端子 スイッチング パルス ＋ リセット − 3.3 V 最大 f sw 制限 出力 回路 20 kΩ FB パワー MOSFET V ds 波形 低電圧保護回路 周波数低減 最大130 kHz IS 起動電流 供給回路 GND 重負荷 中負荷 軽負荷 295（47） 富士時報 擬似共振電源制御 IC Vol.78 No.4 2005 を受ける FB 端子電圧が 1.3 V 以下に低下すると，前述の 周波数を 130 kHz 以下に制限する。 さらに軽負荷となり，二次側からのフィードバック信号 最大周波数制限を連続的に低減させて，スイッチング回数 を落としていき，最低周波数は約 1 kHz まで低減させるこ 特 。 とができる（図４） 図６ 過負荷時の動作波形 集 ２.３ 過負荷時の動作 V cc 11.55 V 9.85 V 9.1 V 図６に過負荷時の動作波形を示す。過負荷状態は FB 端 子電圧の 3.3 V 以上で検出し，検出後 190 ms のディレイ 時間後スイッチング停止となる。そのため起動時は問題が スタート アップ回路 なければ 190 ms 以内に二次側電圧が正常値に立ち上がり， FB 端子電圧が下がるように平滑コンデンサ容量などを調 整する必要がある。いったん過負荷停止となるとさらに約 3.3 V 8 倍の 1,510 ms 期間まで停止状態を維持して，その後 IC FB端子 はリセットされ再起動する。停止期間中は VCC 電圧が 9.85 V まで低下すると起動素子がオンして，VH 端子から タイマ 動作 の供給で 11.55 V まで持ち上げる動作を繰り返し，1,510 190 ms 190 ms 1,510 ms ms 後に起動回路が動作しなくなり，VCC 端子が UVLO 停止電圧 9.1 V まで下がった時点でリセットが働く。 190 ms タイマ出力 1,650 ms 電源回路への応用 スイッ チング ３.１ 評価用電源 この IC を使った場合の電源回路としての特性を確認す 通常負荷 過負荷 通常負荷 。 るため，評価用の電源を製作し特性を確認した（図７） 製作した電源の主な仕様は以下のとおりである。 図７ 評価用電源回路 C21 Bead 4,700 pF D21 2,200 pF C11 AC80∼ 264 V 470 pF C2 R1 1 MΩ 7 mH D3SBA60 D1 L1 ∼ ＋ T1 ＋ C4 220 F C3 R3 56 kΩ C5 2,200 pF ∼ − F1 3A 0.22 F 470 pF D2 ERA38 -06 J1 D3 ERA15-01 R5 10 Ω R4 7.5 kΩ D22 ＋ ＋ ＋ YG865C15R ×2 C22 C23 C24 Q1 2SK3687 FG R7 4.7 kΩ C29 0.022 F C6 220 pF R8 0.22 Ω R6 100Ω C9 22 pF C7 1,000 pF C8 4,700 pF 7 3 6 N p ：N s ：N sub：57：10：12 4 5 L p ＝360 H R11 100 kΩ 296（48） C10 33 F ERA22-10 D5 C28 0.1 F R27 18 kΩ C27 10 kΩ 0.01 F R28 15 kΩ 8 2 6.8 Ω R14 GND R26 200 kΩ R23 10 kΩ C26 2,200 pF R25 1 FA5531 ＋ ＋ PC1 IC21 LMV431 R12 0Ω ＋19 V 0∼5 A C25 1,000 F R22 2 kΩ D4 SC902 -2 100 Ω R9 PC1 4.7 F L22 ショート C1 R2 1 MΩ 3,300 F ×3 L21 T1 富士時報 擬似共振電源制御 IC Vol.78 No.4 2005 ™入力電圧：AC80 ∼ 264 V，50/60 Hz 数の関係としてグラフ化したものを図１０に示す。中負荷か ™出力：DC19 V，5 A（95 W） ら定格負荷の領域では，出力電力が小さくなるに従い，ス ™保護機能：過負荷保護（自動復帰） ，過電流制限，過 電圧保護（ラッチ） ™使用 IC：FA5531（最大周波数：130 kHz） イッチング周波数が高くなっていることが分かる。一方， 無負荷から中負荷の領域では，100 ∼ 110 kHz をピークと 特 して負荷が軽くなるに従いスイッチング周波数が低下して 集 いく様子が分かる。 ３.２ 最大周波数制限 定格負荷時のスイッチング波形を図８に示す。定格時の 波形を見ると，共振のボトムでターンオンしていることが 分かる。このときスイッチング周波数は約 40 kHz である。 ３.３ 無負荷時の入力電力 一般の電気製品に使用される電源回路が，無負荷で動作 する状態は，例えば AC アダプタをコンセントに差し込ん 約 30 ％負荷（出力電流 1.6 A）の場合のスイッチング波 だまま，これを利用する機器側を動作させていないような 形を図９に示す。一般に擬似共振方式の場合，負荷が軽く 場合に見られる。この場合，機器側は動作していないので なるに従ってスイッチング周波数が上昇していくが，この あるから，無負荷時の入力電力はすべて損失となってしま IC は上限周波数を制限する機能を有しており，スイッチ う。省エネルギーの観点から見ると，この無負荷時の入力 ング周波数が上限に達すると，共振のボトムをスキップす 電力を削減することも非常に重要なこととなる。 ることでスイッチング周波数の上昇を抑えることができる。 今回製作した評価用電源で無負荷時の入力電力を測定し 図９では共振のボトムを一つスキップして二つめのボトム た結果を図１１に示す。この評価用電源の無負荷時入力電力 でターンオンしている部分が現れていることが分かる。 は，AC100 V の場合 67 mW，AC240 V の場合 120 mW と この周波数変化の様子を，出力電流とスイッチング周波 小さく抑えることができた。市場での無負荷時の入力電力 に対する要求は使用されるセットにもよるが，300 mW 以 図８ 定格負荷時のスイッチング波形（入力 100 Vac） 下程度を求められるケースが多く，これに対し今回の評価 図１０ スイッチング周波数特性 MOSFETドレイン電圧 （100 V/div） スイッチング周波数（kHz） 120 0 100 80 60 40 100 Vac 240 Vac 20 5 s/div 0 0 1 2 3 4 5 250 300 出力電流（A） 図９ 30 ％負荷時のスイッチング波形（入力 100 Vac） 図１１ 無負荷時の入力電力特性 MOSFETドレイン電圧 （100 V/div） 160 入力電力（mW） 140 120 100 80 60 40 20 0 5 s/div 0 50 100 150 200 入力電圧（Vac） 297（49） 富士時報 擬似共振電源制御 IC Vol.78 No.4 2005 図１２ 無負荷時のスイッチング波形（入力 100 Vac） 負荷時には，スイッチング周波数を低下させることでス イッチングロスが削減できる。 もう一つは，IC に内蔵した起動回路の効果である。従 特 MOSFETドレイン電圧 （100 V/div） 集 来の IC の場合，起動回路として抵抗を外付けしていた。 この抵抗では電源が動作を開始した後も，例えば 100 mW 程度の損失が常時発生していた。一方，今回の IC の場合， 内蔵された起動回路により，電源が動作を開始した後は起 動回路での損失をほとんどゼロとすることができる。この 効果により無負荷時の入力電力を削減できる。 あとがき 0 200 s/div 起 動 素 子 内 蔵 の 擬 似 共 振 電 源 制 御 I C 「 FA5530 」 「FA5531」について紹介した。この系列の IC として過負 荷ラッチ停止動作の「FA5532」も現在系列化中である。 今後，起動素子内蔵タイプの制御 IC は待機電力低減要 用電源では余裕を持ってクリアできる値である。 無負荷時の入力電力を小さく抑えることができたのは， 大きく二つの要因が考えられる。 求に対し，部品点数を増加させずに要求を実現していくた めには必須の機能となることが予想され，さまざまな要望 に対応するためさらなる系列化を進めていく所存である。 一つは，軽負荷時にスイッチング周波数を低下させる機 能の効果が挙げられる。図１２にこの評価用電源の無負荷時 のスイッチング波形を示す。この図からスイッチング周波 数が約 1 kHz まで低下していることが分かる。無負荷や軽 298（50） 参考文献 （1） 丸山宏志ほか．起動素子付き低待機電力対応電源 IC．富 士時報．vol.76, no.3, 2003, p.149- 152. 富士時報 Vol.78 No.4 2005 PDP アドレスドライバ IC 特 川村 一裕（かわむら かずひろ） 福知 輝洋（ふくち あきひろ） 集 野口 晴司（のぐち せいじ） まえがき る点である。これにより，高耐圧デバイスとの素子形成工 程共有化を実現することができ，IC のコストダウンに寄 現在，フラットパネルディスプレイ市場は順調に拡大し 与している。 てきているが，それを牽引（けんいん）しているのが大画 面テレビでの低価格化である。この中で PDP（Plasma ２.２ 配線プロセス Display Panel）テレビと液晶テレビの競争も激しく，特 今回，既存デバイスと高耐圧部デバイス部の段差を変え に液晶テレビの大画面化がその競争に拍車をかけており， ることなく， 3 層配線・スタックトビアを可能とする多層 PDP テレビとしては 42 インチ以上をターゲットに，さら 配線プロセス技術を開発した。従来，高耐圧デバイスを作 なる大画面での低価格化を推進する必要がある。PDP の 成する際に生じる大きな段差のために，配線の多層化は困 キーデバイスの一つであるアドレスドライバ IC において 難であった。この開発においては，既存技術の資産を活用 も，ますます低価格化の要求が強まってきている。 して，層間膜平坦（へいたん）化工程最適化と W プラグ （1） 富士電機では 2001 年から 2002 年に第二世代，2002 年 の適用により，３層配線加工技術・スタックトビア技術を （2 ） から 2003 年には第三世代アドレスドライバ IC を開発す 確立している。 るため，新しいプロセス・デバイス技術を確立してきた。 今回はさらなる低価格化，高機能化に対応するため，新た ２.３ 高耐圧デバイス技術 に 0.6 µm の微細加工技術と高耐圧デバイス技術を組み合 高耐圧デバイスとして，70 V のスイッチング動作を保 わせたプロセス・デバイス技術を開発し，第四世代アドレ 証する横型の n チャネル MOSFET（Metal-Oxide-Semi- スドライバ IC として製品化した。 conductor Field-Effect Transistor） （NMOS）と p チャネ 本稿では，この第四世代アドレスドライバ IC とドライ ル MOSFET（PMOS）を開発した。両デバイスともに IC バ IC の中枢技術であるデバイス技術の概要について紹介 のチップ面積縮小を目的として，単位素子あたりの電流駆 する。 動能力向上を達成している。 PDP ドライバ IC では，高耐圧デバイスによって構成さ デバイス・プロセス技術 れた出力回路がチップ面積の 50 ％以上を占めるため， チップ面積縮小には高耐圧デバイスの占有面積縮小が必須 富士電機では，従来からアドレスドライバ IC には，埋 となる。図１，図２に，今回開発した NMOS と PMOS の 込エピタキシャルウェーハを用いた pn 接合分離技術を適 電流−電圧波形を示す。素子の低オン抵抗化による活性領 用しており，高性能で低価格な製品を供給してきた。しか 域の面積縮小により，単位面積あたりの電流駆動能力を向 し，顧客からのさらなる高性能・低価格化要求に応えるた 上させている。低オン抵抗化に対しては，チャネル抵抗の めに，デバイスサイズシュリンクと 3 層配線適用を目的と 低減を目的に，下記のアイテムに取り組み，素子に複雑な した新デバイス・プロセス技術を確立した。 構造を導入することなく，デバイス面積を従来デバイスに 対し，NMOS で 82 ％，PMOS で 90 ％に縮小できた。 （1） ゲート酸化膜薄膜化（NMOS） ２.１ ロジックデバイス 0.6 µm ルールを適用し，IC として 60 MHz 動作を可能 と す る CMOS（ Complementary Metal-Oxide-Semicon- （2 ） チャネル領域形成方法の改良（PMOS） （3） チャネル長の縮小（NMOS） ductor）用デバイスを開発した。特徴は，深い拡散層と厚 今回新たに開発した新しいプロセス・デバイス技術を適 い層間膜・酸化膜を用いて，微細デバイスを作り込んでい 用することにより，チップサイズを従来比 70 ％にシュリ 川村 一裕 福知 輝洋 野口 晴司 CMOSIC の開発に従事。現在， 高耐圧デバイスの開発に従事。現 CMOS，高耐圧 MOS プロセス開 富士電機デバイステクノロジー株 在，富士電機デバイステクノロ 発に従事。現在，富士電機デバイ 式会社半導体事業本部半導体工場 ジー株式会社半導体事業本部半導 ステクノロジー株式会社半導体事 情報・電源開発部。 体工場情報・電源開発部。 業本部半導体工場プロセス開発部。 299（51） 富士時報 PDP アドレスドライバ IC Vol.78 No.4 2005 集 図３ ブロック図 40 VDD1 VDD2 30 O1 20 入 力 端 子 10 0 0 10 20 30 40 50 60 70 入 力 バ ッ フ ァ 回 路 シ フ ト レ ジ ス タ 回 路 レ ベ ル シ フ ト 回 路 ゲ ー ト 回 路 ラ ッ チ 回 路 GND 高 耐 圧 出 力 端 子 ドレイン−ソース間電圧（V） O192 図２ 高耐圧 PMOS の電流−電圧波形 ドレイン−ソース間電流（mA） 特 ドレイン−ソース間電流（mA） 図１ 高耐圧 NMOS の電流−電圧波形 80 表１ 代表特性 60 40 20 0 0 10 20 30 40 50 60 70 ドレイン−ソース間電圧（V） ンクすることができた。 第四世代カラー PDP ドライバ IC への適用 今回新規に開発した特徴あるプロセス・デバイスを適用 し，カラー PDP アドレスドライバ IC の開発を進めてい るが，その中の代表機種「FCE3269AK」を中心に詳細内 容を説明し，さらに同じプロセス・デバイスを適用して開 項 目 記 号 出力部電源電圧 V DD2 FCE3269K 単位 104 V 高耐圧 H側出力電流 IO pチャネル FET飽和電流 −46.2 mA 高耐圧 L側出力電流 IO nチャネル FET飽和電流 ＋36.8 mA 高耐圧 H出力電圧 V OH I OH＝−18 mA −7.3 V 高耐圧 L出力電圧 V OL I OH＝＋13 mA ＋1.4 V ロジック部動作 時消費電流 I DD f CLK＝20 MHz f DATA＝10 MHz 13.0 mA 最大クロック 周波数 f CLK 単体 60.0以上 MHz 出力伝達 遅延時間 t pLH C ＝50 pF 82.3 ns t pHL C ＝50 pF 70.5 ns 出力立上り時間 tr C ＝50 pF 94.0 ns 出力立下り時間 tf C ＝50 pF 108.7 ns 条件・適用 発した系列機種の技術内容についても紹介する。 〈注〉特に指定のない限り， T j＝25 ℃，V DD1＝5 V，V DD2＝70 V ３.１ 概 要 Z（High/Low/High Impedance）制御用のゲート回路， この代表機種の概要は下記のとおりである。 （1） 192 ビット高耐圧プッシュプル出力 低消費電流レベルシフト回路，192 ビット高耐圧プッシュ プル出力回路から構成されている。 （2 ） チップ形状：スリムタイプ ，−46 mA，＋37 mA（typ） （3） 高耐圧出力：90 V（max） （4 ） 高速データ転送：60 MHz（クロック周波数） （5） 3.3 V，5.0 V CMOS 入力インタフェース （6 ） 3，4，6，3 ＋ 3 ビットデータ入出力ポート切換可能 （7） クロックのシングルエッジ，ダブルエッジ切換，およ び双方向切換シフトレジスタ （8） TCP（Tape Carrier Package）用金バンプ電極 ３.３ 代表特性 代表特性を表１に示す。 （1） 高耐圧 H/L 側出力電流 高耐圧の H 側，L 側出力電流（MOS 飽和電流）は，そ れぞれ H 側が−46 mA，L 側が＋37 mA（typ）の出力電 流としている。この特性は高耐圧 MOS の面積に大きく影 響する特性であるが，高耐圧デバイスの改良により従来比 で H 側（PMOS）は 90 ％に，L 側（NMOS）では 75 ％ ３.２ 回路構成 図３にこの IC のブロック図を示す。 に小型化したうえで，この出力電流を実現している。 （2 ） ロジック部動作時消費電流 回 路 構 成 と し て は ， 3.3 V， 5.0 V CMOS 入 力 イ ン タ 動作時消費電流においては，0.6 µm 微細加工プロセスの フェースを可能にする入力バッファ回路，192 ビット双方 採用と，ロジック回路素子サイズの最適化により，同等機 向シフトレジスタ回路，ラッチ回路，全高耐圧出力 H/L/ 能の従来機種に対して，約 80 ％の消費電流にまで低減で 300（52） 富士時報 PDP アドレスドライバ IC Vol.78 No.4 2005 きた。 電流のピーク値を抑えることができ EMI を低減できる。 （2 ） 出力 MOS ゲート充放電電流制御 （3） 最大クロック周波数 最大クロック周波数としては，従来 IC はシングルク 図５に出力 MOS のゲート充放電電流制御についての説 ロック動作専用で 40 MHz であったが，この IC はダブル 明図を示す。また，図６にゲート充電電流制御をしない場 特 クロック（シングルクロック動作切換可能）でクロック周 合の立下り波形を，図７にゲート充電電流制御をした場合 集 波数 60 MHz で動作が可能のため，実質 120 MHz のデー の立下り波形を示す。立上り時も同様の傾向である。 出力 MOS のゲートへの充放電電流を制御することによ タ転送が可能となる。 （4 ） スイッチング時間 （ 5） 各スイッチング時間は，負荷容量 50 pF 時では表１のと 図５ 出力 MOS ゲート充放電電流制御 おり設計されている。特に重要な特性としては出力の立上 り時間，立下り時間およびそれぞれの波形である。PDP VDD2 において，アドレスドライバのスイッチング波形は書込み 期間で重要であるが，パネル輝度を上げようとする場合， 発光維持期間を多く取る必要があり書込み期間は削減しな ければならない。このような場合，出力電流を大きくして 立上り時間，立下り時間を速くし，出力電圧をすばやく変 化させる必要がある。しかし，こうした場合の多くは，そ 放 電 制電 御流 ロ ジ ッ ク 制 御 部 OUT 充 電 制電 御流 のスイッチングノイズによる波形のひずみが発生し，誤動 作 お よ び EMI（ Electro Magnetic Interference）（ 302 ページの「解説」参照）悪化の原因となる。 したがって，この特性においては，速すぎても遅すぎて 図６ 出力 NMOS ゲート充電電流制御なし も問題があり，各顧客のタイミング条件に合わせたピンポ イントの設計が必要となる。 出力切換信号 ３.４ EMI 対策 この機種の EMI 対策としては，目標のスイッチング時 間に対して，できるだけ小さい出力電流に設計することに 急速な立下り波形となる。 より対応した。他の系列機種においても，EMI 対策を実 施しており，各対策内容について説明する。 出力波形 （1） 出力遅延時間の分割 図４に遅延時間の分割について示す。 出力ごとに遅延時間を少しずつずらし，同時に全出力が 変化しないように分割するものである。これにより，消費 図４ 出力伝達遅延時間の分割 図７ 出力 NMOS ゲート充電電流制御あり 出力切換信号 出力1 全出力が同時に変化しない ように，遅延時間に時間差 を持たせる。 出力切換信号 出力2 ゆっくりとした 立下り波形となる。 出力3 出力波形 出力 n 出力 ＋1 n 301（53） 富士時報 PDP アドレスドライバ IC Vol.78 No.4 2005 図８ FCE3269AK のチップ写真 る小型化を実現できた。第三世代の IC では 128 ビット出 力であったが，第四世代の IC はすべて 192 ビット出力と 出力192 出力96 出力1 特 なっており，同等の機能および出力電流の IC で比較する と ， 第 四 世 代 の IC は 1 ビ ッ ト あ た り の 面 積 で 従 来 比 集 68 ％までに小型化することができた。 入力端子 この IC チップ形状について説明する。出力端子（192 ビット）が横 1 列に配置され，入力端子はその反対側に 1 列に配置されている。このタイプは TCP の面積削減に適 図９ その他の機種のチップ写真 している。 図９にその他の機種のチップ写真を示す。この IC は出 出力97 出力96 力端子（192 ビット）が両側 2 列に配置されたタイプで， 入力端子は一番下の部分にまとめて配置されている。この タイプは最もチップサイズを小さくできる。 あとがき 0.6 µm 微細加工技術と pn 接合分離の高耐圧デバイス技 術を用いて開発した PDP アドレスドライバ IC について 概説した。今回，特徴ある高耐圧プロセス・デバイスを採 用することにより，市場の要求価格に応えることができた。 富士電機では，今後競争が激化するフラットパネル市場に 出力192 出力1 おいて，PDP の地位を確固たるものとするため，また PDP 市場の中においては，ますますの高性能化，低価格 入力端子 化の要求に応えるべく，高耐圧デバイス・プロセス技術お よびドライバ IC の開発を進めていく所存である。 り，立上がり時，立下がり時の初期段階の電位変化量を抑 えることができ，EMI を低減することができる。 参考文献 （1） 野口晴司ほか．第二世代 PDP アドレスドライバ IC．富士 時報．vol.74, no.10, 2001, p.574- 577. ３.５ チップサイズと形状 図８にこの IC のチップ写真を示す。この IC は，新規に 開発された低オン抵抗高耐圧デバイスの採用，0.6 µm 3 層 メタルの微細加工プロセスを採用することにより，さらな 解 説 （2 ） 多 田 元 ． P D P ア ド レ ス ド ラ イ バ I C 技 術 ． 富 士 時 報 ． vol.76, no.3, 2003, p.172- 174. （3） Meguro, K. et al. Advances of Driver IC Techniques for PDPs. IDW’02. 2002, p.733- 736. EMI 【関連論文： p.299-302】 EMI（Electromagnetic Interference：電磁波障害） めに多くのコストをかけて EMI シールドを施してい とは，電子機器が動作中にその内部の電子回路から電 る。また近年，EMI に対しての規制は，日本を含め 磁波を発生することにより，他の周辺の電子機器の動 各国においてもますます厳しくなっている。 作に悪影響を及ぼす現象である。高密度実装の OA 機 その中で，高電圧，高周波数でスイッチングする多 器や通信機器類は，多くの LSI が使用されており高周 数の出力を持つアドレスドライバ IC においては，少 波パルスを発生する。PDP ディスプレイでも，その しでも EMI を低減できるように工夫することを要求 内部において高電圧で高周波数のスイッチングを行う されており，重要な設計項目の一つになってきている。 部品が多数あり，このような障害電波を遮へいするた 302（54） 富士時報 Vol.78 No.4 2005 PDP スキャンドライバ IC 特 小林 英登（こばやし ひでと） 多田 元（ただ げん） 集 澄田 仁志（すみだ ひとし） まえがき Versatile Disc）などの高解像度コンテンツの出現により， アドレスドライバ IC テレビはディジタル放送，ゲーム機器，DVD（Digital アドレスドライバ IC あった画面サイズでのすみ分けはなくなりつつある。また， アドレスドライバ IC PDP（Plasma Display Panel）が激しく競争し，これまで アドレスドライバ IC ディジタル家電の普及に伴い，テレビはフラットパネル ディスプレイ（FPD）への移行が進んでおり，液晶・ アドレスドライバ IC アドレスドライバ IC 図１ PDP モジュールの駆動回路 サステインドライバ IC スキャンドライバ IC 大画面だけではなく，高画質，さらには低価格・低消費電 スキャンドライバ IC 力が要求されている。 PDP PDP においては，発光効率の向上と消費電力の低減， スキャンドライバ IC そしてコストダウンが必要とされ，その鍵を握るのがドラ イバ IC である。PDP ドライバ IC には，走査線を選択す スキャンドライバ IC るスキャンドライバ IC と，データを選択するアドレスド ライバ IC の 2 種類がある。どちらのドライバ IC もパネル に多く使用されているため，ドライバ IC の性能やコスト 図２ スキャンドライバの動作 が PDP モジュールの表示品質やコストに大きく影響する。 富士電機では，スキャンドライバ IC とアドレスドライ スキャンドライバ IC バ IC の開発を行っている。本稿では今回開発した第四世 スキャンドライバ IC 代 SOI（Silicon On Insulator）技術による大電流タイプの スキャンドライバ IC PDP スキャンドライバ IC「FD3291F」の技術について紹 介する。 サステインドライバ IC アドレス期間 サステイン期間 PDP スキャンドライバ IC の特徴 PDP モジュールの駆動回路を 図１ に示す。スキャンド ライバ IC は出力本数が 64 ビットあり，一般に HD（High アドレス期間に予備放電を行ったセルに表示放電を起こす。 Definition）対応パネルでは 12 個使用される。スキャンド この表示放電の繰返し回数で階調表示を行う。 ライバ IC の主な動作を図２に示す。 パネルの高輝度化や高精細化により，スキャンドライバ （1） アドレス期間 IC には，高耐圧化や大電流化がより求められるように 120 V の電圧で走査線を選択しアドレスドライバ IC の なってきている。 信号により，表示するセルに予備放電を行う。このとき PDP スキャンドライバ IC 技術 スキャンドライバ IC からは，1 走査線あたり 0.8 A 程度の 電流を供給する。 （2 ） サステイン期間 ３.１ プロセス・デバイス技術 180 V の電圧でサステインドライバ IC と交互に動作し， 富士電機では，従来から SOI 方式誘電体分離技術を採 小林 英登 多田 元 ドライバ IC の開発に従事。現在， 高耐圧 IC のデバイス・プロセス 高耐圧デバイスの開発に従事。現 富士電機デバイステクノロジー株 開発に従事。現在，富士電機デバ 在，富士電機デバイステクノロ 式会社半導体事業本部半導体工場 イステクノロジー株式会社半導体 ジー株式会社半導体事業本部半導 情報・電源開発部プリンシパルエ 事業本部半導体工場情報・電源開 体工場情報・電源開発部。工学博 ンジニア。SID 会員。 発部グループマネージャー。電気 士。電子情報通信学会会員。 澄田 仁志 学会会員。 303（55） 富士時報 PDP スキャンドライバ IC Vol.78 No.4 2005 用している。SOI プロセスの特徴は，デバイス分離領域を 集 小さくできることである。高耐圧・大電流のデバイスを必 N1（IGBT）と N2（IGBT）が動作して，選択波形〔N1 要とし，低耐圧のロジック回路が混在するスキャンドライ （IGBT）オン時〕や非選択波形〔N2（IGBT）オン時〕を バ IC には，SOI プロセスが適している。 出力する。選択波形出力時，予備放電のために N1（IGBT） 出力デバイスには，MOS（Metal-Oxide-Semiconductor） ， ではなく IGBT（Insulated Gate Bipolar Transistor）を採 から大電流を供給する。 （2 ） サステイン期間 用している。PDP を駆動するためには大電流が必要であ N1（IGBT）と D1（ダイオード）が動作し，表示放電 るが，その出力デバイス面積は IC 全体の面積の５割を占 の電流を N1（IGBT）と D1（ダイオード）の両デバイス める。よって，出力デバイスサイズがコストに大きく影響 から供給する。 を及ぼしている。IGBT は MOS と比較して小さな面積で も大電流を流せるため，スキャンドライバ IC の出力デバ ３.３ ロー側出力 IGBT のゲート制御技術 IGBT は，大電流を流し続けるとラッチアップ動作を引 イスとして最適である。 今回は図３に示すように，従来製品よりオン抵抗が低く， き起こし，デバイスが破壊するという問題がある。そのた デバイスを開発 めに，安全動作領域（SOA）内で IGBT を動作させる必 した。低オン抵抗化することで動作時の発熱を抑え，大電 要がある。また，小さな面積で多くの電流が取れるように 流化することで大画面への対応が可能となる。 デバイスの電流密度を上げると，SOA は狭くなり，異常 多く電流を流せる第四世代の SOI-IGBT 動作において破壊しやすくなる。異常動作には，予備放電 ３.２ 回路技術 時や表示放電時の異常放電による過負荷短絡状態や，出力 図 ４ にスキャンドライバ IC の出力段回路を示す。n チャネルの IGBT がトーテムポール出力として接続されて いる。ハイ側出力の N2（IGBT）は，レベルシフタによっ 端子間の金属性のくず付着による短絡状態などが考えられ る。 一方，デバイスだけでこれら異常状態に対応するため， て制御される。ロー側出力の N1（IGBT）はロジックの SOA を広げようとすると，デバイス面積が大きくなりコ ゲート制御回路によって動作する。 ストが高くなる。そこで，放電時の電流が必要なときは多 くの電流を流し，電流を必要としない期間では流せる電流 次に出力段回路の動作について簡単に説明する。 を抑える動作をクロックの信号に同期して制御する技術を 図３ 出力デバイス特性 開発した。出力デバイスの駆動能力制御をクロック信号に 同期して制御することで，64 ビット出力デバイスの制御 1.6 回路を共通化でき，制御回路の小型化が可能となる。 1.4 アドレス期間の選択波形出力時，予備放電が始まり多く 1.2 電流（A） 特 （1） アドレス期間 FD3291F の電流が必要となると出力レベルの電圧も上昇する。この 1.0 従来製品 VDH 0.8 D2 0.6 D1 R1 てゲート電圧も上昇する。 図 ４ の回路構成にすることで N1（IGBT）のゲート電圧は図５に示すようにロジック電 0.4 N1 0.2 0 とき，N1（IGBT）のゲート−ドレイン間容量 CGD によっ N2 D1 源 5 V 以上に持ち上がり，その結果として大電流を供給す GND 0 2.0 4.0 6.0 8.0 10.0 12.0 14.0 図５ 出力電圧とゲート電圧〔N1（IGBT)〕 電圧（V） 図４ ロー側出力動作回路 N1（IGBT）のゲート電圧 VDH アドレス期間時 電流経路 ゲート制御回路 VDL p2 5 V/div N2 （IGBT） サステイン期間時 電流経路 信号2 p1 C gc n2 DO （出力端子） N1 （IGBT） 信号1 304（56） n1 50 V/div n3 D2 D1 （ダイオード） DOの出力電圧 1 s/div 富士時報 PDP スキャンドライバ IC Vol.78 No.4 2005 図６ 短絡耐量特性 図８ GND 短絡時の出力波形 180 特 160 VDH V DH（V） 140 集 N1（IGBT）のゲート電圧 120 N2 （IGBT） 100 V G ＝3 V 5 V/div 80 DOn 60 V G ＝7 V 40 N1 （IGBT） V G ＝5 V 通常出力波形 20 0 0.1 1 10 100 DOの出力電圧 1,000 時間（ s） 50 V/div 短絡時出力波形 1 s/div 図７ ハイ側出力動作回路 VDH VDH ON→HiZ P2 （PMOS） P1 （PMOS） ハ イ イ ン ピ ー ダ ン ス と な る 。 N2（ IGBT） が ハ イ イ ン ON→HiZ ピーダンス状態になれば，出力が過負荷などによる短絡状 N2 （IGBT） 態であっても，電流が流れ続けることがなく，出力デバイ ON →OFF N4 （NMOS） N3 （NMOS） スの破壊は発生しない。 図８に出力と GND との短絡時の出力波形を示す。短絡 D3 DO N1 （IGBT） D1 信号3 時はクロック信号に同期して，300 ns だけオンになろうと するため，ハイ出力を出そうとする。N2（IGBT）がオン して 300 ns 経過すると，ゲートがハイインピーダンス状 信号4 態になるため出力は GND 電位まで下がる。ハイ側デバイ スは 300 ns 以上短絡耐量がもてば，短絡破壊を起こすこ とはない。この動作によってハイ側出力も短絡フリーにし ることが可能となる。 ている。 通常アドレス期間は 1.5 µs 程度であることから，選択期 間 1.5 µs は，クロック信号に同期して信号 2 が「H」状態 PDP スキャンドライバ IC への適用 となる。1.5 µs を過ぎると信号 2 が「L」状態となり， 徐々に N1（IGBT）ゲートが下がるように制御する。これ 今回開発した，第四世代 SOI-IGBT デバイスとゲート は，N1（IGBT）の正常動作期間以外で動作しないよう制 制 御 回 路 技 術 を 適 用 し た PDP ス キ ャ ン ド ラ イ バ IC 御するためで，異常放電や端子間短絡などの予期せぬ過負 「FD3291F」について以下に紹介する。 荷状態による破壊を防止するためである。図６に出力デバ イスの短絡耐量特性を示す。 ゲート電圧を下げることにより，短絡破壊に至るまでの 時間を長くすることができる。短絡破壊するまでにゲート ４.１ 特 徴 （1） 64 ビット双方向シフトレジスタ（15 MHz クリア機能 付き） 電圧をオフすることで，ロー側出力を短絡フリーにしてい ，7 V（ロジック部） （2 ） 絶対最大電圧： 170 V（高耐圧部） る。 （3） 出力動作電圧： 30 ∼ 140 V ３.４ ハイ側出力 IGBT ゲート制御技術 （5） ドライブ電流：−0.2 A/＋1.2 A（ソース/シンク） （4 ） ロジック電圧： 5 V ハイ側出力 N2（IGBT）は，アドレス期間時に非選択波 形を出力する。図７の回路では，クロック信号に同期して （6 ） ダイオード電流：−1.2 A/＋1.2 A（ソース/シンク） （7） 外形： TQFP 100 ピン（エクスポーズドパッド） 最初，信号 4 が「L」状態になる，データ信号 3 が「L」 のとき，P2（PMOS）がオンして，ハイ側出力 N2（IG ４.２ 回路構成 BT）がオンする。選択波形から非選択波形に変化するの 図９ にブロック図を示す。回路構成は，64 ビット双方 に 300 ns ほどあれば十分なため，クロック信号に同期し 向シフトレジスタ回路部，64 ビットラッチ回路部，デー て 300 ns 後信号 4 を「H」にし，P2（PMOS）をハイイン タセレクタ回路部，トーテムポールの出力駆動回路部から ピーダンスにする。そのため，ハイ側出力 N2（IGBT）も 構成される。CLK，OC1，OC2 信号端子にはノイズ誤動 305（57） 富士時報 PDP スキャンドライバ IC Vol.78 No.4 2005 図９ FD3291F のブロック図 図１１ FD3291F のパッケージ外観 OC1 特 裏面 OC2 集 LE VDH1 CLK CLK Q1 DATA Q2 Q3 DA LE Q1 Q2 Q3 ビ CLR ッ ト シ フ ト レ ジ ス タ A/B CLR A/B セ レ ク タ L1 DO1 ∼ DO32 ビ ッ ト ラ ッ チ プサイズを示す。FD3291F は，従来製品と比較して 22 ％ のチップシュリンクを達成している。また， 図１１にパッ ケージの外観を示す。ピン配置ならび TQFP サイズが従 VDH2 セ レ ク タ DB 表面 GND DATA Q64 Q64 L64 来製品と同じため，従来品からの置換えを容易にできるよ DO33 ∼ DO64 うにしている。 GND あとがき VDL GND VDH1 VDH2 PDP スキャンドライバ IC「FD3291F」において，出力 デバイスに IGBT を用い大電流を流すことを可能とする技 図１０ 従来のスキャンドライバ IC と FD3291F のチップサイ ズ比較 術と，IGBT を使用するうえでの大きな問題である短絡破 壊回避のための技術とその製品の特徴について説明した。 これからより激化する FPD の市場競争において，PDP の高性能化や低価格化に対応すべく，スキャンドライバ IC もデバイス技術，回路技術，プロセス技術を有機的に 発展させて市場の要求に応えていく所存である。 参考文献 （1） Kobayashi, H. et al. PDP Scan Driver IC with Smart 従来のスキャンドライバ IC 面積比 1.0 今回のスキャンドライバ IC FD3291F 面積比 0.7 Gate Controlled IGBTs. IDW’04. PDP3- 3. （2 ） 澄田仁志．PDP ドライバ IC 用デバイス・プロセス技術． 富士時報．vol.77, no.5, 2004, p.350- 354. （3） 小林英登ほか．汎用 PDP スキャンドライバ IC．富士時報． 作防止用にシュミット回路が挿入されている。 ４.３ 従来の IC との比較 図１０に従来のスキャンドライバ IC と FD3291F のチッ 306（58） vol.77, no.5, 2004, p.346- 349. 富士時報 Vol.78 No.4 2005 マルチラインセンサモジュール 特 泉 晶雄（いずみ あきお） 榎本 良成（えのもと よしなり） 集 山本 敏男（やまもと としお） まえがき 図１ 測距原理 被写体 一眼レフではない，いわゆるコンパクトデジタルカメラ のオートフォーカス（AF）は，撮像素子の画像信号によ る CCD（Charge Coupled Device）コントラスト検出方 被写体距離 d 式が主流である。レンズのピント位置を無限遠から至近距 離まで移動しながら画像信号のコントラストが最も高いレ ンズのピント位置を探し出し，そのピント位置に戻って シャッタを切る方式である。しかし，フラッシュが必要な 基線長 B 暗いシーンに対しては，撮像素子の信号でピントを合わせ レンズb を持つようなコンパクトデジタルカメラでは，コントラス トの高い位置を検出することに時間がかかり，タイムラグ が長くなってしまう。このため，最近では高感度の外光 CMOS ラインイメージセンサ 像a 像b 焦点距離 f レンズa ることは難しい。また，ズーム比が高く，長焦点のレンズ パッシブ方式を組み合わせたハイブリッド AF を採用する （1） コンパクトデジタルカメラが増えてきている。外光パッシ x1 ブ方式によりピント位置を狭い範囲に限定し，その範囲に x2 限ってコントラストを検出するので時間が短縮でき，また， 感度が高いため暗いシーンに強い。ハイブリッド AF を採 用して，コンパクト銀塩フィルムカメラ並みのシャッタ切 求める。x1＋x2 をイメージセンサのセンサピッチ p を単位 として求め，これを n・p とおくと次のように表すことが れを誇るコンパクトデジタルカメラも登場している。 上記の外光パッシブ方式用の AF モジュールは，従来， できる。n は精度を上げるために補間計算をして小数まで （2 ） 一次元のラインセンサで構成されていたが，今回マルチラ インセンサにすることによって二次元の距離分布の検出が できるようになった。マルチラインセンサと新開発の専用 求める。 1 x1＋x2 n・p ＝ ＝ d B・f B・f …………………………………（1） 光学系を一体化した小型 AF モジュールについて，その構 センサ分解能をδn とすると，距離分解能δd は下式の 成と構造を紹介する。また，FPGA（Field Programma- ように距離の 2 乗に比例する。δn は被写体のコントラス ble Gate Array）で構成した DSP（Digital Signal Proc- トなどにより一定ではないが，経験的には＋ −0.06 程度の値 が期待できる。 essor）による高速演算処理を使った計測事例を紹介し， 応用分野を提案する。 δd ＝＋ − d 2・p δn …………………………………………（2 ） B・f 測距原理 マルチラインセンサモジュールの構造と特徴 図１に外光パッシブ方式の測距原理を示す。二つのレン ズによりそれぞれ結像した像 a と像 b の位相差 x1＋x2 を 相関計算により求め，被写体の距離に反比例した測定値を ３.１ モジュールの構成 図２にマルチラインセンサを搭載した AF モジュール 2 泉 晶雄 榎本 良成 山本 敏男 光応用機器，オートフォーカスモ CMOSIC プロセス，デバイスの 光応用機器，オートフォーカスモ ジュールの研究開発に従事。現在， 開発，オートフォーカス IC の研 ジュールの研究開発に従事。現在， 富士電機デバイステクノロジー株 究開発に従事。現在，富士電機デ 富士電機デバイステクノロジー株 式会社半導体事業本部半導体工場 バイステクノロジー株式会社半導 式会社半導体事業本部半導体工場 情報・電源開発部グループマネー 体事業本部半導体工場情報・電源 情報・電源開発部グループシニア ジャー。応用物理学会会員。 開発部プリンシパルエンジニア。 エンジニア。 307（59） 富士時報 特 集 マルチラインセンサモジュール Vol.78 No.4 2005 機種の外観を示す。FM6275W92 は，より小さいスペース キャリヤが回り込むが，これを最小に抑えるために非選択 に搭載する目的で，測距能力を FM6273W91 の約 6 割に ラインにバイアスをかけ，回り込むキャリヤの割合を約 し，厚さを 4.7 mm と薄く小型にした。 0.04 ％以下に抑えている。 図３に FM6273W91 の内部構造を示す。一体射出成形さ 各ラインセンサにはセンサピッチ 7 µm，片側 464 の有 れた一対のレンズ，一対の絞り，リード部分をインサート 効画素があり，1 ラインが監視する横方向の測距視野角は 成形したセンサステージ，IC チップがモジュールの構成 約 37 度である。縦方向の測距視野角は，13 ラインで約 21 要素である。IC チップはセンサステージ上に接着され， 度である。 図５に IC のブロック図を示す。左右各 13 本のラインセ リードとは金線で接続されている。 チップとレンズの間はシリコンゲルで封止されており， ンサのうち，一対のラインを選択するライン選択回路，各 このため単レンズでありながら F1.6 の明るい光学系を実 ラインセンサの同一位置の画素に共通に配置された積分回 現している。シリコンゲルは，ごみや結露からチップを保 路とサンプルホールド回路で構成されるセンサ回路，画素 護する。封止材料に透明エポキシ樹脂などの硬い材料を使 の積分状態を検出するピーク検出回路，ピーク検出に基づ うと，成形後の樹脂の収縮によってチップが縮み，温湿度 いて全画素の積分を適切なタイミングで終了させる自動積 によるストレスの変化が特性に影響する。ゲルにはこのよ 分終了回路，およびこれらを制御，駆動するためのロジッ うなストレスがなく，理想的な封止材料である。また，シ リコンゲルはレンズや絞りの材料との屈折率の差が小さい 図４ IC チップの外観 ため，ゲル封止によって内面のゴーストやフレアが低減さ 制御回路 れ，さまざまな外光条件の適応範囲を広げている。 セ ン サ 回 路 ３.２ マルチラインセンサ IC の構成 図４に IC チップの外観を示す。左右一対で配置された マ セル ンチ サラ イ ン 各 13 本のマルチラインセンサと，センサ部の上下に配置 されたセンサ回路，中央にある制御回路や温度センサで構 成されている。 セ ン サ 回 路 ライン間の不感帯を少なくするためにライン間の距離は できるだけ小さくしている。このため，隣接ラインのホト 温度センサ ダイオードから，選択されたラインのホトダイオードに 図２ マルチラインセンサモジュールの外観 図５ IC のブロック図 FM6273W91 被写体からの光 FM6275W92 レンズ 10 mm ラインセンサL1 ラインセンサR1 ラインセンサL13 ラインセンサR13 積分回路 サンプルホールド 積分回路 サンプルホールド ピーク検出回路 ピーク検出回路 アドレスデコーダ アドレスデコーダ ライン選択レジスタ AD/ EXT -END 図３ FM6273W91 の内部構造 感度 積分終了電圧 ピーク検出選択 VREF モード選択レジスタ バイアス発生回路 バイアス選択回路 セ ン サ リ セ READ ッ -CLK ト VREF センサデータ 出力制御回路 READ/ WRITE -CLK WRITE-CLK レンズ END 金ワイヤ 積分終了回路 内部リセット リセット回路 RESET 絞り Siゲル充てん センサデータ ×1，×2，×4 AFDATA （1） センサステージ ICチップ マルチラインセンサ 308（60） リード 自動積分終了 検出回路 センサデータ ×1，×2，×4 モニタデータ ×1 AFDATA （2） MDATA 富士時報 マルチラインセンサモジュール Vol.78 No.4 2005 図６ ライン選択回路 表１ マルチラインセンサモジュールの主要特性 積分回路 Bf 積 28.7 mm2 Fナンバー 1.6 最大視野角 横37°× 縦21° 0.14 cd/m2 応答時間 97 ms/中央ライン（高感度選択時） ライン数 13 1画素のサイズ 5.4 m×109 m 画素ピッチ 7 m 有効画素数 464画素/ライン×13ライン×2 チップサイズ 10.25 mm×4.3 mm モジュール （V DD＝3.3 V） 積分回路 選択信号1 ライン1 ライン1 選択信号2 ライン2 ライン2 IC チ ッ プ 選択信号3 ライン3 プロセス CMOSプロセス データ読出し 非破壊 繰返しと部分読出し可能 感 度 高感度414 V/ （lx・s） 低感度11 V/ （lx・s） ダイナミック レンジ 高感度49 dB 低感度69 dB 暗電流密度 0.12 nA/cm2 動作電圧 3.0∼5.5 V ライン3 選択信号13 ライン13 ライン13 図７ 計測事例① ク回路から構成されている 各ラインのセンサデータはモジュールからアナログ信号 として外部に出力され，Ａ-Ｄ変換されてデジタル信号処 理される。高速にセンサデータを読み出せるようにセンサ 出力端子を 2 系列パラレルに設けている。これにより左右 のセンサデータを同時に読み出すことが可能である。また， 任意の画素エリア（任意の画素数，任意の領域）のセンサ データのみを読み出す部分読出し機能があり，左右同時読 出し機能と合わせて使用することにより必要なセンサデー タを短時間に読み出すことができる。 13 ラインの選択は，積分を開始する前に外部からの選 択信号で任意に選択できる。ライン選択回路を図６に示す。 選択信号によって一つのラインを選択し，そのラインのホ 突き出している右拳の画像 （a）画像出力 トダイオードを積分回路に接続する構成である。 本モジュールの代表的な特性を表１に示す。 三次元の空間認識 マルチラインセンサモジュールを使って監視対象の距離 分布を求め，空間の状態を監視することができる。 （1） 計測事例① 左右のマルチラインセンサからの 13 ラインの画像出力 （a） に，この二つの画像から距離分布を計算し，セン を図７ サに接近するに従って白く明るく表示した距離分布を 図 ７ （b） （a） に示す。図７ の画像は，各ラインがそれぞれの明る さに最適な応答時間で光電荷の蓄積を行うので，隣り合っ （b）距離分布 たラインでも明るさが異なる。また，画像の上部のグラフ 309（61） 特 集 富士時報 マルチラインセンサモジュール Vol.78 No.4 2005 は各ラインの出力信号を示し，中央の第 7 ラインの信号を 特 集 きる。 （b） で網点部分は，画像のコ 特に濃い線で示している。図７ 姿勢の検出は，高度エアバッグシステムなどに応用でき ントラストが十分でないために，距離が精度よく計算でき る。自動車衝突時のエアバッグの展開前に，車両乗員の姿 ない部分である。 勢を把握してエアバッグの展開状態を変え，より安全な乗 図７ （a） の画像では，人が突き出している右拳の部分は暗 （b） の距離分布では， く写っていてよく分からないが， 図 ７ 員保護を目指すことができる。 （3） 計測事例③ センサにより近い距離にある一つの固まり部分として，右 車両の検出の例である。信号待ち後，前方の車両が発進 拳が白く抽出されている。コンピュータゲームのインタ （a） の する状態をフロントガラス越しに検出している。図９ フェースなどに応用できるような事例である。 画像出力の左図から右図に前方の車両が遠ざかっている。 図９ （b） の距離分布では，距離に応じた明るさで表示され （2 ） 計測事例② 人の姿勢を検出する例である。 るため，明るく表示された車両が右図では暗くなり，離れ 図８ （a） の画像で，左図に対して右図ではお辞儀をした人 ていくのが分かる。距離分布の一番手前に写っている白い （b） （a） は図８ に対応する の頭がセンサに近づいている。図８ （b） の 帯は自車両のボンネットで，距離は変化しない。図９ それぞれの距離分布であり，左図よりも右図の方の頭部は 右図で，前方車両までの距離は約 5 m である。 白く表示され，センサとの距離が近くなっていることを示 している。 モジュールはバックミラーの裏側に装着されている。こ の前方車両の発進検出は，信号待ちや渋滞時に前の車両の 人の姿勢の検出は，病院や介護施設で，被介護者や高齢 者の安全を確保するのに役立つ。介護人が，ベッドのそば 発進を知らせてくれるので，ドライバーは心にゆとりを 持って運転することができる。 から離れる必要が生じた場合に，この時点の距離分布を エアバッグや前方車両の発進検出や応用では検出の高速 ベッドの上から監視しているセンサに記憶させる。被介護 化が求められる。マイコンで距離を演算する場合は，何秒 人が起き上がろうとすれば，距離分布の差分が検出され， もかかる場合があるが，今回，モジュールからの画像出力 警報が報知されて介護人が駆けつけ，安全な離床ができる をデジタルデータで読み出しながら同時に距離分布を計算 ように被介護者をサポートする。また，高齢者がトイレな する DSP を搭載したシステムを開発した。1 画面の距離 （ 3） どで意識がなくなったときの異常な姿勢の検出にも対応で 図９ 計測事例③ 図８ 計測事例② センサから遠ざかる車 センサに近づく頭部 （a）画像出力 （a）画像出力 自車のボンネット （b）距離分布 310（62） （b）距離分布 富士時報 マルチラインセンサモジュール Vol.78 No.4 2005 図１０ 計測事例④ 検出時間である。屋外や室内照明下など明るい場合は，積 分時間がほとんどかからず，ほぼ 40 ms で 1 画面の距離分 布が検出できる。夜間でも，自動車では前照灯や尾灯に よって十分な明るさが得られるが，暗闇では赤外や可視光 特 の補助照明が必要である。 集 （4 ） 計測事例④ 二人の人物の検出例であり，DSP を搭載したシステム （a） の画像出力では人と背景の画像が混在 で検出した。図１０ して，通常の画像処理で二人の人物を抽出することは簡単 （b） の距離分布では，距離分布データに対し ではない。図１０ て，さらに補間処理，背景処理，ラベリング，抽出処理を 行うことで，二人の人物が認識できている。認識した固体 の位置にマークが入り，1/距離（m−1）の値が表示されて （a）画像出力 いる。 あとがき マルチラインセンサモジュールは原理的に新しいもので はないが，本稿に述べた技術的な工夫によって，小型で量 重心位置にマークを表示 産が可能な実用的なセンサとなっている。検出精度や認識 の確度は現段階では十分とはいえないが，アプリケーショ ンに応じた処理を導入することで改善が可能である。 今後はさらに処理を高速・高度化し，視野角を広げて， より広い分野に応用できるデバイスを目指す所存である。 参考文献 （b）距離分布 （1） アサヒカメラ．朝日新聞社．2004- 10, p.215- 223. （2 ） 泉晶雄．広角・小型オートフォーカスモジュール．富士時 報．vol.73, no.8, 2000, p.462- 465. 分布（40 点× 13 ライン）の計算時間は 40 ms である。薄 2 暮の対象物の輝度を 4.5 cd/m と想定すると，光電荷の積 （3） 泉晶雄，榎本良成．3D の空間把握が可能な小型デバイス． 第 34 回光波センシング技術研究会講演論文集．p.155- 156. 分時間は 13 ラインで約 50 ms かかり，合わせて 90 ms が 311（63） 富士時報 Vol.78 No.4 2005 プラズマ CVD 窒化膜の組成制御技術 特 成田 政隆（なりた まさたか） 横山 拓也（よこやま たくや） 市川 幸美（いちかわ ゆきみ） まえがき 成だけでは一義的に決まらず，原子の結合状態や H の量 により変化する。そのため，それらに影響を及ぼす基板温 （1） プラズマ CVD（Chemical Vapor Deposition）で生成さ れる水素を含んだ窒化アモルファスシリコン薄膜（以下， 度も重要なパラメーターとなる。 まず，主要な物性（光学ギャップ Eg，屈折率 n，抵抗 （4 ） a-SiN : H または窒化膜と記す）は，その組成により半導 体から絶縁体まで膜物性が大きく変化するため，半導体デ 率ρなど）と膜組成の関係について以下に概説する。 図 １ は膜の物性を把握するうえで重要な光学ギャップ （結晶材料のバンドギャップに対応）と，屈折率が膜組成 バイスへの用途は広い。 化学量論組成に近い絶縁膜は水分透過量が小さく，しか に対してどのように変化するかを示したものである。窒素 も低温（400 ℃以下）で成膜可能なことからデバイスの最 が 30 ％程度までは Eg の増加は比較的緩やかであるが， 終パッシベーションに用いられる。また，膜中の窒素とシ そこから 40 ％にかけては急激に増加する。同図にプロッ リコンの組成を変化させるとバンドギャップがそれに伴っ トしたデータは，ガス流量比だけでなく，異なる成膜装置 て変化し，その結果，非常に抵抗が高い領域での抵抗率の やガス圧，放電電力で堆積した膜のデータが含まれている。 制御が可能になる。こうした性質は，パワー半導体デバイ これから Eg は成膜条件には大きく依存せず，組成により （2 ） スのエッジ終端構造に適用されている。このほか，ディス ほぼ一義的に決まることが分かる。屈折率は半導体デバイ プレイ用薄膜トランジスタのゲート絶縁膜などにも用いら スのパッシベーションへの応用において膜質を評価する重 （ 3） れている。 要な指針となっている。結果は組成に対し非常によい近似 このように，プラズマ CVD により生成される a-SiN : H 膜は組成比を変えることで種々の応用に対応できる興味深 で直線的に変化し，次の実験式で表される。ここで，X は N/（Si+N）の値を表す。 い材料である。しかし，反応系が複雑であることから，そ n ＝ 4.2 − 5.7X …………………………………………（1） の成膜機構については不明の点が多い。ここでは，組成比 デバイスへの応用上，膜の抵抗率ρも重要な物性値であ を広い範囲で変化させたときの物性と成膜条件の関係につ いて報告し，それらの成膜機構を明らかにするために行っ 図１ 屈折率，光学ギャップと膜中 N 組成比の関係 ている最近の研究成果についても紹介する。 4.5 膜の組成と特性 プラズマ CVD で堆積（たいせき）される窒化膜は基本 的には非晶質材料である。絶縁物基板や絶縁膜の上でも均 一なプラズマ生成が可能な高周波放電をプラズマ源とし， 原料ガスとして SiH4-N2，SiH4-NH3，SiH4-N2-NH3，ある いはそれらを H2 などで希釈したガスを用いて成膜するの が一般的である。 屈折率 ，光学ギャップ n E g（eV） 集 Eg n （633 nm） 4 3.5 3 2.5 2 膜中の Si と N の組成は，主として材料ガスの混合比を 変えることにより行う。放電電力や周波数，ガス圧を変え 1.5 0 ると，成膜前駆体であるラジカル密度やそれらの密度比が 10 20 30 40 膜中窒素量N/ （Si＋N） （％） 50 変化し，膜組成の微調整も可能である。ただし，物性は組 成田 政隆 横山 拓也 市川 幸美 太陽電池，ウェーハプロセスの開 半導体プロセス技術の開発に従事。 半導体素子の解析技術に従事。現 現在，富士電機デバイステクノロ 在，富士電機デバイステクノロ 発に従事。現在，富士電機デバイ ジー株式会社半導体事業本部半導 ジー株式会社半導体事業本部半導 ステクノロジー株式会社半導体事 体工場プロセス開発部。応用物理 体工場 CR 技術部。日本金属学会 業本部半導体工場プロセス開発部 学会会員。 会員。 マネージャー。工学博士。電気学 会会員。応用物理学会会員。 312（64） 富士時報 プラズマ CVD 窒化膜の組成制御技術 Vol.78 No.4 2005 る。 2 種類の装置で成膜した一連のサンプルについて，膜 較的 N2 流量比の大きい条件でも N 組成は小さく，シラン 中窒素量に対するρの変化を 図 ２に示す。この結果から， 系ポリマーは発生せず，低 N 組成膜の成長に適している。 ρの値は組成（あるいは n）に対しほぼ指数関数的に増加 原料ガスによるこのような違いは成膜前駆体が変化する する。しかし，成膜装置や成膜条件により同じ組成でもρ ためと考えられるが，これまでに窒化膜について実験的に 特 の値は一けた以上変化することが分かる。これは，ρを決 前駆体を調べた結果は報告されていない。そこで，われわ 集 める主要な因子となる膜中の欠陥準位密度がこれらの条件 れはカバレッジ法を用いて各ガス系における前駆体の膜成 （ 5） （ 3） により大きく変わることによる。 長表面への付着確率を調べる実験を行った。最も一般的な カバレッジ法は，幅 1 µm 程度のトレンチを形成した Si 成膜技術 ウェーハに膜を堆積し，トレンチ内壁に沿った膜厚分布を 測定し，付着確率（η）を変化させたモンテカルロシミュ （6 ） 組成比の制御は SiH4 に対する NH3 や N2 の流量比を変 レーションとフィッティングする手法である。図４にトレ 化させて行う。図３にバッチ式のプラズマ CVD 装置を用 ンチに堆積した窒化膜の例を，また，図５に付着確率を変 い，SiH4-NH3 と SiH4-N2 の異なる原料ガス系により成膜 えたときのシミュレーションの結果を示す。この方法で得 した場合のガス流量比に対する膜中の N/Si 組成比の変化 を示す。ここで，ガス圧は 233 Pa，放電電力は 655 W と した。SiH4-NH3 系においては化学量論組成（Si3N4）近傍 から低 N 組成の膜まで制御できるが，N/Si ＝ 0.25 以下の られた結果は以下のとおりであった。 （1） SiH4-NH3 系：η＝0.08 の 1 種類の成膜前駆体でフィッ ティング （2 ） SiH4-N2 系：η＝0.8 と 0.05 の 2 種類の前駆体を考慮す 低 N 組成膜を成膜するような場合は，シラン系ポリマー ることによりフィッティング が発生しやすくなる問題がある。一方，SiH4-N2 系では比 Kushner は窒化膜の場合についてプラズマ CVD のシ ミュレーションを行い，SiH4-NH3 系では，SiH3−n（NH）n および SiH3（ともにη＝ 0.05−0.1） ，また SiH4-N2 系では 図２ 抵抗率と膜中Ｎ組成比の関係 SiH（η＝ 0.8） ，および SiH3，N，NH（η＝ 0.05）を成膜 104 平行平板型枚葉式装置 チューブ型多層電極装置 図４ 窒化膜によるトレンチ内壁のカバレッジ 抵抗率ρ（Ω・cm） 103 a-SiN : H膜 （0.5 m） 102 101 0.7 m 100 0 10 20 30 40 膜中窒素量N/ （Si＋N） （％） 50 図３ 膜中Ｎ組成比と原料ガス流量比の関係 図５ シミュレーションによるカバレッジ η＝0.1 1 η＝0.8 膜中窒素組成比 N/Si 0.8 SiH4＋NH3系 SiH4＋N2系 0.6 0.4 0.2 0 0 0.2 0.4 0.6 0.8 1 ガス流量比 N2 （ / SiH4＋N2） ，NH3 （ / SiH4＋NH3） 313（65） 富士時報 プラズマ CVD 窒化膜の組成制御技術 Vol.78 No.4 2005 （ 7） りが見られる。高温領域での傾きは伝導の活性化エネル 前駆体と予想した。 今回得られた結果は Kushner の予想を裏づけた結果と ギー（Ea）に対応し，バンドギャップ，電子状態密度分 なり，窒化膜の成膜機構に関する実験的な検証を与えるも 布などの微細な構造を反映している。このように求めた のとなった。 Ea の値は約 0.8 eV となり，a-Si 膜の値とほぼ同じである （1） このように窒化膜の成膜機構が明らかになってくると， ，熱励起された電子によるバンド伝導 ことからも（表２） 例えば図３に示される原料ガス比と膜組成比の直線的な関 と考えられる。これに対し，単層膜の室温近傍での振舞い 係を以下のように説明することができる。SiH4-NH3 系を は異なる伝導機構によるものと推定される。しかし，図７ 例にとると，成膜前駆体であるラジカル種の生成はプラズ に示すように，単層膜でも低い電界（20 kV/cm）で測定 （ 7） マ中で以下の反応によって生成すると考えられる。 SiH4 ＋ e / SiH3 ＋ H ＋ e ［k1］ ……………………（2 ） 図６ 高電界印加時の導電率のアレニウスプロット（単層膜と 積層膜の比較） NH3 ＋ e / NH2 ＋ H ＋ e ［k2］ ……………………（3） SiH3 ＋ NH2 / SiH2（NH2）＋ H ［k3］ ……………（4 ） −5.0 k1，k2，k3 は各反応の反応係数を表す。これらのラジカ ルについて定常状態でのレート方程式から以下の連立方程 式が求まる。 k1NS Ne-DS n S - k3 n S n N ＝ 0 ……………………………（5） k2NNNe-DN n N - k3 n S n N ＝ 0 ……………………………（6 ） k3 n S n N - DSNn SN ＝ 0 ……………………………………（7） ただし，n はラジカル密度，N は原料分子密度，D は電極 への拡散損失の割合，添字 S，N，SN，e はそれぞれ SiH4， SiH4-NH3系 SiH4-NH3系（積層） SiH4-N2系 SiH4-N2系（積層） −6.0 logσ（Ω−1・cm−1） 集 ，電子に関する諸量を表す。これを解 NH3，SiH2（NH2） −7.0 −8.0 −9.0 −10 −11 くと， −12 nSN/nS ＝ k3 k2 NNNe/DSNDN ……………………………（8） 2 2.5 3 3.5 1,000 / T（K−1） が得られる。前述のように SiH2（NH2）と SiH3 がおのお の基板に拡散していき，膜として堆積するから，nSN/nS は膜中の N と Si の組成比に比例すると考えられる。ガス （8） 圧，電子温度が大きく変化しない場合には式 の k3 ，k2 ， 表２ 活性化エネルギー（ E a）の比較 DSN，DN は定数と見なせるから，この結果は，N/Si が NN と Ne，すなわち，NH3 の流量と放電電力（ただし，電子 成膜方法 密度が電力に比例すれば）に比例することを意味し，図３ PE-CVD の実験結果に対応している。 電気的特性 原料 （ガス，ソース） 光学的特性 E a（eV） n Eg 単層 積層 SiH4/NH3 3.16 2 0.80 0.77 SiH4/N2 3.22 1.98 0.77 0.78 電子線蒸着後 Siインゴット 3.84 1.55 0.37 0.72 熱処理後 Siインゴット 3.75 1.7 0.69 0.77 a-SiN : H 膜の抵抗率は重要な特性の一つであるが，抵 抗率の温度特性と電界依存性から伝導機構に関して考察す 図７ 単層膜の導電率のアレニウスプロット（高電界と低電界 印加時の比較） ることができる。表１に示される A ∼ D の 4 種類の n ＝ 3.0 近傍の a-SiN : H 膜をくし歯形電極上に成膜し，25 ℃ から 190 ℃の間で電流−電圧特性を測定した。ここで，積 層膜とは a-SiN −5.0 : H 膜上に n ＝ 2.0 の高抵抗 SiN 膜を成膜 SiH4-NH3系（50 kV/cm） SiH4-NH3系（20 kV/cm） SiH4-N2系（50 kV/cm） SiH4-N2系（20 kV/cm） −6.0 した構造である。ここで，図６に電界強度＝ 50 kV/cm で 測定した導電率のアレニウスプロットを示す。これにより， 90 ℃以上の高温領域ではそれぞれのサンプルの間に差は みられないが，室温近傍では単層膜のみ導電率の跳ね上が 表１ 電気特性評価用サンプルの構造 logσ（Ω−1・cm−1） 特 −7.0 −8.0 −9.0 −10 −11 サンプル 原料ガス 単 層 積 層 SiH4/NH3 A B SiH4/N2 C D 314（66） −12 2 2.5 3 1,000 / T（K−1） 3.5 富士時報 プラズマ CVD 窒化膜の組成制御技術 Vol.78 No.4 2005 した場合は，跳ね上がりはほとんど見られない。このよう いただければ幸いである。 に，ここでみられる室温での伝導機構は，電界によって強 調され，負の温度特性を示し，さらに表面の欠陥密度に よっても強調される（積層膜の効果）と推定すると， Frenkel-Pool 伝導が起こっている可能性が高い。 参考文献 （1） 市川幸美ほか．プラズマ半導体プロセス工学，内田老鶴圃， 集 2003. すなわち，室温で高電界の条件下での伝導は表面近傍で （2 ） Osenbach, J. W. ; Knolle, W. R. Semi-Insulating Silicon の欠陥に起因する。したがって，このような条件で抵抗率 Nitride（SinSiN） as a Resistive... . IEEE Trans. Electron の精密な制御が要求される場合は，表面の欠陥密度の抑制 Devices, vol.37, no.6, 1990, p.1522- 1528. が重要であることが分かる。 （3） Street, R. Hydrogenated amorphous silicon. Cambridge University Press. 1991. あとがき （4 ） 市川幸美，成田政隆．プラズマ CVD 準絶縁性アモルファ スシリコン窒化膜の組成制御技術．応用物理．vol.71, no.7, プラズマ CVD 窒化膜は今日では半導体デバイスにとっ 2002, p.895- 896. ては欠かせない材料になっている。しかし，その成膜機構 （5） 藤掛伸二ほか．プラズマ CVD による a- SiN：H 堆積にお についてはいまだに明らかになっていない事柄が多い。こ けるラジカルの実効付着係数の測定．電気学会論文誌 A， れはプラズマ内および膜成長表面での反応が複雑なことに 起因する。今後要求されてくる膜物性の高度な制御のため には，これらを解明するための基礎的な研究が必要になる。 本稿では，そうした研究の一環として行っている基礎研 究について紹介した。まだ研究は緒に就いたばかりである vol.125, no.6, 2005. （6 ） Akiyama, Y. et al. Shape of Film Grown on Microsize Trenches... . Jpn. J. Appl. Phys., vol.34, 1995, p.6171- 6177. （7） Kushner, M. J. Simulation of the gas-phase process... . J. Appl. Phys. vol.71, no.9, 1992- 05- 01. が，窒化膜の適用を考えるうえでの設計開発の一助にして 解 説 インダクタ 【関連論文： p.286-289】 インダクタはその特性上，流れる電流を保持するよ うに働くデバイスであり，スイッチング電源に用いら れる。 インダクタのコアとして用いられるフェライトは一 の特性を維持する素材が求められる。 電源の電力変換効率の改善には，以下に記すインク タの損失を低減することが必要となる。 （1） コアロス（鉄損） 般の金属磁性材料に比べ比抵抗がきわめて高いことが （2 ） コイルの損失（銅損） 特徴である。 （3） 漏れ磁束に起因する損失 スイッチング電源に用いられるインダクタ用フェラ イトコアに要求される特性として，コアロスが小さい こと，飽和磁束密度が高いことがある。特に携帯機器 特 （4 ） 近接効果・表皮効果に起因する損失 これらの損失を低減するため，フェライト材料，コ ア形状，巻線材料の選定が必要である。 は内部温度が高くなる場合が多く，高温においてもこ 315（67） 富士時報 Vol.78 No.4 2005 パワー CSP バンプ設計のシミュレーション技術 特 桐畑 文明（きりはた ふみあき） 安部 信一（あべ しんいち） 吉田 泰樹（よしだ やすき） まえがき バンプ構造と熱応力 近年，民生用途のみならず車載用電子機器においても， 一層の小型化に対応可能なチップサイズパッケージ（CSP） 図 ３ に，CSP の熱応力シミュレーションのモデルを示 す。1/2 対称の三次元解析を実施した。Cu ポストは Si 表 （1）∼（3） が注目されるようになった。CSP は，図１に示すように， 面に接合させバンプ形状は円柱状と単純化してある。基板 ウェーハレベルで Si チップ表面に絶縁膜を介して再配線 は 1.0 mm 厚さのセラミックスからなる。樹脂がモール 層と Cu ポストが形成され，樹脂で気密封止される。樹脂 ド・キュアされる温度 180 ℃を応力ゼロとして解析をス 表面に露出した Cu ポストには，ウェーハから切り離され タートし，180 ℃/25 ℃/−40 ℃へ冷却後 130 ℃へ昇温 たチップをプリント基板に実装するために，鉛（Pb）フ のヒートサイクルストレスを 10 サイクルまで繰り返し加 リーはんだバンプが形成されている。この後，ウェーハは えた。 ダイシングによりチップ化される。このように，CSP は チップサイズは 2.35（W）× 3.68（L）× 0.35（t）mm3 チップの大きさがそのままパッケージの大きさになること で，3 × 4 配置 12 バンプと 3 × 5 配置 15 バンプ，バンプ から，従来の表面実装（SMD）パッケージに比べ，実装 高さ 100 µm と 150 µm，アンダーフィルの有無を設計パラ 。 効率は 2 倍以上になる（図２） メータとした。Pb フリーはんだ（Sn- Ag- Cu）バンプ このように，CSP は実装効率を飛躍的に高めることを の−40 ∼＋130 ℃の温度変化に伴う熱ひずみ発生と熱疲労 可能にするが，車載用途を考える際には，①大きな動作温 寿命の推定を試みた。各種材料の線膨張係数，弾性率など 度範囲での Si チップと基板の間の熱膨張係数差を吸収す の物性値はあらかじめ測定，もしくは文献値を用いた。バ るためのバンプ構造の最適化や樹脂と基板間に充てんされ ンプの高さを比較的高く設定したのは，車載用途として十 るアンダーフィルの効果，②パワーを処理するチップの放 分なヒートサイクル耐量を確保するためである。バンプ材 熱に関してバンプ構造の影響を明らかにしておく必要があ 料の温度変化に相当したひずみの変化範囲と繰返し疲労寿 る。ここでは，車載用パワー CSP のバンプ構造の熱応力 および熱放散についてシミュレーションを活用して調べた 図２ CSP と SMD の実装効率の比較 設計的指針を概説する。 実装効率＝ 図１ CSP の工程と要部断面図 CSP 1.0 ウェーハ Pbフリー はんだバンプ Cuポスト 0.5 再配線層 樹脂 絶縁膜 Al チップ面積 端子を含む床面積 実装効率 集 SMD パッシベーション膜 Si ウェーハ断面 年代 桐畑 文明 安部 信一 吉田 泰樹 パワーデバイスの研究開発，解析 機械系シミュレーション技術の開 スマートパワーデバイスの開発・ 技術，組立技術の開発に従事。現 発に従事。現在，富士電機アドバ 設計に従事。現在，富士電機デバ 在，富士電機デバイステクノロ ンストテクノロジー株式会社生産 イステクノロジー株式会社半導体 ジー株式会社半導体事業本部半導 技術研究所。精密工学会会員。 事業本部半導体工場自動車電装開 体工場アセンブリ開発部次長。理 学博士。応用物理学会会員。 316（68） 0 CSP断面 発部。 富士時報 パワー CSP バンプ設計のシミュレーション技術 Vol.78 No.4 2005 命の実測値（S-Nf 曲線）を図４に示す。得られた S-Nf 曲 が大きい場所は，セラミック基板との接合部で熱応力の集 （4 ） 線は，文献値と類似している。 中が起こっていることを示している。チップコーナー部の 図５ に，−40 ∼＋130 ℃ヒートサイクル 10 サイクル時 バンプで応力集中が起こりやすいと予想していたが，セラ のバンプに発生するひずみ範囲の様子を示す。ひずみ範囲 ミック基板の場合，アンダーフィルの有無や性質の違いで 特 応力集中箇所が変化することが新たに分かった。セラミッ 集 図３ CSP の熱応力シミュレーションモデル ク製に比べ線膨張係数の大きいプラスチック製プリント基 板では，明らかにチップコーナー部のバンプに大きな応力 1/2対称3x5配置モデル 集中が起きるし，基板の厚さが厚くなるほど応力集中も大 はんだバンプ きくなることも分かった。 図６に，セラミック基板でのヒートサイクル 10 サイク Si ル時点での相当ひずみ範囲とバンプ設計パラメータの関係 対称面 5 7 .1 1 Cuポスト を示す。この計算手順は，5 ∼ 10 サイクル程度計算を繰 m m m 8m り返すことでひずみ変化が飽和してくることによる。アン 3.6 ダーフィルなしでの相当ひずみ範囲から，12 バンプより モデル1 15バンプ アンダーフィル材A バンプ高さ150 m モデル2 モデル3 15バンプ 15バンプ アンダーフィル材B アンダーフィルなし バンプ高さ150 m バンプ高さ150 m ス ク ミッ ことが分かる。また，樹脂とセラミック基板間に充てんさ れるアンダーフィルは，バンプの応力集中を大幅に低減さ せる効果を持つ。 セラ 図７に，バンプのヒートサイクル寿命の推定結果を示す。 樹脂 この寿命は，図６の相当ひずみ範囲結果を図４のはんだの アンダーフィル Si 15 バンプと，バンプ数を増やすと応力集中が緩和される 図６ ヒートサイクル時にバンプに発生する相当ひずみ範囲 （− 40 ∼＋ 130 ℃）Δεeq 図４ Pb フリーはんだバンプの繰返し疲労寿命曲線 1.2 相当ひずみ範囲 Δεeq（％） 相当ひずみ範囲 Δεeq（％） 10 モデル0 モデル3 1 モデル2 モデル1 1 0.8 0.6 0.4 0.2 0 0.1 0.1 1 10 N f（相対値） 疲労サイクル数 モデル0 モデル1 モデル2 モデル3 アンダー フィルなし アンダー フィル材A アンダー フィル材B アンダー フィルなし 100 12バンプ 15バンプ 図５ ヒートサイクル時にバンプに発生するひずみの様子 モデル0（12バンプ） 解 析 モ デ ル セラ モデル1（15バンプ） アンダーフィル材A アンダーフィルなし ミッ ク基 モデル2（15バンプ） モデル3（15バンプ） アンダーフィル材B アンダーフィルなし 最大ひずみのバンプ 最大ひずみのバンプ 板 Si 樹脂モールド 最大ひずみのバンプ アンダーフィル 最大ひずみのバンプ 相 当 ひ ず み 範 囲 分 布 317（69） 富士時報 パワー CSP バンプ設計のシミュレーション技術 Vol.78 No.4 2005 図７ バンプの繰返し熱疲労寿命と設計パラメータの関係 図９ 0.4 W 発熱時の各部位での定常状態温度分布 全体表示 Si，Cu，バンプ部表示 セラミックス裏面 Tb2＝143.5 ℃ 140 ℃ Tb1＝143.6 ℃ 35 アンダーフィル材A 特 推定寿命（相対値） ：12バンプ ：15バンプ 25 Tjmax＝144.3 ℃ アンダーフィル材B 20 140∼145 ℃ 5 deg範囲の分布 15 143∼145 ℃ 2 deg範囲の分布 144∼145 ℃ 1deg範囲の分布 10 5 アンダーフィルなし 図１０ アンダーフィルなしでの 0.4 W 発熱時の各部温度のバ 0 0 50 100 150 200 ンプ高さ依存性 250 バンプ高さ（ m） 150 チップ表面最大温度 チップ裏面中央部 セラミック基板表面 セラミック基板裏面 148 図８ CSP の伝熱シミュレーションモデル 出力段パワーMOS 制御回路部 Tj （発熱ゼロ） 発熱部（0.4W）: セラミックス 140 ℃ 温度/0.4W（℃） 集 30 Siチップのみ表示 146 144 142 140 樹脂 Si モデル全体図 アンダー フィル バンプ 138 100 チップ表面と発熱部 200 300 はんだバンプ高さ（ 400 500 m） S-Nf 曲線の寿命に読み換えたものである。バンプの高さ が高いほど寿命が長くなり，かつ，アンダーフィルは寿命 あとがき を飛躍的に延ばす働きをしている。また，アンダーフィル の物性値（主に，線膨張係数）の違いで寿命が大きく変わ ることも重要な結果である。 ここでは，車載用パワー CSP のバンプの構造に関係す る熱応力と熱放散の挙動をシミュレーションを適用して調 バンプ高さと熱放散 べた。バンプ材料そのものの繰返し熱疲労寿命は，アン ダーフィルありで 150 µm の高さがあれば，バンプ直径の バンプ高さが高いほど熱応力は基板の影響を和らげる作 低下や実装時のバンプ形状変化などの製造ばらつき要因が 用があることが分かったが，一方では，チップからの熱放 あっても，実使用で十分なヒートサイクル耐量を持つと予 散が悪くなる。図８に，セラミック基板で 15 バンプ配置， 測できた。また，熱放散においてもセラミック基板温度 バンプ高さ 150，300，400 µm の場合のチップ温度上昇の 140 ℃で 0.4 W のパワーの処理が可能であることが分かっ 三次元伝熱シミュレーションモデルを示す。チップの出力 た。 段パワー MOS（Metal-Oxide-Semiconductor）部に 0.4 W の発熱を与えた。 図９に，セラミックス裏面側が 140 ℃の高温で一定に保 今後，本シミュレーション技術を，CSP の微細構造を 考慮した熱応力挙動の解析へ展開し，パワー CSP の高信 頼性設計に役立てていく所存である。 持されている場合を想定し，セラミックス，バンプ，チッ プの温度分布を示す。バンプを介しての熱放散が起こって いることが分かる。しかし，バンプ高さが高くなると熱放 散は弱くなる。この様子を図１０に示す。ここでは，最悪の 参考文献 （1） 塚田裕．2010 年に向けてのマイクロ接合・アセンブリ技 術の展開．Mate 1998. p.25- 32. ケースとしてアンダーフィルなしの場合の計算結果を示す。 （2 ） 高密度実装の最新動向．東レリサーチセンター．2004. チップの最高温度は，150 µm バンプで 144.35 ℃，400 µm （3） 川合有ほか．熱・振動複合環境下における信頼性評価に関 バンプで 145.41 ℃となり 1.06 deg の温度上昇になるが， 接合部温度（Tj）<150 ℃となり 0.4 W の発熱を十分処理 し得ることが分かった。 318（70） する研究．Mate 2005. p.319- 324. （4 ） 細井拓也ほか．鉛フリーはんだ接合部の低サイクル疲労寿 命におよぼすクリープの影響．Mate 2004. p.29- 34. 主要営業品目 富士電機システムズ株式会社 情報・通信・制御システム，水処理・計測システム，電力システム，放射線管理システム，FA・物流システム，環境シス テム，電動力応用システム，産業用電源，車両用電機品，クリーンルーム設備，レーザ機器，ビジョン機器，電力量計， 変電システム，火力機器，水力機器，原子力機器，省エネルギーシステム，新エネルギーシステム，UPS，ミニ UPS 富士電機機器制御株式会社 電磁開閉器，操作表示機器，制御リレー，タイマ，ガス関連機器，配線用遮断器，漏電遮断器，限流ヒューズ，高圧受配 電機器，電力制御機器，電力監視機器，交流電力調整器，検出用スイッチ，プログラマブルコントローラ，プログラマブル 操作表示器，ネットワーク機器，インダクションモータ，同期モータ，ギヤードモータ，ブレーキモータ，ファン，クーラ ントポンプ，ブロワ，汎用インバータ，サーボシステム，加熱用インバータ 富士電機デバイステクノロジー株式会社 磁気記録媒体，パワートランジスタ，パワーモジュール，スマートパワーデバイス，整流ダイオード，モノリシック IC， ハイブリッド IC，半導体センサ，サージアブソーバ，感光体，画像周辺機器 富士電機リテイルシステムズ株式会社 自動販売機，コインメカニズム，紙幣識別装置，貨幣処理システム，飲料ディスペンサ，自動給茶機，冷凍冷蔵ショーケー ス，カードシステム 富 士 時 報 第 ７８ 巻 第 ４ 号 平 成 平 成 17 年 6 月 30 日 17 年 7 月 10 日 印 刷 発 行 定価 735 円 （本体 700 円・送料別） 編集兼発行人 原 嶋 孝 一 発 行 所 富士電機ホールディングス株式会社 技 術 企 画 部 〒141 -0032 東 京 都 品 川 区 大 崎 一 丁 目 1 1 番 2 号 （ゲートシティ大崎イーストタワー） 編 集 室 富士電機情報サービス株 式 会 社 内 「富士時報」編集室 〒151 -0053 東京都渋谷区代々木四丁目 30 番 3 号 （新宿コヤマビル） 電 話（03）5388 − 7826 FAX（03）5388 − 7988 印 刷 所 富士電機情報サービス株式会社 〒151 -0053 東京都渋谷区代々木四丁目 30 番 3 号 （新宿コヤマビル） 電 話（03）5388 − 8241 発 売 元 株 式 会 社 オ ー ム 社 〒101 -8460 東京都千代田区神田錦町三丁目 1 番地 電 話（03）3233 − 0641 振替口座 東京 6−20018 2005 Fuji Electric Holdings Co., Ltd., Printed in Japan（禁無断転載） 320（72） 富士時報論文抄録 半導体の現状と展望 藤平 龍彦 富士時報 金田 裕和 U4 シリーズ IGBT モジュール 久祢田 修一郎 Vol.78 No.4 p.250-255（2005） 原口 浩一 富士時報 宮下 秀仁 小野澤 勇一 Vol.78 No.4 p.256-259（2005） 世界の生活水準の向上と経済発展，これらと地球環境の保護を両 汎用インバータや無停電電源装置に代表される電力変換機器は， 立させるためには，電力の利用効率を高めなければならない。富士 常に高効率化・小型化・低価格化・低騒音化が要求されている。こ 電機は，パワーエレクトロニクス機器の利用拡大と，その電力利用 のインバータ回路に用いられる電力変換素子にも高性能化・低価格 効率の改善，省資源化を通して世界の電力消費量の増大抑制に貢献 化・高信頼性が求められており，第四世代 IGBT モジュール（S シ するために，パワー半導体製品の性能向上，小型化，高信頼化，低 リーズ）に対して大幅に特性改善された第五世代 IGBT モジュール コスト化を進めてきている。本稿では，富士電機の代表的な半導体 （U シリーズ）の開発を行った。本稿では，ノイズ対策とさらなる 製品であるパワーモジュール，パワーディスクリート，パワー IC 特性改善のために U4 シリーズを開発したので，最新の素子技術と について，その現状と展望を紹介する。 その製品系列について紹介する。 小容量 IGBT モジュール 産業用大容量 IGBT モジュール 小松 康佑 富士時報 早乙女 全紀 井川 修 Vol.78 No.4 p.260-263（2005） 電力変換装置に使用されるパワーモジュールは，常に低損失化・ 小型化・軽量化が求められている。この要求に対し，家電製品など の低出力の負荷に対応する小容量 IGBT モジュール「Small-Pack」 西村 孝司 富士時報 柿木 秀昭 小林 孝敏 Vol.78 No.4 p.264-268（2005） 富士電機は，近年，多様化するニーズにきめ細かく対応するため， 最近市場が伸長している大容量分野への製品展開を図るべく開発を 積極的に行ってきた。銅ベースを用いた 1,200 V および 1,700 V の 「Small-PIM」を開発した。主な特徴は次のとおりである。 耐 圧 を 有 し ， 600 ∼ 3,600 A の 電 流 容 量 を 持 つ 産 業 用 大 容 量 モ （1） 定格電圧・電流：10 ∼ 50 A/600 V，10 ∼ 35 A/1,200 V ジュールを開発した。パッケージは，130 × 140（mm），190 × （2 ） 小型・軽量化：同定格の従来製品に比べ，取付け面積 25 ％低 140（mm）のサイズを持ち，1 in 1 および 2 in 1 モジュールを構成 減，銅ベースレス構造の採用により，質量 87 ％低減および低コ する。 スト化 （3） 環境規制への対応（鉛フリーパッケージ） 鉛フリー IGBT モジュール 西村 芳孝 富士時報 大西 一永 自動車用ワンチップイグナイタ 望月 英司 Vol.78 No.4 p.269-272（2005） 近年，環境問題への対応から，エレクトロニクス実装において従 逸見 徳幸 富士時報 高橋 作栄 山本 毅 Vol.78 No.4 p.273-276（2005） 富士電機は， 自動車イグニッションシステム用イグナイタとし 来の鉛はんだの代替として鉛フリーはんだの実用化が始まっている。 て，スイッチング素子である IGBT と自己分離型構造の制御部をシ このような背景から，IGBT パワーモジュールにおいても鉛フリー リコンチップ上に集積したワンチップイグナイタ「F5025」を 1998 化が望まれている。絶縁基板の熱膨張係数を最適化したこと， 年に量産化した。本稿ではその後系列化を進めてきた製品を紹介す SnAgIn はんだを使用することで優れた信頼性を確保した鉛フリー る。具体的には高クランプ電圧の「F6007L」 ，過熱保護機能を搭載 IGBT モジュールの実用化に成功したので報告する。 した「F6008L」 ，面実装パッケージの「F6010L-S」などである。 超小型インテリジェントパワースイッチ ショットキーバリヤダイオード 木内 伸 森本 哲弘 富士時報 吉田 泰樹 岩水 守生 Vol.78 No.4 p.277-281（2005） 富士時報 一ノ瀬 正樹 掛布 光泰 Vol.78 No.4 p.282-285（2005） 自動車電装システムの小型化に対応するため，パワー半導体と， 高効率，低損失化が要求されるスイッチング電源では，電子機器 従来システム側で付加していた周辺保護回路・制御回路をワンチッ の小型・軽量化が求められる。特に携帯小型機器・充電器などは， プ化し，そのパッケージに CSP（Chip Size Package）を適用した その市場が伸長する中で半導体への小型化・薄型化要求が強く，こ 超小型 IPS（Intelligent Power Switch）F5054H を開発したので紹 の要求に対応したのが 2 端子 SD 型パッケージである。今回，4A 介する。本製品は，過電流・過電圧・過熱などの保護回路，自己診 定格・低 VF 特性・低 IR 特性のショットキーバリヤダイオード 断，状態出力回路をパワー MOSFET（Metal-Oxide-Semiconduc- （SBD）を系列拡充した。一方で，高電圧の低容量電源用途には tor Field-Effect Transistor）とワンチップ化し，その実装面積を従 120 ∼ 200 V SBD のリードパッケージも系列拡充した。両系列と 来の SOP-8 パッケージ IPS に比べ 70%ダウンした 8.4 mm2 を実現 もに，ウェーハ仕様，バリヤメタルを最適設計・製品化したので， している。 その概要について紹介する。 Abstracts (Fuji Electric Journal) Fuji Electric’s Semiconductors : Current Status and Future Outlook U4-series of IGBT modules Kouichi Haraguchi Shuji Miyashita Yuichi Onozawa Tatsuhiko Fujihira Hirokazu Kaneda Shu-ichiro Kuneta Fuji Electric Journal Vol.78 No.4 p.256-259 (2005) Fuji Electric Journal Vol.78 No.4 p.250-255 (2005) Power conversion equipment, as typified by general-purpose inverters and uninterruptible power supplies, are subject to never-ending requests for higher efficiency, smaller size, lower cost and less acoustic noise. Power semiconductor devices used in inverter circuits are also required to have higher performance, lower cost and higher reliability. Accordingly, a 5th generation IGBT module (U-series), which provides much-improved performance compared to the 4th generation IGBT module (S-series), has been developed. This paper describes the U4-series, developed to realize stronger anti-noise performance and improved characteristics, and also introduces the product line-up and latest device technology incorporated in this series. In order to raise the standard of living and promote economic development throughout the world while simultaneously protecting the global environment, the usage of electric power must become more efficient. Fuji Electric has been improving the performance, compactness, reliability and cost of its power semiconductor products so as to help limit the increase in global consumption of electric power through expanding the use of power electronic equipment, improving power conversion efficiency, and reducing the use of resources. This paper presents the current status and future outlook of Fuji Electric’s main products: power modules, power discretes and power ICs. High-power IGBT Modules for Industrial Use Small-Pack and Small-PIM IGBT Modules Takashi Nishimura Kousuke Komatsu Hideaki Kakiki Takatoshi Kobayashi Fuji Electric Journal Vol.78 No.4 p.264-268 (2005) In response to a diversifying array of market needs, Fuji Electric has recently been actively developing products for the growing market of high-power devices and equipment. We have developed a series of industrial-use high-power IGBT modules having breakdown voltages of 1,200 V and 1,700 V and current capacities ranging from 600 to 3,600 A. The package sizes are 130 × 140 (mm) and 190 × 140 (mm), and modules are provided in 1-in-1 and 2-in-1 configurations. Masayuki Soutome Lower loss, smaller size and lighter weight are never-ending requests for the power modules used in power conversion equipment. In response, Fuji Electric has developed the small-pack and small-PIM series of IGBT modules for low output loads such as consumer electronic appliances. The main features of these modules are listed below. （1）Rated voltage and current : 10 to 50 A/600 V, 10 to 35 A/1,200 V （2 ）Small-size and light weight : Compared to prior products having the same ratings, the space required for installation has been reduced by 25%, and due to the use of a structure that does not have a copper base, weight has been reduced by 87% and the cost decreased. （3）Compliance with environmental regulations (lead-free package) A Self-isolated Single-chip Ignitor Series for Automobiles Lead-free IGBT Modules Noriyuki Hemmi Yoshitaka Nishimura Sakuei Takahashi Tsuyoshi Yamamoto Osamu Ikawa Fuji Electric Journal Vol.78 No.4 p.260-263 (2005) Kazunaga Ohnishi Eiji Mochizuki Fuji Electric Journal Vol.78 No.4 p.273-276 (2005) Fuji Electric Journal Vol.78 No.4 p.269-272 (2005) In 1998, Fuji Electric began mass-producing the F5025, a singlechip ignitor that integrates an IGBT switching element and a self-isolated control unit onto a silicon chip for use in automotive ignition systems. This paper introduces the subsequent products developed to expand this product series, focusing specifically on the F6007L, featuring a high clamp voltage, the F6008L, equipped with an overheat protection function, and the F6010L-S, housed in a surface-mount package. In response to environmental problems, lead-free solder has recently begun to be used instead of the conventional lead-content solder in the mounting of electronic components. Accordingly, it is desired for IGBT modules to also be made without any lead content. By optimizing the coefficient of thermal expansion of the insulating substrate and by using SnAgIn solder, Fuji Electric has successfully achieved practical application of lead-free IGBT modules. Schottky Barrier Diode Series Super-small Intelligent Power Switch Tetsuhiro Morimoto Masaki Ichinose Mitsuhiro Kakefu Shin Kiuchi Yasuki Yoshida Morio Iwamizu Fuji Electric Journal Vol.78 No.4 p.282-285 (2005) Fuji Electric Journal Vol.78 No.4 p.277-281 (2005) Smaller and lighter weight electronic devices are in demand for application to switching power supplies, where higher efficiency and lower loss are required. Especially in the growing markets for compact mobile devices and battery chargers, there is strong demand for smaller and thinner semiconductors. The 2-pin SD package has been applied in response to these demands. Fuji Electric has recently expanded its series of 4 A-rated, low VF, low IR Schottky barrier diodes (SBDs). Meanwhile, Fuji Electric has also expanded its series of 120 to 200 V SBD lead packages for application to high voltage, low-power power supplies. This paper presents an overview of the products of both series, having been developed by optimizing the respective wafer specifications and barrier metal designs. This paper introduces Fuji Electric’s F5054H, a super-small intelligent power switch (IPS). Developed to support the trend toward increasingly smaller automotive electronic systems, the F5054H integrates a power semiconductor and peripheral protection and control circuitry (which previously had been added separately to conventional systems) into a single chip and it fits in a chip-size package (CSP). It integrates protection circuitry for over-current, over-voltage and over temperature protection, a self-diagnosis function, and a status output circuit together with a power MOSFET (metal-oxide-semiconductor field-effect transistor) into a single chip and requires a mounting area of only 8.4 mm2, which is a 70 % reduction compared to the conventional SOP-8 package IPS. マイクロ電源 佐野 功 富士時報 2 チャネル電流モード同期整流降圧電源 IC 林 善知 江戸 雅晴 Vol.78 No.4 p.286-289（2005） 富士電機では携帯機器の小型化・薄型化の要求に合った，インダ 中森 昭 富士時報 野中 智己 一岡 明 Vol.78 No.4 p.290-293（2005） 近年，ディジタル家電機器の普及が進んでいる。特に，日本では， クタと制御 IC を一体化したマイクロ電源「FB6800 シリーズ」を 2003 年から地上波ディジタル放送が開始され，2011 年には，すべ 開発したので紹介する。リチウムイオンバッテリー 2 セル用の入力 てのテレビがディジタル化へシフトされ，ディジタルテレビがネッ 電圧範囲で，さまざまな出力電圧に対応するため降圧，昇圧，反転 トワーク社会の中心となる見込みである。急速に普及しているディ 昇圧を行うコンバータ用に 7 種類のマイクロ電源を製品化した。マ ジタルテレビのチューナ用電源として，CPU 用に適した 2 チャネ イクロ電源は比較的実装面積が大きくなるインダクタを内蔵し，外 ル電流モード同期整流降圧電源 IC「FA7731F」を開発したので， 形サイズを 3.5 mm × 3.5 mm，厚さ 1 mm を実現しており，セット その概要を紹介する。 の小型化・薄型化に寄与できる。 擬似共振電源制御 IC 丸山 宏志 富士時報 城山 博伸 PDP アドレスドライバ IC 打田 高章 Vol.78 No.4 p.294-298（2005） 川村 一裕 富士時報 福知 輝洋 野口 晴司 Vol.78 No.4 p.299-302（2005） 近年，地球温暖化問題が注目され，電気製品全般での省エネル 現在，PDP（Plasma Display Panel）市場は，順調に拡大してき ギー化要求が年々厳しさを増している。富士電機では 500 V 高耐圧 ているが，それを牽引（けんいん）しているのが大画面テレビでの 起動素子を内蔵し，高圧系からの起動電流を制御することで待機電 低価格化である。PDP のキーデバイスの一つであるドライバ IC に 力を低減することができる擬似共振電源制御 IC を開発したのでそ おいても，ますます低価格化の要求が強まってきている。富士電機 の概要を紹介する。この IC では，軽負荷時にスイッチング周波数 ではさらなる低価格化，高機能化に対応するため，新たに 0.6 µm の上限値を引き下げてスイッチング損失を低減する。また，擬似共 の微細加工技術と高耐圧デバイス技術を組み合わせたプロセス・デ 振電源制御方式のためノイズが少なく，プリンタや液晶テレビ用電 バイス技術を開発し，第四世代アドレスドライバ IC に適用した。 本稿では，この第四世代アドレスドライバ IC とデバイス技術の概 源に適している。 要について紹介する。 PDP スキャンドライバ IC 小林 英登 富士時報 多田 元 マルチラインセンサモジュール 澄田 仁志 Vol.78 No.4 p.303-306（2005） 泉 晶雄 富士時報 榎本 良成 山本 敏男 Vol.78 No.4 p.307-311（2005） フラットパネルディスプレイが普及し，液晶・ PDP（Plasma 今回開発した小型マルチラインセンサモジュールは，二次元の距 Display Panel）による競争が激しさを増している。その中で， 離分布の検出ができるため，三次元の空間認識への応用が可能であ PDP には高画質や低消費電力などの性能向上と，低価格化が求め る 。 本 稿 で は そ の 機 能 ， 構 成 ， 構 造 を 紹 介 す る 。 ま た DSP られている。この市場の要求に応えるために，低オン出力抵抗で大 （Digital Signal Processor）による高速演算処理を使った計測事例 電流を流すことができ，低コスト化が可能なスキャンドライバ IC を紹介し，応用分野を提案する。 を開発し製品化した。 プラズマ CVD 窒化膜の組成制御技術 パワー CSP バンプ設計のシミュレーション技術 成田 政隆 桐畑 文明 富士時報 横山 拓也 市川 幸美 Vol.78 No.4 p.312-315（2005） 富士時報 安部 信一 吉田 泰樹 Vol.78 No.4 p.316-318（2005） プラズマ CVD により生成される窒化アモルファスシリコン 車載用途として高い完成度を実現するため，チップサイズパッ （a-SiN : H）膜は組成比を変えることで物性が大きく変わる興味深 ケージ（CSP）のバンプ設計へ熱応力および伝熱シミュレーション い材料であり，現在では種々の半導体デバイスに応用されている。 技術を適用したので報告する。このシミュレーションは，バンプ高 しかし，成膜時の反応が複雑であることから，その成膜機構につい さが 150 µm から 400 µm まで，そして，CSP とセラミック基板の ては不明の点が多い。本稿では，組成比を広い範囲で変化させたと 間に充てんされるアンダーフィル材の有無について実施した。アン きの物性と成膜条件の関係について報告し，それらの成膜機構を明 ダーフィルありで高さの高いバンプは，長いヒートサイクル寿命を らかにするために行っている最近の基礎的な研究成果についても紹 持ち，また，熱放散においても基板温度 140 ℃で CSP の MOS 部 介する。 で 0.4 W のパワーの処理が可能であることが分かった。 2-channel Current Mode Synchronous Buck Regulator Control IC Micro DC-DC Converter Akira Nakamori Isao Sano Tomomi Nonaka Akira Ichioka Zenchi Hayashi Masaharu Edo Fuji Electric Journal Vol.78 No.4 p.290-293 (2005) Fuji Electric Journal Vol.78 No.4 p.286-289 (2005) Digital home appliances have become increasingly popular in recent years. Especially in Japan, where digital terrestrial broadcasting began in 2003 and all televisions will transition to digital technology by 2011, digital technology is expected to become central to Japan's networked society. Fuji Electric has developed the FA7731F 2-channel current mode synchronous buck regulator control IC, suitable for use with a CPU, as a power supply for digital television tuners which are rapidly increasing in popularity. This paper presents an overview of the FA7731F. This paper introduces the FB6800 series of micro DC-DC converters developed by Fuji Electric. The FB6800 series integrates an inductor and control IC into a micro DC-DC converter suitable for use in portable electronics equipment, where small size and light weight are required. Seven types of these micro DC-DC converters have been commercialized for use in buck, boost and inverted boost converters in order to support various output voltages with a 2-cell Li-ion battery input. Micro DC-DC converters contain an inductor, which requires a relatively large mounting area, and have been realized with external dimensions of 3.5 mm × 3.5 mm and thickness of 1mm, contributing to miniaturization and lighter weight of the chip set. PDP Address Driver IC Quasi-resonant Controller IC Kazuhiro Kawamura Akihiro Fukuchi Seiji Noguchi Hiroshi Maruyama Hironobu Shiroyama Takaaki Uchida Fuji Electric Journal Vol.78 No.4 p.299-302 (2005) Fuji Electric Journal Vol.78 No.4 p.294-298 (2005) The PDP (plasma display panel) market is steadily expanding, and this expansion is being driven by the decreasing price trend of largescreen televisions. Requests for lower prices of driver ICs, a key component of PDPs, are also intensifying. In order to support even lower prices and higher functionality, Fuji Electric has developed a new process device technology that combines 0.6 µm micro-fabrication technology and high-voltage device technology, and has applied this to a 4th-generation address driver IC. This paper presents and overview of the 4th-generation PDP address driver IC and its device technology. In recent years, the problem of global warming has attracted considerable attention and energy savings is increasingly being required of electronic products. Fuji Electric has developed a quasi-resonant controller IC that contains an internal 500 V high-voltage start-up device and is capable of reducing standby power consumption by controlling start-up current from a high-voltage system. By using this IC, the upper limit of switching frequency is lowered to reduce switching loss when there is a light load. Because of the low noise level due to the quasi-resonant control method, this IC is well suited for use in power supplies for printers and LCD televisions. Multi-line-sensor Modules PDP Scan Driver IC Akio Izumi Yoshinari Enomoto Toshio Yamamoto Hideto Kobayashi Gen Tada Hitoshi Sumida Fuji Electric Journal Vol.78 No.4 p.307-311 (2005) Fuji Electric Journal Vol.78 No.4 p.303-306 (2005) Fuji Electric has developed a new small-size multi-line-sensor module, which because of its capability to detect distance distributions in two directions, can be used for recognizing three-dimensional spaces. This paper describes the function, structure and composition of the module. In addition, example measurement results of the module used together with a DSP (digital signal processor) for high-speed detection are introduced and applications for this module are proposed. As flat panel displays come into widespread use, the competition between liquid crystal display and PDP (plasma display panel) technology is intensifying. Performance improvements such as higher image quality and lower power consumption, as well as lower cost, are required of PDP technology. In response to these market requirements, Fuji Electric has developed and commercialized a low-cost scan driver IC capable of outputting a large output current and having low output-resistance. Simulation Technology for Power CSP Bump Design Composition Control of a-SiN:H Film Deposited by PE-CVD Method Humiaki Kirihata Masataka Narita Shinichi Abe Yasuki Yoshida Takuya Yokoyama Yukimi Ichikawa Fuji Electric Journal Vol.78 No.4 p.316-318 (2005) Fuji Electric Journal Vol.78 No.4 p.312-315 (2005) Stress and thermal simulation technology has been applied to the bump design of a power chip-size-package (CSP) to realize high-performance thermal and power management in automotive applications. Simulations were performed for bump heights ranging from 150 µm to 400 µm for both with and without under-fill material between the CSP surface and the ceramic base. Bump structures having a larger height and under-fill material exhibited longer heat cycle lifetimes. The power dissipation of 0.4 W at the output MOSFET portion of a CSP mounted on a 1.0 mm thick ceramic base results in a chip temperature of 144.27 ℃ under the ceramic base, which is at a temperature of 140 ℃. Hydrogenated amorphous silicon nitride (a-SiN:H) films deposited by plasma CVD are interesting material; their film properties vary widely with their composition, and they are currently being used in various semiconductor devices. The deposition mechanism, however, is not yet well understood due to the complex nature of collisions and chemical reactions occurring in the plasma and on the film growing surface. In this paper, we describe the relationship between the film properties and the deposition condition for a wide range of film compositions, and also report the results of our recent fundamental studies for understanding the film deposition mechanism. July 2005 特集 半導体 AC/DCコンバータの省エネに効果的。 目 次 システムLSI時代においてますます重要なアナログ技術 兵 庫 249（ 1 ） 明 250（ 2 ） 半導体の現状と展望 藤平 龍彦 ・ 金田 裕和 ・ 久祢田修一郎 256（ 8 ） U4シリーズIGBTモジュール 原口 浩一 ・ 宮下 秀仁 ・ 小野澤勇一 260（12） 小容量IGBTモジュール 小松 康佑 ・ 早乙女全紀 ・ 井 川 修 264（16） 産業用大容量IGBTモジュール 西村 孝司 ・ 柿木 秀昭 ・ 小林 孝敏 269（21） 鉛フリーIGBTモジュール 西村 芳孝 ・ 大西 一永 ・ 望月 英司 逸見 徳幸 ・ 高橋 作栄 ・ 山 本 ●500 V耐圧起動素子内蔵，軽負荷の場合に周波数低減 無負荷時電源入力60∼140 mW を実現 （AC80∼264 V，無負荷時約1 kHz 動作） ●擬似共振，上限130 kHz 動作で低ノイズ・高効率 ●自動復帰型過負荷保護（0.2秒動作/1.5秒停止繰返し） ●MOSFET駆動能力が高く（出力段High側17 Ω，Low側3.5 Ω）， 200 W 擬似共振電源に使用可能 ●VCC動作電圧範囲が10∼28 Vと広く補助巻線にシリーズ レギュレータが不要 ●ソフトスタート機能（1 ms 固定） ●VCC端子28 V過電圧タイマラッチ保護 毅 超小型インテリジェントパワースイッチ 木 内 ■特長 273（25） 自動車用ワンチップイグナイタ 277（29） 伸 ・ 吉田 泰樹 ・ 岩水 守生 表紙写真 ■ブロック図 282（34） ショットキーバリヤダイオード 森本 哲弘 ・ 一ノ瀬正樹 ・ 掛布 光泰 立下りエッジ 検出回路 286（38） マイクロ電源 佐 野 功 ・ 林 内部トリガ 発生タイマ （5 s） 善 智 ・ 江戸 雅晴 5V 2チャネル電流モード同期整流降圧電源IC 中 森 ワンショット パルス 発生回路 （380 ns） 昭 ・ 野中 智己 ・ 一 岡 290（42） リセット 50 A 低電圧保護回路 5V出力 チェック 回路 周波数低減 最大130 kHz 5V 丸山 宏志 ・ 城山 博伸 ・ 打田 高章 ■応用回路例 5V発生 回路 内部制御用 電源 294（46） 擬似共振電源制御IC 起動電流 供給回路 クリア 最大周波数 ブランキング タイマ 明 起動電流制御 回路 20 kΩ 9.85 V/ 9.1 V 出力回路 電流比較器 ディジタルカメラ，ディジタルビデオカメ ラ，携帯電話などの携帯機器は小型化，多機 PDPアドレスドライバIC 299（51） 川村 一裕 ・ 福知 輝洋 ・ 野口 晴司 125 kΩ 能化が年々進んでいる。それら機器に用いる 電源を制御するDC-DCコンバータにも，低 PDPスキャンドライバIC 消費電力化と小型化が要求されている。 小林 英登 ・ 多 田 125 kΩ 303（55） 元 ・ 澄田 仁志 1V 過電圧検出２ ソフトスタート 電圧発生器 （1 ms） 8V スイッチング 0.4 V 停止レベル検出 この要求に応えるために，富士電機は電源 タイマ ラッチ （48 s） タイマ 190 ms 1,510 ms 制御ICとインダクタを一体化したマイクロ電 マルチラインセンサモジュール 源を開発，製品化した。本製品はインダクタ 泉 307（59） リセット 過負荷検出 28 V 過電圧検出1 3.3 V 晶 雄 ・ 榎本 良成 ・ 山本 敏男 を含め，3.5 mm×3.5 mm，厚さ1 mmを 達成しており，従来方式に比較して携帯機器 プラズマCVD窒化膜の組成制御技術 の大幅な小型化を促進できる。 成田 政隆 ・ 横山 拓也 ・ 市川 幸美 312（64） 表紙写真では，フェライト基板からなるイ ンダクタを表にしたマイクロ電源とみつばち パワーCSPバンプ設計のシミュレーション技術 を対比し，マイクロ電源の小ささをイメージ 桐畑 文明 ・ 安部 信一 ・ 吉田 泰樹 的に表現している。 316（68） 富士電機の擬似共振電源制御IC FA5531 お問合せ先：富士電機デバイステクノロジー株式会社 情報電源事業部 東日本営業部 電話（03）5435-7156 西日本営業部 電話（06）6341-6514 昭和 40 年 6 月 3 日 第三種郵便物認可 平成 17 年 7 月 10 日発行（年 6 回 1，3，5，7，9，11 月の 10 日発行）富士時報 第 78 巻 第 4 号（通巻第 833 号） 昭和 40 年 6 月 3 日 第三種郵便物認可 平成 17 年 7 月 10 日発行（年 6 回 1，3，5，7，9，11 月の 10 日発行）富士時報 第 78 巻 第 4 号（通巻第 833 号） ISSN 0367-3332 July 2005 特集 半導体 本誌は再生紙を使用しています。 雑誌コード 07797-7 定価 735 円（本体 700 円）