2015 年 1 月 こ の 号 の 内 容 Mike Engelhardt が LTspice® が その他の SPICE の先頭に立つ理由 を解説します。 10 クロック分配ソリューション：クロック 分配回路を内蔵した 1.4GHz 低ジッ タ PLL 17 1.5A モノリシック昇 降 圧 DC/DC コンバータ、VIN と VOUT は 2.5V ∼ 15V 24 数百 W、60V の VIN または VOUT に 対応する DC/DC コンバータ 28 第 24 期第 4 号 温度 / ビット変換：1 デバイスで 全センサ・タイプに対応、0.1° C Michael Mayes 温度測定は、従来から行われていることです。温度の変化を検出できる初歩 的な温度計は、ガリレオによって発明されました。その 200 年後には、熱電 対の現象がゼーベックによって発見されました。温度測定には長い歴史があ り、現在も世界中で行われていることから、いまや精度の問題はほぼ解決済 みと思っている人もいるでしょう。しかし実際は、そうではありません。センサ 素子から温度を読み取る方法はよく知られていますが、測定の精度を 0.5° C ® あるいは 0.1° C よりも高めることは、依然として難しい問題です。LTC 2983 は、図 1 に示すように、最大 0.1° C の温度精度（高精度の温度較正器にと比 べた測定精度）を実現できます。 フォールドバック電 流 制 限 回 路を 熱電対、温度依存性の抵抗素子（RTDとサーミスタ）、および半導体素子（ダイオード）は、温度を電気的に測 内蔵した Hot Swap ™ 回路の解析 定するために広く使用されます。これらのセンサ素子の電気的信号をデジタル化するには、センサ動作、アナ 34 ログ回路設計、デジタル回路設計、およびファームウェア開発といった、複数の分野について高度な技術が必 要です。LTC2983 は、これらの技術を 1 個のデバイスに凝縮し、熱電対、RTD、サーミスタ、およびダイオー ドに固有の課題をそれぞれ解決します。このデバ イスは、センサ・タイプごとに必要なすべてのア ナログ回路と温度測定アルゴリズムおよび線形化 データを組み合わせ、各センサを直接測定して、 結果を° C 単位で出力します。 （4 ページへ続く） LTC2983 は、すべての標準的な温度センサにおける固有の問題を解決して、比類なき一致度と使いやすさを実現します。 www.linear-tech.co.jp リニアテクノロジーの ニュース この号の内容 COVER STORY 温度 / ビット変換：1 デバイスで 全センサ・タイプに対応、0.1° C Michael Mayes Electronica でのリニアテクノロジー 1 大々的な展示を行いました。リニアテクノロジーのブースでは、システム・ベースの意欲的 DESIGN FEATURES SPICE の差別化 Mike Engelhardt クロックの難しい問題（マルチクロック同期 およびデータ・コンバータ・クロック生成）を 解決する、クロック分配回路を内蔵した 1.4GHz 低ジッタ PLL Chris Pearson 2.5V ∼15V の入出力電圧範囲を特長とする 最大効率 95% の 1.5A モノリシック昇降圧 DC/DC コンバータ Richard Cook 数百 W、60V の入出力：並列接続が容易で 温度上昇を最小限に抑える同期整流式 4 スイッチ昇降圧コンバータ Keith Szolusha 11 月に、リニアテクノロジーは、ミュンヘンで半年に 1 度開催される Electronica Show で な 20 のライブ・デモが特長で、リニアテクノロジーの幅広い製品群を展示していました。 10 これらのデモの内容は次のとおりです。 • 90W の LTPoE++™ を使用した Power over Ethernet の伝送 • 小型、高精度の機器を可能にする高性能アンプおよびコンバータ • 完全なバックアップ電源̶必要なときに • バッテリ・パックの安全性、寿命、および容量の最大化 17 • 堅牢な IO-Link、PHY ソリューション • 太陽電池で動作する信頼性の高い ワイヤレス・メッシュ・ネットワーク • 厳しい環境でのバッテリ充電用ワイ 24 ヤレス電源 • 双方向コンバータで実現するバック アップ電源 28 • 高精度の心電図信号チェーン • 正確な最大電力点追従制御による 太陽電池式充電 DESIGN IDEAS • ビデオや放送向けのパワー・マネー LTspice IV の最新情報 Gabino Alonso フォールドバック電流制限回路を内蔵した Hot Swap 回路の解析 Vladimir Ostrerov & Josh Simonson 32 ジメント • READ/WRITE 遠隔測定機能を備 えた µModule® レギュレータ 34 new product briefs 39 back page circuits 40 • 汎用温度センサ IC Electronica でのリニアテクノロジーのブースは活動の中心で • E モーターバイクのバッテリ管理 あり、20 種類のシステム・ベースの実演デモが行われました。 • LTC6802 バッテリ・スタック・モニ タによる BMW i8 バッテリ・モニタ 新着ビデオ リニアテクノロジーは、以下のビデオを含むいくつかの新着ビデオを www.linear-tech. co.jp に公開しました。 汎用温度測定システム̶Michael Mayes は、 革新的な LTC2983 汎用温度センサ IC の 機能を紹介する一連の実験室ベースのデモンストレーションを発表します。これらの TechClip は、LTC2983 を使用して RTD、熱電対、およびサーミスタの測定値を直接デ ジタル化し、 0.1° C の精度で温度を測定して結果を° C または° F 単位で報告する方法を示 しています。TechClip は www.linear-tech.co.jp/solutions/5500 でご覧ください。 大電力の 3 チャネル LEDドライバ̶Keith Szolusha は、LT®3797 が柔軟な回路構成により3 列の大電力 LED に電力を供給する仕組みと、主なフォルト保護回路（開放 LED 列や短絡 LED 列など）について説明します。www.linear-tech.co.jp/solutions/5466 でビデオをご 覧ください。 2 | 2015年1月： LT Journal of Analog Innovation リニアテクノロジーのニュース 大電力化、高熱放散化、 PCB 面積の小型化̶コ 電圧からバッテリ電圧より高い電圧まで入力電 ンバータの 3 つのオプション（スイッチング ･ 圧範囲が変化する可能性があるので、降圧と コントローラ、モノリシック・レギュレータ、お 昇圧の両方の機能が必要です。このビデオで よび µModule レギュレータ）を部品点数、面 は、LTC4020 コントローラによるこれらの課 積、設計上の労力、および熱性能の面につい 題への対処方法、コントローラが機能する仕 てビデ オで 比 較します。LTM®4633 および 組み、およびその主な機能を示します。www. LTM4634 µModule レギュレータは、必要な linear-tech.co.jp/solutions/5430 でビデオを 部品点数、設計上の労力、PCB 面積を最小限 ご覧ください。 に抑えており、上面ヒートシンクを内蔵した革 題に対処して、周囲空気への低熱インピーダン EDN Hot 100 Products for 2014 ス経路を形成します。www.linear-tech.co.jp/ （2014 年に話題の新製品 100 品種） オ で は、 LTC5599 に つ い て 説 明 し ま す。 EDN は、 選 定したいくつ か のリニアテクノ ダイナミックレンジ性能を発揮します。www. linear-tech.co.jp/solutions/5429 でビデオを ご覧ください。 高効率の昇降圧バッテリ・チャージャ̶今日のバッ テリ・チャージャは、各種のバッテリ組成をサ ポートすることと、一定範囲の入力電圧に対 応することが期待されています。多くのアプリ ケーションでは、出力のバッテリ電圧より低い 社 の Top 10 Product Award お よ び Green Energy Award に選定しました。 2014として発表しました。 カーエレ JAPAN、第 7 回国際カーエレクトロニクス • LT3669 IO-Link PHY 互換産業用トラン いので、基幹トランスミッタに対応する優れた Award に 選 ば れ まし た。ま た、Electronic 会議およびイベント 波漏れ抑圧性能を備え、これらの性能評価基 出力ノイズフロアが格段に低く、直線性が高 Awards 2014 for Best Mixed-Signal Chip ロジ ー 製 品 を EDN Hot 100 Products for • LTC6268 超低入力バイアス電流オペアンプ 準をかつてない水準まで調整する機能を備え が、EEPW により、 同 社 の Editors Choice LTC3330 ナノパワー昇降圧コンバータを同 LTC5599 は、優れた側波帯除去性能と搬送 た低消費電力の変調器です。このデバイスは、 18 18 ビット、1Msps SAR A/D コン バ ータ Products China は、環境発電（エナジーハー 受賞情報 低 消 費 電 力 の 高 性 能 I/Q 変 調 器 ̶ こ の ビ デ 2 つのリニアテクノロジー製品が中国の主要 出 版 物 から賞 を 受 賞しました。LTC2338- ベスト ) バッテリ寿 命 延 長 回 路 を 内 蔵した 新的なパッケージ・デザインによって放熱の問 solutions/5467 でビデオをご覧ください。 リニアテクノロジー製品が中国で受賞 シーバ 技術展、会場：東京ビッグサイト、西 1 ホール、日程： 1 月 14 日∼16 日、ブース番号：西 8-12̶リニアテ クノロジーは、バッテリ管理システムなど、自 動車用の高性能アナログ IC ソリューションを • LTC5599 直接変換 I/Q 復調器 2 つの賞に選ばれたワイヤレス・バッテリ・ 展示します。詳細については、 www.car-ele. jp/en/Home/ をご覧ください。 APEC 2015 、 Applied Power Electronics チャージャ リニアテクノロジーのLTC4120ワイヤレス・バッ Conference（応用パワー・エレクトロニクス会議）、 テリ・チャージャは、英国の Electronic Product 会場：Charlotte Convention Center（ノースカ Design & Test 誌により、Environmental カテ ゴリーの 2014 E-Legacy Awards に選ばれま した。LTC4120 は、イタリアの Selezione di Elettronica 誌の 2014 Innovation Award を 受賞しました。 ロライナ州シャーロット）、日程：3 月 16 日∼18 日、 ブース番号 201̶リニアテクノロジーの広範なパ ワー・マネージメント・ソリューション（革新的 なスイッチング ･レギュレータ、リニア・レギュ レータ、デジタル・パワーシステム・マネージ メント製品、 µModule レギュレータなど）を紹 介します。Michael Jones は、3 月 17 日の午前 8:30 に「PMBus Firmware:Using Arduino for Prototyping and Designing PMBus Solutions」を発表します。詳細については、 www.apec-conf.org/ をご覧ください。 LTC6268 超低入力 バイアス電流オペア Electronica China、 会 場：Shanghai New ンプは、EDN Hot International Expo Centre（中国、上海）、日程： 100 Product とし 3 月 17 日∼19 日、ホール E3、ブース番号 3318̶ て選定されました。 リニアテクノロジーは、自社の幅広いアナロ グ・ソリューションおよびパワー・ソリューショ ン 製 品 群（Silent Switcher® レ ギュレ ー タ、 LDO+™リニア・レギュレータ、大電力 LEDド ライバ、µModule レギュレータ、スーパーキャ パシタ・チャージャ、汎用デジタル温度測定シ ステム、SAR A/D コンバータ、自動車用バッテ リ管理システム、ワイヤレス・センサ・ネットワー ク製品、 RF 製品など）を展示します。詳細に ついては、www.electronica-productronica- china.com/en/home をご覧ください。n 2015年1月： LT Journal of Analog Innovation | 3 LTC2983 には、全部で 8 つの標準熱電対（J、K、N、E、R、S、T、および B）だけでなく、 カスタムの熱電対用のユーザー・プログラム表データを対象に、これらの多項式が 組み込まれています。LTC2983 は熱電対の出力と冷接点温度を同時に測定し、熱 電対の温度を° C 単位で報告するために必要なすべての計算を行ないます。 （LTC2983、1 ページからの続き） LONG LEADS SUSCEPTIBLE TO 50kHz NOISE AND ESD EVENTS 熱電対：概要 OPEN CIRCUIT FAULT DETECTION REQUIRED 熱電対は、先端部（熱電対の温度）と回路基板 INPUT CAN GO BELOW GND 上の電気的接続部（冷接点温度）の間の温度 差の関数として電圧を生成します。熱電対の温 VOLTAGE VS TEMPERATURE IS HIGHLY NON-LINEAR AND LOW LEVEL 度を求めるためには、冷接点温度を正確に測 定することが必要です。これは冷接点補償とし て知られています。 冷接点温度を求めるには、通常、冷接点に別 COLD JUNCTION TEMPERATURE REQUIRED 図 2．熱電対設計の難題 INPUT PROTECTION AND ANTI-ALIASING REQUIRED の（熱電対以外の）温度センサを設置します。 LTC2983 では、ダイオード、RTD、およびサー ミスタを冷接点センサとして使用できます。熱 電対からの電圧出力を温度結果に変換する ため、測定電圧および冷接点温度の両方につ いて、 （最大 14 次の）高次多項式を（数表また は数学関数を使用して）解く必要があります。 LTC2983 には、全部で 8 つの標準熱電対（J、 K、N、E、R、S、T、および B）だけでなく、カ スタムの熱電対用のユーザー・プログラム表 データを対象に、これらの多項式が組み込ま れています。LTC2983 は熱電対の出力と冷接 点温度を同時に測定し、熱電対の温度を° C単 位で報告するために必要なすべての計算を行 ないます。 熱電対： 重要事項 熱電対回路には、高精度測定以外にノイズ除 熱 電 対 の 発 電 出 力 電 圧 はフルスケ ー ル で 去、入力保護、およびアンチエイリアス・フィ （図 2 を参 100mV 未満と非常に小さいです。 照）。その結果、電圧測定を行うA/D コンバー タのオフセットとノイズは小さくなければなり ません。更に、この電圧は、高精度 / 低ドリフト のリファレンス電圧を必要とする絶対電圧測定 が必要です。LTC2983 は、オフセットを常に 較正する低ノイズの 24 ビットΔΣA/D コンバー タ（オフセットおよびノイズが 1µV 未満）と最 大 10ppm/° C のリファレンスを内蔵しています （図 3 を参照）。 先端部が冷接点温度より低い温度にさらされ 図 1．さまざまなセンサによる LTC2983 の標準的な温度誤差 一致 なることがあります。このことから、第 2 の負 0.5 電源または入力レベルシフト回路が必要に 0.4 なることで、システムはより複雑になります。 0.3 0.2 ERROR (°C) ると、 熱電対の出力電圧もグランドより低く THERMISTOR LTC2983 は、グランド基準の電源 1 台でグラ THERMOCOUPLE 独自のフロントエンドを内蔵しています。 0.1 0 –0.1 –0.2 –0.3 3904 DIODE RTD –0.4 –0.5 –200 0 ンドより電位が低い信号をデジタル化できる 200 400 600 800 1000 1200 1400 TEMPERATURE (°C) 4 | 2015年1月： LT Journal of Analog Innovation ルタリングの各回路を組み込む必要がありま す。LTC2983 は入力インピーダンスが高く、 最大入力電流は 1nA 未満です。余計な誤差 を増やさずに外付けの保護抵抗およびフィル タリング・コンデンサに適応できます。50Hz と 60Hz の両方の場合は 75dB、50Hz または 60Hz いずれかだけの場合は 120dB の除去 性能を備えたデジタル・フィルタを内蔵してい ます。 フォルト検出は、多くの熱電対測定システムの 重要な機能です。最も一般的に起きるフォルト の事象は開放です（熱電対の故障か、電源プ ラグが抜けている状態）。この種のフォルトを 検出するため、熱電対の入力にはこれまで電 流源またはプルアップ抵抗を接続していまし た。この方法の問題は、これらの誘導信号が誤 差およびノイズにつながり、入力保護回路の 影響を受けることです。 設計特集 比が既知で完全に一致する 2 つの励起電流源をダイオードに接続すると、絶対温度に比例 する（PTAT）電圧が出力されます。LTC2983 は比率可変電流を自動的に生成し、得られた ダイオード電圧を測定し、非理想係数のプログラム値を使用して温度を計算し、結果を° C単 位で出力します。ダイオードは熱電対の冷接点センサとして使用することもできます。 ダイオード：概要 2.85V TO 5.25V ダイオードは、温度センサとして使用できる安 LTC2983 価な半導体デバイスです。これらのデバイス “PULSED” BURNOUT は、通常、熱電対用の冷接点センサとして使用 VREF (10ppm/°C MAX) 1nA MAX J, K, N, R, S,T , E, B OR CUSTOM THERMOCOUPLE されます。励起電流をダイオードに流すと、ダ イオードは温度と流れた電流の関数として電 24-BIT ∆∑ ADC 24-BIT ∆∑ ADC THERMOCOUPLE POLYNOMIALS, COLD JUNCTION CALCULATION, FAULT DETECTION 2 つの励起電流源をダイオードに接続すると、 DIODE CURRENT GENERATOR COLD JUNCTION CAN BE DIODE OR RTD OR THERMISTOR 圧を発生します。比が既知で完全に一致する 絶対温度に比例した（PTAT）電圧が出力され ます。 SPI INTERFACE °C/°F AND FAULTS ダイオード：重要事項 この PTAT 電圧を生成するには、整合性が高 い比率可変型の電流源が 2 つ必要です（図 4 を参照）。LTC2983 は、ΔΣ オーバーサンプリ ング・アーキテクチャを用いることにより、こ の比を正確に生成します。ダイオードと、 A/D 24-BIT ∆∑ ADC コンバータに接続するリード線には、寄生ダ イオードによる未知の影響が含まれています。 LTC2983 は、 寄 生リード抵 抗を除 去する 3 PROPRIETARY NEGATIVE VOLTAGE GENERATOR 図 3．ダイオードによる冷接点 補償を使用した熱電対測定 電流測定モードを内蔵しています。さまざまな ダイオード・メーカーが、ダイオードのさまざま な非理想係数を規定しています。LTC2983 で は、各ダイオードの非理想係数を個別にプログ ラミングすることができます。絶対電圧を測定 LTC2983 は、故障した熱電対を測定周期の 用する場合に発生する可能性がある静電放電 するので、A/D コンバータのリファレンス電圧 直前にチェックする独自の開放検出回路を内 （ESD）の検出、報告、および回復を行うこと の値およびドリフトは重要です。LTC2983 は、 蔵しています。この場合、開放励起電流は測 ができます。LTC2983 は、測定温度が特定の 工場出荷時にトリミングした最大 10ppm/° Cの 定精度に影響しません。LTC2983 は、冷接点 熱電対の予想範囲を上下いずれかに超えてい リファレンスを内蔵しています。 センサにおけるフォルトも報告します。このデ るかどうかの報告をフォルトによって示します。 バイスは、工業環境で長いセンサ接続線を使 PARASITIC LEAD RESISTANCE 図 4．ダイオード設計の難題 REQUIRES PRECISELY MATCHED CURRENT SOURCES NEED PROGRAMMABLE NON-IDEALITY FACTOR OPEN/SHORT/DIRECTION FAULT DETECTION AUTOMATICALLY USE AS COLD JUNCTION COMPENSATION 2015年1月： LT Journal of Analog Innovation | 5 RTD の場合、LTC2983 は励起電流を自動的に生成し、センス抵抗と RTD 電圧を同時に測定し、セン サーの抵抗を計算して、結果を° C 単位で報告します。LTC2983 は、ほとんどの RTD タイプ（PT-10、 PT-50、PT-100、PT-200、PT-500、PT-1000 および NI-120）をデジタル化することが可能であり、 多くの標準（アメリカ、ヨーロッパ、日本、および ITS-90）に対応する係数を組み込んでいます。 RSENSE RSENSE VOLTAGE BELOW ADC VREF INPUT RANGE PARASITIC THERMAL EFFECTS 2-, 3- & 4-WIRE VERSIONS 4-WIRE RTD HI-Z INPUT REQUIRED NEED FAULT DETECTION 図 5．RTD 設計の難題 LTC2983 は比率可変電流を自動的に生成し、 GROUND REFERENCED INPUT SIGNALS LTC2983 は励起電流を自動的に生成し、検 ました。センス抵抗の電圧降下は、RTD の電 得られたダイオード電圧を測定し、非理想係数 出抵抗と RTD 電圧を同時に測定し、検出抵 圧降下を測定する A/D コンバータのリファレン のプログラム値を使用して温度を計算し、結果 抗を計算して、結果を° C 単位で報告します。 ス入力として使用されました。このアーキテク を° C 単位で出力します。ダイオードは熱電対 LTC2983 は、 ほとんどの RTD タイプ（PT- チャでは、10k 以上のセンス抵抗が必要なの の冷接点センサとして使用することもできます。 10、PT-50、PT-100、PT-200、PT-500、PT- で、A/D コンバータのリファレンス入力の動的 ダイオードが故障するか、短絡するか、誤って 1000 および NI-120）をデジタル化することが な電流による電圧低下を防ぐためにバッファを 挿入されると、 LTC2983 はこのフォルトを検 可能であり、多くの標準（アメリカ、ヨーロッパ、 取り付ける必要があります。センス抵抗の値は 出し、冷接点温度を測定するために使用され 日本、および ITS-90）に対応する係数を組み 重要なので、これらのバッファのオフセット、ド ていた場合は、変換結果出力ワードと対応す 込んでいます。 リフト、およびノイズは低く抑える必要がありま る熱電対の結果でフォルトを報告します。 RTD：重要事項 す。このアーキテクチャでは、熱電対の寄生効 果を排除するために電流源を切り替えることは RTD：概要 標準的な PT100 RTD（図 5 を参照）抵抗の変 困難です。ΔΣA/D コンバータのリファレンス入 RTD は温度の関数として抵抗値を変化させる 化は、 1° C の 1/10 当たり0.04Ω 未満であり、 力は、入力よりもノイズの影響をはるかに受け 抵抗で、 （–200° C の低温から 850° C までの） これは 100µA の電流励起時の信号レベルで やすく、リファレンス電圧の値が小さいと不安 広い温度範囲で温度を測定することができま は 4µV に対応します。測定を正確に行うには、 定性につながることがあります。 す。これらのデバイスのいずれか 1 つを測定す A/D コンバータのオフセットとノイズが小さい るため、低ドリフトの高精度センス検出抵抗を ことが重要です。測定はセンス抵抗に比例する RTD と直列に接続します。回路網に励起電流 ので、温度を計算する際に、励起電流とリファ が流れて、レシオメトリック測定が行われます。 レンス電圧の絶対値はそれほど重要ではあり RTD の値（Ω）はこの比から求めることができ ません。 ます。この抵抗は、表索引を使用してセンサ素 子の温度を求めるときに使用します。 6 | 2015年1月： LT Journal of Analog Innovation これらの問題は、LTC2983 の複数の A/D コ ンバータ・アーキテクチャによって解決します （図 6 を参照）。LTC2983 は、整合性の高い、 バッファ付きの 2 つの自動較正型 A/Dコンバー タを、1 つは入力に、もう1 つはリファレンスに 従来は、 RTD とセンス抵抗の間のレシオメト 使用します。これらの A/D コンバータは RTD リック測定を単一の A/D コンバータで行ない と RSENSE の両方を同時に測定し、RTD 抵抗 設計特集 LTC2983 には、標準的な 2.252k、3k、5k、10k、および 30k のサーミスタの 温度を計算するための係数が組み込まれています。サーミスタには多種多様 なタイプと値があるので、LTC2983 はカスタムのサーミスタ表データ（R と T） または Steinhart-Hart の係数でプログラムすることができます。 2.85V TO 5.25V LTC2983 “PULSED” BURNOUT VREF (10ppm/°C MAX) OPTIONAL THERMOCOUPLE PROGRAMMABLE 2, 3, 4-WIRE CURRENT SOURCES 1nA MAX 図 6．LTC2983 を使用した RTD 温度測定 24-BIT ∆∑ ADC RSENSE THERMOCOUPLE POLYNOMIALS, COLD JUNCTION CALCULATION, FAULT DETECTION 24-BIT ∆∑ ADC SPI INTERFACE °C/°F AND FAULTS 4 3 4-WIRE RTD 24-BIT ∆∑ ADC 2 1 PROPRIETARY NEGATIVE VOLTAGE GENERATOR を計算し、これを ROM ベースの参照表に適 能が低下する場合、LTC2983 では RSENSE の サーミスタ：概要 用して、最終的には RTD 温度を° C 単位で出 ケルビン検出方式が可能です。 サーミスタは、温度の関数として値を変化させ 力します。 LTC2983 は、センス抵抗または RTD に故障 RTD は、いくつかの構成（2 線式、3 線式、お や短絡が発生していないかを判別するための よび 4 線式）で供給されています。LTC2983 フォルト検出回路を内蔵しています。この回路 は、構成可能な単一のハードウェア実装によ は、測定温度が RTD の規格最大値を上下い り、 3 つすべての構成に対応します。このデバ ずれかに超えている場合に警告します。RTD イスは、 1 本のセンス抵抗を複数の RTD で共 を熱電対の冷接点センサとして使用する場合 有できます。入力インピーダンスが高いので、 は、3 つの A/D コンバータが熱電対、センス抵 誤差を増やすことなく、RTD と A/D コンバー 抗、および RTD を同時に測定します。RTD の タ入力の間に外部保護回路を接続できます。 フォルトは熱電対の結果に渡され、 RTD の温 また、電流励起を自動的に切り替えて、外部の 度は冷接点温度を補償するために自動的に使 温度誤差（寄生熱電対）を取り除くことができ 用されます。 る抵抗です。RTDと異なり、サーミスタの抵抗 が変化する範囲は、温度範囲全体で多くの桁 数に及びます。これらのデバイスのいずれか 1 つを測定するため、センス抵抗をセンサと直列 に接続します。回路網に励起電流が流れて、レ シオメトリック測定が行われます。サーミスタ の値（Ω）はこの比から求めることができます。 この抵抗は、Steinhart-Hart の式を解くか表 データを使用してセンサの温度を求めるとき に使用します。 ます。検出抵抗の寄生リード線抵抗によって性 2015年1月： LT Journal of Analog Innovation | 7 LTC2983 は、センス抵抗またはサーミスタに故障や短絡が発生していないかを 判別できるフォルト検出回路を内蔵しています。この回路は、測定温度がサーミ スタの規格最大値を上下いずれかに超えている場合に警告します。 図 7．サーミスタ設計の難題 RSENSE VOLTAGE BELOW ADC VREF INPUT RANGE RSENSE PARASITIC THERMAL EFFECTS 様なタイプと値があるので、 LTC2983 はカ スタムのサーミスタ表データ（R と T）または Steinhart-Hart の係数でプログラムすることが できます。 HI-Z INPUT REQUIRED サーミスタ：重要事項 RESISTANCE VARIES MANY ORDERS OF MAGNITUDE FAULT DETECTION REQUIRED サーミスタの抵抗（図 7 を参照）が変化する範 囲は、その温度範囲全体で多くの桁数に及び MANY STANDARDS TABLE OR STEINHART-HART ます。例えば、室温で 10k を示すサーミスタは、 GROUND REFERENCED INPUT SIGNAL 最高温度では 100Ω 程度まで低下することが あり、最低温度では 300k を超えることがある 一方で、別のサーミスタ標準規格では 1M を LTC2983 は励起電流を自動的に生成し、セ 150° C の範囲で動作します。LTC2983 には、 ンス抵抗とサーミスタの電圧を同時に測定し、 標準的な 2.252k、3k、5k、10k、および 30k サーミスタの抵抗を計算して結果を° C 単位で のサーミスタの温度を計算するための係数が 報告します。サーミスタは一般的に –40° C∼ 組み込まれています。サーミスタには多種多 超える場合もあります。 通常は、値の大きな抵抗に対応するために、 値の非常に小さな励起電流源を値の大きなセ ンス抵抗と組み合わせて使用します。こうする と、サーミスタの範囲の下端では、信号レベル が非常に小さくなります。A/D コンバータの動 的な入力電流をこれらの大きな抵抗から分離 2.85V TO 5.25V 図 8．LTC2983 を使用した するために、入力バッファとリファレンス・バッ LTC2983 サーミスタ温度測定 ファが必要です。しかし、バッファは、別の電 “PULSED” BURNOUT 源がない場合はグランド電位の近くでうまく動 VREF (10ppm/°C MAX) OPTIONAL THERMOCOUPLE 作せず、またオフセット / ノイズ誤差を最小限 に抑える必要があります。 24-BIT ∆∑ ADC 1nA MAX RSENSE 24-BIT ∆∑ ADC 24-BIT ∆∑ ADC PROPRIETARY NEGATIVE VOLTAGE GENERATOR 8 | 2015年1月： LT Journal of Analog Innovation THERMOCOUPLE POLYNOMIALS, COLD JUNCTION CALCULATION, FAULT DETECTION PROGRAMMABLE 2, 3, 4-WIRE CURRENT SOURCES これらの問題は LTC2983 によってすべて解決 します（図 8 を参照）。このデバイスは、グラン ドより低い電位でも信号をデジタル化できる独 自の常時較正型バッファと、複数 A/D コンバー SPI INTERFACE タ・アーキテクチャとを組み合わせています。 °C/°F AND FAULTS 整合したバッファ付きの 2 つの A/D コンバータ は、サーミスタとセンス抵抗を同時に測定し、 サーミスタの温度を（規格に基づいて）° C 単位 で計算します。値の大きなセンス抵抗は必要 ないので、複数の RTD とさまざまなタイプの サーミスタが 1 本のセンス抵抗を共有すること 設計特集 LTC2983 は、熱電対、RTD、サーミスタ、およびダイオードの測定値を直接デジタル化 する高性能統合温度測定システムで、実験室グレードの精度を備えています。高精度で、 容易なセンサ・インタフェースときわめて優れた柔軟性を備えています。 ができます。LTC2983 は、サーミスタの出力 まとめ 抵抗に応じて励起電流の範囲を自動的に調整 LTC2983 は、熱電対、RTD、サーミスタ、お することもできます。 LTC2983 は、センス抵抗またはサーミスタに 故障や短絡が発生していないかを判別できる フォルト検出回路を内蔵しています。この回路 は、測定温度がサーミスタの規格最大値を上 下いずれかに超えている場合に警告します。 サーミスタは熱電対用の冷接点センサとして 使用できます。この場合は、3 つの A/Dコンバー タが熱電対、センス抵抗、およびサーミスタを 同時に測定します。サーミスタのフォルトは熱 電対の結果に渡され、サーミスタの温度は冷 接点温度を補償するために自動的に使用され ます。 LTC2983 は、冷接点補償を自動的に実行し、 よびダイオードの測定値を直接デジタル化す る高性能統合温度測定システムで、実験室グ レードの精度を備えています。高精度で、容易 なセンサ・インタフェースときわめて優れた柔 軟性を備えています。 その 3 つの 24 ビットΔΣA/D コンバータは、独 自のフロントエンドを使用して、温度測定にお いて一般的に問題となる多くの課題を解決し ます。高い入力インピーダンスと 0V 動作の入 力範囲により、すべての温度センサを直接デ ジタル化することと、容易な入力保護が可能で す。柔軟な 20 のアナログ入力を備えているの で、SPI インタフェースを介してデバイスをシ 任意のセンサを使用して冷接点を測定するこ とが可能であり、フォルト報告機能を内蔵して います。このデバイスは、2 線式、3 線式、また は 4 線式の RTD を直接測定し、センス抵抗を 容易に共有してコストを抑え、さらに電流源を 切り替えて熱的な寄生効果を排除することが できます。精度の向上と、サーミスタ測定に関 連したノイズの低減のため、範囲自動調整型 の電流源を内蔵しています。 LTC2983 は、内蔵のセンサ・プロファイルの 他に、カスタムのユーザープログラマブル・セ ンサ・プロファイルを使用可能にして、非標準 の表駆動型 RTD、熱電対、およびサーミスタ に対応します。n ンプルに再プログラムすることにより、単一の 汎用の測定システム ハードウェア設計であらゆるセンサを測定でき LTC2983 は、汎用温度測定デバイスとして ます。 構成することができます（図 9 を参照）。1 つの LTC2983 に対して最大 4 組の汎用入力を加 えることができます。これらの各組では、基板 上のハードウェアをまったく変更せずに、 3 線 式 RTD、4 線式 RTD、サーミスタ、または熱 図 9．汎用温度測定システム 電対の測定値を直接デジタル化することがで きます。各センサは、ソフトウェアを使用して 構成した、4 つの同じ A/D コンバータ入力およ び保護 / フィルタリング回路を共有することが CH1 SHARE WITH ALL FOUR SETS OF SENSORS UP TO FOUR SETS PER LTC2983 THERMOCOUPLE THERMISTOR 3-WIRE RTD RSENSE CH2 4-WIRE RTD CH3 できます。1 つの検出抵抗は 4 列の全センサ間 で共有され、冷接点補償はダイオードによって 測定されます。LTC2983 の入力構造では、ど LTC2983 3 2 4 3 CH4 2 のチャネルにどのセンサを使用しても構いませ ん。LTC2983 の 21 箇所のアナログ入力には、 RTD、センス抵抗、サーミスタ、熱電対、ダイ 1 1 2 CH5 1 オード、および冷接点補償の任意の組み合わ CH6 せを入力できます。 COM COLD JUNCTION CH19 2015年1月： LT Journal of Analog Innovation | 9 SPICE の差別化 Mike Engelhardt LTspice をダウンロードするには、www.linear-tech.co.jp/ltspice にアクセス アナログ設計技術者は、回路性能の予測をシミュレーションに大きく依存しています。シミュレータの価 値は、シミュレータが物理的な現実をどの程度適切に予測できるか、またどの程度素早く結果を出力で きるかによって決まります。シミュレーションによる性能と実際の性能との間に差異があると、製品になっ てから、費用のかかるデバッグ・サイクルの繰り返しに落ち込むことがあります。 SPICE がアナログ回路シミュレーションに使用 の正しい解になります。1 ニュートン反復法の 疎行列法 されるのは、 SPICE が任意の回路の最大限の 収束が成功すると、作成した回路の正しい解 大信号動作を計算できるからです。SPICE で が見つかったという数値的証拠を見つけること テイラー級数は多次元です。回路内の未知の 使用されている 3 つの数値解析法は、SPICE ができます。 がアナログ回路シミュレーションで成功してい る理由になっています。具体的には、以下のと おりです。 • 非線形素子を持つ回路の解を見つける ニュートン反復法 • 大規模な行列を 実用的なコンピュータの アドレス空間に格納する疎行列法 • 回路のリアクタンスから生じる微分方程式を 積分する陰積分法 ニュートン反復法の堅牢性は、 （1）回路素子の すべての I-V 曲線の値と傾斜が連続している ことと、 （2）すべての非線形素子が容量でバイ パスされ、以前の時間ステップ解が現時点で のニュートン反復の妥当な出発点になること に依存します。条件（1）と（2）はどの物理回路 でも満たすことができますが、SPICE プログラ ムでは、通常そうすることができません。これ は、Berkeley SPICE の半導体のデバイスには 不連続点があり、これらの実装誤差が SPICE SPICE シミュレータが正しい結果を確実に生 シミュレータにも引き継がれてしまっているか 成する能力は、これらの方法がどの程度うま らです。LTspice では、これらの不連続性は発 く実装されるかに依存します。この記事では、 生しません。一例を説明するため、PSpice2 と LTspice が正しい結果を出すという点で他の LTspice でのダイオードの I-V 曲線を図 1 に示 SPICE シミュレータより優れている理由につい します。各事例で使用したネットリストは次の て概説します。 とおりです。 ニュートン反復法 ニュートン反復法では、各非線形回路デバイ スの I-V 曲線をテイラー級数として展開するこ とが必要ですが、最初の 2 項だけ残して、得ら * I-V discontinuity in PSpice diode V1 N001 0 0 D1 N001 0 D .dc V1 -.3 -.2 2u .probe .model D D(Is=10n) .end れた 1 組の連立一次方程式を解きます。線形 PSpice のダイオード I-V 曲線は、値と傾斜の両 システムの解が、確かにテイラー級数が展開 方で連続していません。PSpice のほとんどの された真の点である場合、テイラー近似解は 半導体デバイスにはこのような不連続箇所が ちょうどその点にあり、その近くで正確なので、 存在しますが、LTspice の半導体デバイスには この線形システムの解は実は元の非線形回路 まったく存在しません。 10 | 2015年1月： LT Journal of Analog Innovation 電圧ノードごとに 1 次元となります。アナログ IC の場合、これは 100,000 の異なる電圧ノー ドになり、倍精度の行列係数では 100,000× 100,000 の導電率行列、つまり 800 億バイト になることがあります。今日の 64 ビット・プロ セッサであっても、それほどまでに多くのメモリ へのアクセスに十分なアドレス線を持つことは ありません。幸いにも、ほとんどすべての係数 が 0 なので、全てのデータを保存する必要はあ りません。疎行列法は、0 以外の要素だけを扱 います。これにより、大規模な行列を比較的小 規模のアドレス空間で解くことができます。 行列の疎密度は、実際の回路の物理的な性質 に起因します。ほとんどのノードは他の数ノー ドに接続されるだけです。例えば、網目状の抵 抗のように見える回路の導電率行列を作成し た場合でも、各ノードの抵抗性接続先は隣接 ノードに限定されるので、行列はほぼ対角成 分になります。実際の回路は、網の目ほど密度 が高くありません。大規模なアナログ回路の疎 密度は ppm レンジ内です。この疎密度こそが、 現代のコンピュータで行列を解くことを可能に しています。アナログ回路のニュートン反復は、 疎行列法なしでは不可能です。 設計特集 LTspice では、行列のメモリが割り当てられ、malloc() から返されるアドレスが分かってから、自己オー サリング・アセンブリ言語のソースを実行時に書き込んで、データを FPU に取り込むときのオーバー ヘッドを省きます。この遅延オーサリング・コードは、具体的な行列要素のアドレスをコードに合わせ て解決できるので、データを効率よく読み込んで、FPU はパイプラインが満杯の状態で動作できます。 図 1．PSpice（左）でのダイオード I-V 曲線の不連続性と LTspice（右）での連続したダイオード I-V 曲線。不連続性は、非線形回路を解決するシミュレータの能力に悪影響を及ぼします。 全ての SPICE シミュレータは、これらの疎行列 FPU パイプラインは、通常、空の状態で動作 れることになります。シミュレータのコンパイル 法を採用する点で共通しています。すべての します。突き詰めると、これは、すべてのオペ 時に行列要素を示すために分かっているのは、 SPICE プログラムは、LU 因数分解を使用しま レーティング・システムが動的メモリ割り当て ベースアドレスからどれだけ離れているかとい す。ほとんどの SPICE シミュレータでは、学術 を使用するという事実によるものです。シミュ うインデックスの値だけです。実行時にこのア 的な Berkeley SPICE コードで配布されたコー レータが作成されてコンパイルされる時点で ドレスを解決し、このアドレスが示すデータを ドをもとにした疎行列ライブラリを使用します は、行列データを格納する記憶領域は決まっ FPU に取り込むには、FLOP 自体を実行するよ が、その一部は、通常、高速 SPICEとして販売 ていません。実行時に、シミュレータは関数呼 りも長い時間がかかります。4 データを効率的 されており、SuperLU などの拡張疎行列ライ 出し malloc() を使用してメモリを要求します。 に取り込めて、 FPU が取り込みを待つ必要が ブラリを使用することによって、性能を改善し これにより、シミュレータが行列データを安全 ないように、計算に必要なデータのアドレスは、 ています。3 に格納することができるアドレスが返されます。 計算時より前に判明することが理想です。 より優れた方法は、土台となるハードウェアが 持つ理論上の FLOP（浮動小数点演算）限度 で、プロセッサにそのまま数値演算を実行させ ることです。問題は、 FPU が FLOP を実際に 実行する時間より、数値データが FPU に届け られるまでの時間の方が長いことです。 各行列要素に専用の名前を付けることは人間 にはできないので、配列が使用されます。これ により、シミュレータが必要とするメモリアドレ ス範囲は、数は少ないものの 1 つ 1 つが大き くなり、個々の係数は、malloc() によって返さ れるベースアドレスからのインデックスで表さ LTspice では、行列のメモリが割り当てられ、 malloc() から返されるアドレスが分かった時点 で、自己オーサリング・アセンブリ言語のソー スを実行時に書き込んで、データを FPU に取 り込むときのオーバーヘッドを省きます。この 遅延オーサリング・コードは、具体的な行列要 2015年1月： LT Journal of Analog Innovation | 11 PSpice の Gear 積分法は、失敗することがよくあります。Gear 積分法は数値的なリンギングを減衰す るだけではなく、すべてのリンギングを（物理的なリンギングであっても）減衰します。このため、実 際には発振が原因で誤動作する回路が、シミュレーション上では完全に安定していて機能するという 結果になる可能性があります。なぜなら、不安定性が減衰して数値上は存在しなくなったからです。 素のアドレスをコードに合わせて解決できるの 原理上は、 IC 設計者に小幅な最大時間ステッ で、 LTspice の内蔵アセンブラとリンカによっ プを規定させることにより、Gear 積分法の誤 てコードがアセンブルされリンクされると、デー 差を低減することができます。ただし、これは タを効率よく読み込んで、FPU はパイプライ 現実的な解決策ではありません。理由は、 （1） ンが満たされた状態で動作できます。LTspice 時間ステップが小幅だとシミュレーション速度 は、自己オーサリング、自己アセンブリング、お がかなり低速化し、 （2）時間ステップを十分に よび自己リンキングの疎行列ソルバを実装し 小さくする確実な方法がいずれにせよ存在し ているという点でユニークです。この方法は他 ないからです。 の方法より著しく性能が優れています。 PSpice の資料には、PSpice が修正 Gear 法を 使用しており、Berkeley SPICE での Gear 積分 陰積分法 法実装製品より誤差を低減する上で十分に小 アナログ回路シミュレーションでは、容量とイ ンダクタンスの挙動を追跡するために、微分方 程式の数値積分が必要です。あるSPICEシミュ さな時間ステップを選択した場合には、実際に 改善されたように見えると記述されています。 図 2．解が検査で分かっている単純な回路 レータと別の SPICE シミュレータで最も大きな しかし、 PSpice の方法は失敗することがよくあ 違いがあるのは、微分方程式の積分に使用で きる手法の違いです。 ります。ごく単純な回路を作り、 PSpice の数値 台形リンギングはアナログ回路設計者にとって 数値積分には誤差を伴います。アナログ回路シ ミュレーションでは、多くの時定数の挙動を積 分することが必要です。exp(-const*time) のよ うな解を持つ微分方程式を積分する処理の性 質上、陰積分法と呼ばれる数値計算方法を使 用しないと、実際に誤差が無限大まで増え続 5 けます。 陰積分法なしでは、 SPICE でトラン ジェント解析を実行することはできなかったで しょう。 7 まったく許容できないことだったので、 台形 積分法は商用の SPICE シミュレータ（PSpice） 単です。図 2 について考えます。これは、並列 には使われておらず、低速で精度の低い Gear のタンク回路に区分線形電流源を並列接続し 積分法が使用可能な唯一の選択肢として残り た回路を示しています。この電流源は、電流の ました。 スパイクを最初の 0.2ms の間アサートし、その しかし、 Gear 積分法は数値的なリンギングを の共振を電流のスパイクによって励起し、その 減衰するだけではなく、すべてのリンギングを （物理的なリンギングであっても）減衰します。 このため、実際には発振が原因で誤動作する SPICE では、2 階積分を使用します。大半の SPICEシミュレータはBerkeley SPICEに従い、 6 Gear 法と台形（Trap）法 の 2 つの形式の 2 階陰積分を備えています。台形積分法は Gear 積分法より高速で正確です。ただし、台形積分 法では、離散時間ステップの積分解が、真の 連続時間動作を中心に時間ステップと時間ス テップの間で発振する数値的な誤差が生じる ことがあります。このため、各台形に含まれる 積分面積が正しい場合でも、ユーザーはシミュ レータが正確かどうかを疑うかもしれません。 12 | 2015年1月： LT Journal of Analog Innovation 積分結果が本来の解から著しくずれていること を確認するのは、検査によって見つけるより簡 回路が、シミュレーション上では完全に安定し ていて機能するという結果になる可能性があり ます。なぜなら、不安定性が減衰して数値上は 存在しなくなったからです。このことは、IC の 後はゼロになります。この解では、タンク回路 後、一定の振幅でリンギングするようにします。 この回路のネットリストは次式で与えられます。 * Gear (PSpice) integration error L1 N001 0 50m I1 0 N001 PWL(0 0 .1m .1 .2m 0) C1 N001 0 .1u .tran 1 1 0 50u .probe .end 設計を PSpice でシミュレートし、レイアウトし PSpice の修正 Gear 積分法ではリンギングを て製造すると、その回路は PSpice の Gear 積 人工的に減衰しているのに対して、LTspice で 分法で見逃された不安定性が原因で機能しな は正しい解が直ちに得られる様子を図 3 に示 いことが後から判明するという悲しい状況につ します。PSpice での誤差は、最大時間ステップ ながっていました。不安定性を取り除いて当初 （.tran 文の 4 番目の数）をより小さく規定すれ の機能を実現しようとするには、マスク修正サ ば低減できます。これは計算対象の PSpice の イクルが必要であり、これにはかなりの時間と 修正 Gear 積分法にとって単純な回路です。し 費用がかかります。 かし、人間が一段と小幅な最大時間ステップ 設計特集 LTspice では、台形法の速度と精度を備えているが、人為的なリンギングの影響がない積分法（修正台 形法）を使用します。修正台形法は、数年前に私が考案した方法で、最初に LTspice で広く使用できる ようになりました。私の知っている限りでは、これがアナログ回路の微分方程式を積分する最善の方法 であり、他のSPICEプログラムでは再現されません。 これは回路設計用に私が推奨する唯一の方法です。 図 3．PSpice（左）は、修正 Gear 数値積分法を使用するので、図 2 の回路でのリンギングを誤って人工的に減衰します。 LTspice（右）は正しい結果を出力します。 を規定するので、その「解」がどのように収束 LTspice では正しい結果が得られます。各事例 するかを技術者が手作業で調べない限り、多 で使用したネットリストは次のとおりです。 くの異なる時定数を持つ回路を PSpice が確実 に解くことは基本的に不可能です。 図 3 は、PSpice の Gear 積分法では、ノードが わずか 1 つの単純な回路の 2 つのリアクタン スを明らかに正しく積分できないことを示して います。Gear 積分法の誤差の性質から、回路 が実際に示す安定性よりも、シミュレーション の方が安定しているように見えます。この誤差 の影響を実用例の観点で見積もるため、補償 コンデンサ C2 が小さすぎるために安定しない オーディオ・パワーアンプを図 4 に示します。 PSpice では、この 回 路 が 安 定しているとい う誤ったシミュレーション結果となりますが、 * Unstable Power Amplifier Q5 N001 N006 N007 0 Q3904 Q7 N001 N007 OUT 0 Q2219A Q8 OUT N013 N014 0 Q2219A Q6 N013 N012 OUT 0 Q3906 V1 N001 0 10 V2 N014 0 -10 R11 N012 N014 5K R14 OUT 0 8 R9 N006 N008 2K R10 N008 N012 1K Q4 N006 N008 N012 0 Q3904 Q1 N005 N009 N011 0 Q3904 Q2 N002 N010 N011 0 Q3904 R3 N011 N014 1K Q3 N006 N004 N003 0 Q3906 R6 N010 0 20K R7 OUT N010 200K V3 IN 0 pulse(0 .1 0 + 5u 5u 50u 100u) R8 N001 N003 100 R4 N004 N005 10K C2 N006 N004 10p R13 N013 N014 1K R12 N007 OUT 1K C3 N006 N012 .001u Q9 N005 N002 N001 0 Q3906 Q10 N002 N002 N001 0 Q3906 R2 IN N009 9.09K .tran 100u 100u .model Q3904 NPN(Is=1E-14 Vaf=100 + Bf=300 Ikf=0.4 Xtb=1.5 + Br=4 Cjc=4p Cje=8p Rb=20 Rc=0.1 + Re=0.1 Tr=250n Tf=.35n + Itf=1 Vtf=2 Xtf=3) .model Q3906 PNP(Is=1E-14 Vaf=100 + Bf=200 Ikf=0.4 Xtb=1.5 + Br=4 Cjc=4.5p Cje=10p Rb=20 + Rc=0.1 Re=0.1 Tr=250n + Tf=.35n Itf=1 Vtf=2 Xtf=3) .model Q2219A NPN(Is=14.34f + Xti=3 Eg=1.11 Vaf=74.03 + Bf=255.9 Ne=1.307 Ise=14.34f + Ikf=.2847 Xtb=1.5 + Br=6.092 Nc=2 Isc=0 Ikr=0 + Rc=1 Cjc=7.306p Mjc=.3416 + Vjc=.75 Fc=.5 Cje=22.01p + Mje=.377 Vje=.75 Tr=46.91n + Tf=411.1p Itf=.6 Vtf=1.7 + Xtf=3 Rb=10) .probe .end 図 5 では、PSpice の安定している誤った結果 （左）と、 LTspice（右）の発振している正しい 2015年1月： LT Journal of Analog Innovation | 13 結果と比較します。このシミュレーションは、ス テップ応答の大信号トランジェント解析です。 十 分 に小 幅 な 時 間ステップを PSpice シミュ レーションで規定した場合は、正しい解に強制 的に近づけることで、 PSpice がトランジスタの デバイス方程式を正確に解釈していると示すこ とができますが、 PSpice での微分方程式の積 分は、決して正確とは言えません。 ここで必要なのは、台形法の速度と精度を備 えつつもリンギングによる誤差がない方法で す。これを追 求 するに当たり、 PSpice では、 Gear 積分法を使用するが適度な時間ステップ を選択しようとすることで台形リンギングを取 り除いたのに対して、別の方法では、台形積分 法のデ・チューン・バージョンを使用し、それ 図 4．不安定なパワーアンプ によって台形リンギングを減衰しますが、実際 には正しい回路動作時の誤差が、うまくいけば 許容できる程度に小さくなるだけです。SPICE のオプションを使用するのは推奨しません。こ LTspice で広く使用できるようになりました。 のオプションを使用すると実際の回路動作が 私の知っている限りでは、これがアナログ回路 減衰しますし、LTspice では必要ないからです。 の微分方程式を積分する最善の方法であり、 を回路図に追加することにより、 trapdamp と LTspice では、台形リンギングを取り除くより 他の SPICE プログラムでは再現されません。 呼ばれる非公開オプションを使用して LTspice 優れた方法を採用しています。 これは回路設計用に私が推奨する唯一の方法 指令 .options trapdamp=.01 の台形積分をデ・チューンすることは、実際に 可能ではありますが推奨しません。HSPICE 8 の積分動作を再現する trapdamp の値を見つ けることができる場合があります。とは言え、こ LTspice では、台形法の速度と精度を備えて いるが、人為的なリンギングの影響がない積 分法（修正台形法）を使用します。修正台形 法は、数年前に私が考案した方法で、最初に です。LTspice は、他の既知の方法（台形法 や Gear 法）もサポートしますが、その目的は、 ユーザーが他の SPICEシミュレータによる誤っ た結果を再現して、モデルは同じと解釈され、 図 5．大信号トランジェントの状況での不安定なパワーアンプからのシミュレーション出力。PSpice（左）は回路が安定していると誤った結果を示すのに対して、LTspice（右）は不安定性を正しく 示しています。 14 | 2015年1月： LT Journal of Analog Innovation 設計特集 積分法だけが異なることを確認できるようにす るためだけです。 修正台形法が LTspice によって使用されるの は、 図 3 を作成するためです。数千サイクル のリンギング発生後であっても、リンギングの 振幅に変化がないことに注意してください。こ れ は、 LTspice の 修 正 台 形 法では、 人 工 的 な数値減衰が生じていないことを実証してい ます。修正台形法は、図 5 を生成する目的で も LTspice によって使用されており、ここでは LTspice がアンプの不安定性を正しく示してい ます。 図 6．台形リンギングが発生しやすい回路 LTspice 修正台形法で台形リンギングを取り除 く能力を実証するには、台形リンギングが発生 しやすい回路が必要です。台形リンギングが 始まるのは、離散時間ステップの2階積分では、 連続時間回路動作を正確に表現する上で問題 がある場合です。リンギングは、時間ステップ と積分階数制御を適切に使用すれば低減する ンバータのゲートの容量が非常に非線形なこ このシミュレーションのネットリストは次のとお とが原因で台形リンギングが発生する回路を りです。 図 6 に示します。台形リンギングは、ゲート電 流駆動時 I(V1) に見えるようになります。 か取り除くことができます。 図 7 では、台形積分法と LTspice 修正台形法 LTspice は、過去 10 年間で最も普及している ングを明瞭に示すため、下側プロットの領域 SPICE プログラムなので、9 数多くの回路に使 用された実績があり、台形リンギングを防止す るためソルバにライブラリ化された知見が多数 存在します。このため、反例を探すのは、なか なか大変でしょう。寸法が異常な MOSFET イ を比較しています。上側のプロットは、リンギ の一部を拡大して示しています。この結果を 「Control Panel」 LTspice で再現する場合は、 の「SPICE」ペインに移動して、デフォルトの修 正台形法の代わりに台形積分法を選択します。 * Trap Ringing Example V2 N001 0 3.3 V1 N002 0 PULSE(0 3.3 1n 1u) M1 OUT N002 N001 N001 P M2 OUT N002 0 0 N .tran 0 1.2u 0 .1n .model N NMOS(Tox=20n Vto=.5 + Gamma=.5 UO=650 Rs=10) .model P PMOS(Tox=20n + Vto=-.5 Gamma=.5 UO=650 + Rs=10) .probe .end 大 半 の SPICE プ ロ グ ラ ム は こ の 種 の MOSFET に対して Meyer 容量モデルを使用 図 7．図 6 の回路に適用された、台形法と LTspice 修正台形積分法。従来の台形積分法（左）は台形リンギングを示すのに対して、LTspice 修正台形積分法（右）ではリンギングが取り除かれて います。 2015年1月： LT Journal of Analog Innovation | 15 図 8．PSpice（左）で動作させた図 6 の台形リンギング例の回路は、台形リンギングを示しませんが、他の誤差が発生しており、その原因として可能性が高いのは、Yang-Chatterjee 電荷モデル の実装回路での誤差です。LTspice（右）は正しい結果を出力します。 するので、大半の SPICE プログラムでは、この デッキが狙いどおりに動作しないことに注意し てください。Meyer 容量モデルは電荷を保存 せず、短チャネルでは不正確なので、1990 年 代以降は使用されなくなりました。 LTspice と PSpice は、どちらも Meyer 容量モ デルを Yang-Chatterjee 電荷モデルに置き換 えました。どちらのシミュレータも同じ最新の 電荷蓄積式を使用するので、同じ結果が得ら れるはずです。しかし、PSpice のシミュレーショ ンを LTspice と比較すると、図 8 に示すように PSpice は著しく誤った結果を示します。ただし、 PSpice シミュレーションで現れる発振は台形 リンギングではありません。なぜなら、発振は 時間ステップと時間ステップの間には発生して おらず、PSpice は台形法を使用しないからで す。この人為的影響の原因の大半は、PSpice まとめ LTspice は、最初の SPICE シミュレータでは ニュートン反復法、疎行列法、および陰積分法 算、および乗算が必要です。これらの命令に必要なのは、 （3 サイク わずか 3 つの潜在クロック・サイクルだけです。 ルを超えるクロックが必要な除算もいくつかありますが、取 り除く対象の不明要素 1 つにつき除算は 1 つだけです。） 指標の基になったベースアドレスによってのみ認識できる データの取り込みには、3 クロック・サイクルよりはるかに 長い時間がかかります。 は SPICE の中核となる数値計算方法です。シ 5 これに関する文献は、十分に小さな時間ステップが保証さ も優良で最も普及している SPICE シミュレータ です。 れる場合、数値解が特異解ではないと指摘していますが、 実際には、数値積分を無限の精度で行うことができない限 り、陽積分と限られた時間ステップ幅による方法はうまく いきません。誤差を合計した結果が無限大になる理由は、 丸め誤差の存在ではなく、サンプリングされた有限の差分 で導関数が近似されることです。陽積分を使用した一般的 なアナログ回路シミュレータで、成功した例は一つもあり ません。 ミュレータの堅牢性、速度、および完全性は、 これらの方法がどの程度適切に実装されるか によって決まります。 結局、 SPICE シミュレータは、そのシミュレー タが回路の動作を正確に解明できるという設 6 計者の信頼を得る必要があります。中核となる 場合、これは不可能です。LTspice はこれらの 方法を正しく実行し、しかも他の SPICE 実装 Yang-Chatterjee 電荷方程式を容量について 注記 1 そうでない場合は、線形システムの解が反復ステップとし て使用されます。元の非線形回路は、この解に関する新し いテイラー級数として再展開され、最初の 2 項だけを再度 維持し、その後、得られた 1 組の連立一次方程式を解きま す。この処理は、正しい解が見つかったことが立証される まで繰り返されます。 でしょう。 2 PSpice は Cadence 社の商標です。スクリーン・ショットに はバージョン 9.2 が使用されています。 3 行列が疎であるほど、行列を対角行列（つまり解かれた行 列）に近い行列として記述できます。アナログ回路の行列 SPICE は 1 階積分まで低下することがあります。例えば、 独立した電圧源または電流源の区分的線形関数またはパ ルス関数の 2 つの直線線分間での遷移時など、既知の不 連続な 1 階時間導関数を伴う事象が発生した場合、ほとん どの SPICE 実装回路は、遷移時にその回路のリアクタンス の 1 階積分まで低下します。Gear 法と台形法の 1 階バージョ ンは、どちらも後退オイラー法です。 数値計算方法をソルバが正しく実行できない の Yang-Chatterjee 電 荷 モデ ル 実 装 回 路で 16 | 2015年1月： LT Journal of Analog Innovation 4 行列の不明要素をなくすには、ほとんどの場合、加算、減 なく、唯一の無償 SPICE でもありませんが、最 製品より性能が優れています。n 微分したときの誤差であると言ってかまわない は非常に疎であるので、SuperLU を使用して LU 因数分解 を改善しても、期待するほど速度面で優位にはなりません。 7 一部のユーザーは、SPICE シミュレーションの価値を過小 評価する有名な文献のために、SPICE を最初から疑う考 えをもたせられます。 8 HSPICE は Synopsis 社の商標です。 9 LTspice は毎分 4 回ダウンロードされており、すべてのシ ミュレータの中で最大のユーザー・グループの話題になっ ています。他の SPICE プログラムを販売する各社の担当者 との私信に基づいて他の SPICE 実装製品の配布数と使用 数を使うと、LTspice の配布数と使用数は、他の SPICE プ ログラムより3 桁を超えて多いことが分かります。 設計特集 クロックの難しい問題（マルチクロック同期および データ・コンバータ・クロック生成）を解決する、 クロック分配回路を内蔵した 1.4GHz 低ジッタ PLL Chris Pearson クロック・システム設計者が直面するより困難な 2 つの課題は、複数のシステム・クロックを同期させるこ とと、低ジッタのデータ・コンバータ・クロックを生成することです。LTC6950 は、リニアテクノロジーの 使いやすい EZSync™ 技術を特長とし、付加ジッタが 100fs RMS 未満の 5 つのクロック出力を供給する ことにより、これらの課題を克服します。 他のマルチクロック同期ソリューションでは、 制御する利点について説明します。最後に、リ PLL 部は外部リファレンスおよび外部 VCO と きわめて高精度の時間枠内（場合によっては ニアテクノロジーの ClockWizard™ ツールを 連携して動作し、次式に従って目的の VCO 周 波数（fVCO）を生成します。 数 ns 以内）で、2 つ以上の高速入力信号のエッ 使用して標準的な LTC6950 アプリケーション ジを揃えることが必要です。こうしたデバイス を設計することがいかに簡単かを、LTC6950 は、この同期方法に信頼性がないことを踏まえ の完全な設計例によって正確に示します。 fVCO = fREF • N/R LTC6950 の概要 リファレンス入力の分周値、N は VCO 帰還分 があります。EZSync の優秀な点は、高速入力 LTC6950 が 3 つの主回路ブロック（フェーズ 周値であり、fVCO はクロック分配部に供給さ 信号を高精度で揃える必要がない一方で、1 ロック・ループ（PLL）部、クロック分配部、お れます。 つまたは複数の EZSync クロック・デバイス上 よびデジタル制御部）にどのように分割されて のすべての出力の均一なエッジ整列を保証し いるかを図 1 のブロック図に示します。 て、同期の良否や再試行の必要性を示すため の SYNCRESULT ピンを組み込んでいること (1) ここで、fREF はリファレンス入力周波数、R は クロック分配部は fVCO で信号を受信し、異な る 5 つのチャネルにこの信号を分配します。5 ていることです。EZSync を使用すれば、複数 のデバイス、複数のボード、さらには複数のシ ステム・レベル・クロック・エッジの同期が、ボ タンを押すのと同じくらい簡単です。 図 1．LTC6950 のブロック図 LTC6950 は、5 つの低ジッタ、高スルーレー トの差動クロックを生成します。これらのクロッ REF– ク特性により、設計者は複数の高速データ・コ ンバータのクロックを直接生成することが可能 V+ REF+ R DIVIDER N DIVIDER PHASE-LOCKED LOOP (PLL) VCP+ PHASE FREQUENCY DETECTOR です。通常であれば、基板に実装するクロック・ VCO– 費用がかかるところです。LTC6950 は、従来 のデータ・コンバータのクロック・アーキテク チャと比較して、システム設計全般を簡素化し SYNC ており、低コストになっています。 作の仕組みについて要約しています。第 2 部で は、LTC6950 の EZSync 機能について説明し CP VCO+ フィルタリング部品やクロック整形部品の追加 この記事の第 1 部では、LTC6950 の特長と動 CHARGE PUMP LTC6950 SYNC CONTROL STAT2 DIGITAL CONTROL STAT1 SDO SDI ます。第 3 部では、LTC6950 を使用して A/D SCLK コンバータと D/A コンバータのクロックを直接 CS SERIAL PORT DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 PECL0+ PECL0– PECL1+ PECL1– PECL2+ PECL2– CLOCK DISTRIBUTION PECL3+ PECL3– LV/CM+ LV/CM– GND 2015年1月： LT Journal of Analog Innovation | 17 LTC6950 はリニアテクノロジーの EZSync 技術を実現する最初のデバイスで、複数の デバイス、ボード、およびシステムにまたがって複数のクロックを揃える作業を単純化 します。LTC6950 の性能レベルならば、高性能データ・コンバータの直接クロック生 成、システム設計の簡略化、システム・コストの低減が可能となります。 つのチャネルのそれぞれは、最初の同期クロッ STANDALONE MODE (SYNCMD = 1) 図 2．EZSync STANDALONE モード ク・エッジを 0 ∼63 の VCO クロック・サイクル LV/CM+ LV/CM– だけ遅延させ、1 ∼63 の任意の整数で fVCO を分周する独立した機能を備えています。 PECL0+ PECL0– VCO+ LOOP FILTER VCO– 分周器からの出力信号はバッファに送られ、 CP ここで出力信号の種類が決まります。4 つの LTC6950 チャネルは、最大 1.4GHz の出力周波数に対 PECL1+ PECL1– ALIGNS ALL 5 CLOCK EDGES (WHEN ALL SYNC_ENx BITS = 1) PECL2+ PECL2– 応できるきわめて低ノイズの差動 LVPECL ク ロック信 号を生 成します。5 番目のチャネル ≥1ms は、構成可能な差動 LVDS 出力または 1 組の PECL3+ PECL3– SYNC CMOS 出力を生成します。LVDS 出力は最大 800MHz のクロック周波数を生成できますが、 CMOS 出力は 250MHz に制限されています。 3 番目と最後の部分は、デジタル制御部です。 図 1 で SYNC CONTROL と表記されている 四角は EZSync 制御回路で、機能を以下に詳 あり、特定のレジスタ・ビットの状態をモニタし しく説明します。デジタル制御部には標準的な ます。 4 線式シリアル・インタフェースと 2 つのピンが マルチクロック同期を保証する EZSync 前述したように、タイミングの制約条件が厳 図 3．フォロワ・ドライバおよびフォロワ同期出力を使用した EZSync FOLLOW モードおよび CONTROL モード CONTROL MODE (SYNCMD = 0) LTC6950 LOOP FILTER VCO– SET TO FOLLOWER-SYNCHRONOUS MODE (FLDRVx = 0) はクロック同期を保証し、タイミングの制約 条件を緩和しました。図 2、3、および 4 に示 すように、EZSync 機能は視覚的に記述する と良く分 かります。EZSync には 次 の 3 つ の PECL0+ PECL0– モードがあります。それは、STANDALONE PECL1+ PECL1– CP （図 2）、CONTROL（図 3 および 4）、および FOLLOW（図 3 および 4）です。 PECL2+ PECL2– ≥1ms SYNC PECL3+ PECL3– 図 2 に示すように、 STANDALONE モードで FOLLOW MODE (SYNCMD = 2, PDPLL = 1) LTC6950 SET PECL3 TO FOLLOWER-DRIVER MODE (FLDRV3 = 1) LV/CM+ LV/CM– VCO+ SYNC PULSE SKEW BETWEEN SYNC PINS MUST BE < 10µs + AND VCO– FOR VCO DEVICE IN FOLLOW MODE MUST BE DC COUPLED VCO– PECL0+ PECL0– PECL1+ PECL1– PECL2+ PECL2– SYNC 18 | 2015年1月： LT Journal of Analog Innovation 数の高速クロック制御デバイスを同期させる のは困難なことです。対照的に、 EZSync で LV/CM+ LV/CM– VCO+ しくアーキテクチャの信頼性が低いため、複 PECL3+ PECL3– ALIGNS ALL 9 CLOCK EDGES (WHEN ALL SYNC_ENx BITS = 1) は、LTC6950 の SYNC ピンに 1ms の H パ ルスを入力した後に、5 つの LTC6950 クロッ ク出力が同期します。SYNC ピンが H になっ た後、同期可能なすべてのクロック出力は、ロ ジック L の状態に移行するとその状態で保持 されます。SYNC ピンが L に戻った後、同期 可能なすべてのクロック出力は、クロックの生 成を同期状態で再開します。設計者は、出力 設計特集 リニアテクノロジーの ClockWizard ツールに組み込まれている Scope Plot シミュレーション・ツールを使用すると、ユーザーは STANDALONE モード、FOLLOW モード、または CONTROL モードでの出力遅延応答を素早く予測することができます。 図 4 で は、EZSync の CONTROLLER お よ サイクルの追加 VCO サイクルの間、出力はロ に設定することにより、出力ごとに同期をディ び FOLLOWER アーキテクチャは、 5 つ全部 ジック L の状態に保持されます。ユーザーは、 スエーブルするよう選択することもできます。こ の LTC6950 SYNC ピンに 1ms の H パルス 該当するSYNC_ENxレジスタ・ビットをロジッ の SYNC_ENx レジスタ・ビットをロジック L れらの出力が同期動作中に乱されることはあり が入力された後に、20 の FOLLOWER 出力 ク L に設定することにより、任意の出力の同 ません。 と 1 つのフォロワ同期出力を同期させます。 期をディスエーブルするよう選択することがで 図 3 および 4 に 示 すように、 LTC6950 のク STANDALONE アーキテクチャと比 較する ロック出 力を別の EZSync デバイスの VCO と、 CONTROLLER お よ び FOLLOWER 入 力 に 接 続 する 場 合、 CONTROL モ ード アーキテクチャには、すべての SYNC 信号間 と FOLLOW モ ード は 直 列 で 使 用 しま す。 での最大スキューが 10µs 未満であるという適 図 3 および 4 では、いくつかの新しい用語を 度な追加タイミング要件があります。SYNC ピ 導 入して います。そ れ は CONTROLLER、 ンがロジック H の値に設定されている時間中 FOLLOWER、フォロワ・ドライバ、およびフォ と、SYNC ピンがロジック L に戻った後の数 ロワ同期で、定義は以下のとおりです。 きます。これらの出力が同期動作中に乱される ことはありません。 EZSync をより簡単に LTC6950 の SYNC ピン に 1ms の H パ ル スを入力するのは簡単ですが、LTC6950 の SYNC ピンがロジック L 状態に戻った後、出 力がどう応答するか予測するため、EZSync の • CONTROLLER：CONTROL モードに設定 された EZSync デバイスです。CONTROL モードのデバイスは、それ以外のすべての CONTROL MODE (SYNCMD = 0) EZSync デバイスのタイミングを制御します。 LTC6950 • FOLLOWER：FOLLOW モードに設定され SET LV/CM OUTPUTS TO FOLLOWER-SYNCHRONOUS MODE (FLDRV4 = 0) LV/CM+ LV/CM– た EZSync デバイスです。FOLLOWER の クロック入力には、CONTROLLER のク ロック出力からの DC 結合接続があります。 LOOP FILTER • フォロワ・ドライバ：FOLLOWER のクロック VCO+ – VCO CP 入力に接続されている CONTROLLER の クロック出力です。CONTROLLER 出力と PECL1+ PECL1– PECL2+ PECL2– FOLLOWER 入力の間には DC 結合が必 PECL3+ 要です。 • フォロワ同期：FOLLOWER デバイスのクロッ PECL0+ PECL0– ≥1ms ク出力に同期している CONTROLLER の SYNC PECL3– SET PECLx TO FOLLOWER-DRIVER MODE (FLDRVx = 1) クロック出力です。 図 3 では、EZSync の CONTROLLER アーキ 方の LTC6950 の SYNC ピンに 1ms の H パ つのフォロワ同期出力と 5 つの FOLLOWER 出力を同期させます。 VCO+ VCO– LTC6950 SYNC VCO+ VCO– LTC6950 SYNC ALIGNS ALL 21 CLOCK EDGES (WHEN ALL SYNC_ENx BITS = 1) VCO+ VCO– テクチャと FOLLOWER アーキテクチャは、両 ルスが入力された後に、CONTROLLER の 4 FOLLOW MODE (SYNCMD = 2, PDPLL = 1) SYNC PULSE SKEW BETWEEN ANY TWO SYNC PINS MUST BE < 10µs LTC6950 SYNC VCO+ AND VCO– FOR DEVICES IN FOLLOW MODE MUST BE DC COUPLED VCO+ VCO– LTC6950 図 4．フォロワ・ドライバおよびフォロワ同期出力を使用した EZSync FOLLOW モードおよび CONTROL モード SYNC 2015年1月： LT Journal of Analog Innovation | 19 1.「Loop Design」を選択する 2.「Sync」を選択する 3.「STANDALONE」に設定する 4. 各出力を「Synchronized」に設定し、 「Output Delay」を0に設定する 5.「Scope Plot」を選択する 6.「Plot」をクリックする 図 5．ClockWizard の使用による STANDALONE モードでの LTC6950 の出力周波数および出力遅延のシミュレーション 仕様についてある程度深く知っていることが必 LTC6950 による高速コンバータの バータの入力クロックが差動クロックで、クロッ 要です。リニアテクノロジーの ClockWizard 直接クロック制御 ク・エッジが高速であることが推奨されます。 ツールに組み込まれている Scope Plot シミュ 高性能クロックが駆動するデバイスのなかで、 レーション・ツールを使用すると、ユーザーは クロック・ジッタ要件が最も厳しいことから、高 STANDALONE モード、FOLLOW モード、 速 A/D コンバータが事実上のベンチマークに または CONTROL モードでの出力遅延応答 なっています。高速 A/D コンバータのクロック を素早く予測することができます。図 5 および を制御するための要件および推奨事項につい 6 は、ClockWizard の Scope Plot シミュレー て考察する文献は膨大な量がありますが、す ション機能の実例を示しています。 べては次の文に要約することができます。A/D これらの高速 A/D コンバータのクロック制御 の要件は、従来から実現可能でしたが、必ず コストがかかりました。このセクションでは、高 速 A/D コンバータのクロックを直接制御する LTC6950 の能力、特に簡略性と性能に関す る値について説明します。 コンバータは、信号対ノイズ比（SNR）の目標 A/D コンバータの資料は、次の 2 つの式から を満たすために、位相ノイズ / ジッタが非常に 始まることがよくあります。 低いクロックを必要とします。また、A/D コン JITTER TOTAL = = 図 6．ClockWizard の Scope Plot ツールが示す LTC6950 CONTROL モードのシミュレーション結果 5クロック 2 (JITTERCLK _IN ) + (JITTER APERTURE ) 2 SNR ADC = 20 • LOG 1 2πfIN • JITTER TOTAL (2) (3) ここで、fIN は、A/D コンバータのアナログ入力 周波数です。 式 2 は、A/D コンバータ内部のクロック回路に も、アパーチャ・ジッタとして知られるジッタが あることを示すものです。A/D コンバータのほ とんどのデータシートでは、式 2 で使用する数 20 | 2015年1月： LT Journal of Analog Innovation 設計特集 108 10fs 20fs 50fs 100fs 200fs 500fs 1ps 2ps 5ps 10ps 20ps 50ps 96 90 84 78 72 66 60 54 –40 –60 「どんなに難しいことでも、 できてしまえばあっけないものだ。」 ̶Thomas Fuller –80 –100 –120 –140 48 10 100 1000 FREQUENCY OF FULL-SCALE INPUT SIGNAL (MHz) 図 7．式 3 のグラフ表示 fCLOCK = 250Msps fIN = 61.44MHz SNR = 76dBc AIN = −2.3dBFS SAMPLES =8192 –20 AMPLITUDE (dBFS) 102 SNR (dB) 0 TOTAL CLOCK JITTER (RMS) 0 25 50 75 FREQUENCY (MHz) 100 図 8．LTC6950 による A/D コンバータ・クロックの直接制御 の性能 の差動 PECL チャネルを内蔵しています。4 つ の A/D コンバータ・クロックを駆動するため、 従来のクロック・アーキテクチャは 4 回反復し ます。その結果、LTC6950 は設計を簡易にし、 基板スペースを節約して、基板設計全体のコス トを低減します。 値として、アパーチャ・ジッタの標準値を示し 周波数であり、クロック周波数ではないことは、 ています。式 2 では、その後、A/D コンバータ 明確にしておく必要があります。 の入力での A/D コンバータのアパーチャ・ジッ ClockWizard は、 ク ロ ック・ シ ス テ ム の LTC6950 は、100fs 未満の RMS ジッタを実 タとクロック・ジッタを二乗和の平方根をとる 方法で互いに加えて、クロック・ジッタの合計 を算出します。 LTC6950 の設計例とシミュレーション例 設 計 過 程 を 大 幅 に易しくするツー ルで す。 現します。図 8 は、LTC2107 16 ビット A/D コ ClockWizard は、LTC6950 の SPI レジスタ ンバータを fIN = 61.44MHz で使用した場合 に対する読み出しと書き込みが可能なことに の SNR プロットです（図 8 を参照）。従来から、 加えて、PLL ループ・フィルタ設計ツール、ク 式 3 は、クロック・ジッタ合計値を A/D コンバー このレベルの SNR 性能を A/D コンバータから ロック出力分周器 / 遅延構成ツール、位相ノ タの SNR 性能に結び付けています。この式は、 引き出すには、実装回路を追加してクロック信 イズ・シミュレーション・ツール、およびクロッ たいていの場合、図 7 のように視覚化するの 号を調整することが必要でした。例えば、図 9 ク出力タイミング・シミュレーション・ツール が最善です。式 3 で念頭に置くべき主な点は、 では、従来の 1 チャネル A/D コンバータ・クロッ を備えています。LTC6950 の標準的な設計 A/D コンバータの入力周波数と SNR レベルが ク・アーキテクチャを LTC6950 の A/D コン では、 4 つの差動 PECL 出力を使用して 4 つ 高くなるにつれて、クロック・ジッタ合計値の バータ直接クロック制御アーキテクチャと比較 のデータ・コンバータのクロックを制御し、残 要件がより厳格になるということです。式 3 が しています。個々の LTC6950 は、 4 つの A/D りの LVDS/CMOS 出 力 を 使 用 して FPGA 依存するのは A/D コンバータのアナログ入力 コンバータ・クロックを同時に駆動できる 4 つ のクロックを制御します。次の例は、標準的 なアプリケーション 回 路を設 計 する場 合 の ClockWizard 設計機能およびシミュレーショ ン機能を示しています。 PLL の設計 図 9．LTC6950 による A/D コンバータ・クロックの直接制御の利点 www.linear-tech.co.jp/ClockWizard で TRADITIONAL ADC CLOCK ARCHITECTURE Clock Source Does not meet ADC phase noise/jitter requirements Narrow Bandpass Filter Improves clock phase noise/jitter, outputs lower amplitude sine wave CLOCK SOURCE Transformer • Single ended to differential conversion • Step-up transformer for additional amplitude, increases sine wave slew rate ClockWizard をダウンロードしてインストール します。ここで示す設計では、LTC6950 のデ Amplitude Limiting Diodes Increases in sine wave amplitude can damage ADC モ回路 DC1795A に実装された状態で届く基 + にしています。これらの実装部品の値は、図 11 CLK ADC Optional Pre-Gain LNA For additional amplitude, increases sine wave slew rate after filter CLK– 板上の VCO およびリファレンスの使用を前提 に示す ClockWizard の「VCO Params」タブ、 「VCO Noise」タブ、および「Ref Noise」タ ブにあらかじめプログラムされています。図 11 に示すように、ClockWizard を使用して、設 計の完成に必要な設計目標と部品を入力して LTC6950 ADC CLOCK ARCHITECTURE ください。 PECLx+ LTC6950 PECLx– CLK+ ADC CLK– 2015年1月： LT Journal of Analog Innovation | 21 1µF 0.1µF 100MHz REF OSC* 49.9Ω 0.1µF 図 10．LTC6950 の標準的応用例 R DIVIDER N DIVIDER 49.9Ω 49.9Ω 1µF 5V VCP+ V+ REF+ REF– 3.3V PHASE FREQUENCY DETECTOR CHARGE PUMP 1GHz VCSO CRYSTEK CVCSO-914-1000 LTC6950 CP 56nF 196Ω 150Ω 660nF VCO+ 0.1µF VCO– SYNC SYNC CONTROL STAT2 STAT1 TO/FROM PROCESSOR SDO SDI SERIAL PORT SCLK CS DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 DELAY 0 TO 63 DIVIDE 1 TO 63 PECL0– PECL2+ PECL2– PECL3– LV/CM+ LV/CM– 2. リファレンス周波数を入力する 3. 目的のPFD 周波数を入力する 4. VCO 周波数を入力する 5. 5つのクロック出力ごとにクロック周波数を入力する 6.「Compute Params」をクリックする 7.「Design Filter」をクリックし、 「Filter 1」をクリックする 8. 表示された実用的な部品値を使って部品値を更新する 9.「Options」メニューの「Copy Loop to System」を選択する。 （これにより、 「System and Register」タブが正しいシリア ル・インタフェース値で更新される。デモ・ボードを接 続している場合は、そのシリアル・インタフェース・レジ スタも更新される。） 22 | 2015年1月： LT Journal of Analog Innovation 150Ω 0.01µF 0.01µF 49.9Ω 0.01µF TO ADC OR DAC PECL3+ *CRYSTEK CCHD-575-25-100.000 1. 「Loop Design」を選択する 49.9Ω PECL1+ GND 図 11．ClockWizard による LTC6950 ループ・フィルタ設計 49.9Ω PECL0+ PECL1– 37.4Ω TO FPGA 設計特集 PLL のシミュレーションおよび構築 PLL の評価 まとめ 図 11 に示すように、 ClockWizard で求めた こ の 時 点 で LTC6950 に 電 源 を 投 入 し、 LTC6950 はリニ アテクノロジ ー の EZSync フィルタ部品の値を標準値に最も近い部品の DC1795A を使用して評価することができま 技術を実現する最初のデバイスで、 複数の 値に置き換えます。図 12 では、ノイズ・プロッ す。DC1795A デモ回路のマニュアルを linear- デバイス、ボード、およびシステムにまたがっ トで選択されている 5 つのクロック出力のいず tech.co.jp/product/LTC6950#demoboards て複数のクロックを揃える作業を単純化しま れかについて、 LTC6950 の位相ノイズと新し でダウンロードして、クイック・スタート手順の す。LTC6950 の性能レベルならば、 高性能 いループ・フィルタを ClockWizard が予測し もとで電源投入の指示に従います。DC1795A データ・コンバータの直接クロック生成、シス ています。このプロットは、VCO とリファレン の PECL 出力のいずれかを信号源アナライザ テム設計の簡略化、システム全体のコスト低 スの位相ノイズがノイズ全体にどのように影響 （Agilent の E5052 など）に接続することによ 減が可能となります。設計過程をさらに簡略 するかを示しており、設計者が VCOとリファレ り、この例の出力を確認します。図 13 に測定 化するため、ループ・フィルタを設計し、位相 ンスの部品を選択する上で役立ちます。出力 結果を示しますが、図 12 での ClockWizard ノイズをシミュレートして、クロック出力のタイ 位相ノイズのシミュレーション結果がその設計 のシミュレーション結果と厳密に整合してい ミングおよびサイクル遅延をシミュレートする 目標を達成したら、シミュレートで得たループ・ ます。 ClockWizard が開発されました。n フィルタの値の部品を DC1795A に取り付け てください。 図 12．ClockWizard を使用した LTC6950 ループ・フィルタ性能のシミュレーション 1.「Noise Plot」を選択する 2. 目的の「Plot」オプションを選択する 3. プロットする出力を選択する 4.「Plot」をクリックする 5. 結果を表示する –100 RMS JITTER= 73fs (INTEGRATE 100Hz to 40MHz) fVCO = 1000MHz fPFD = 100MHz MO[5:0] = 8 LOOP BW = 4.2kHz PHASE NOISE (dBc/Hz) –110 –120 –130 –140 –150 –160 –170 100 1k 10k 100k 1M OFFSET FREQUENCY (Hz) 10M 40M 図 13．LTC6950 PECL0+ の 125MHz での測定結果 2015年1月： LT Journal of Analog Innovation | 23 2.5V ∼15V の入出力電圧範囲を特長とする 最大効率 95% の 1.5A モノリシック昇降圧 DC/DC コンバータ Richard Cook マルチ・セルの大容量バッテリは、さまざまな電源から電力を受け 取るハンドヘルド機器や産業用計測器でますます使われるように なっています。バッテリの動作時間を最大限に延ばし、さまざまな種 類の電源をサポートするには、入力電圧源の電圧が出力電圧より高 い、低い、または等しい場合でも、多電源システム内の電圧レギュ レータが一定の出力電圧を維持できる必要があります。これは 2 つ の異なるパワー・コンバータと 2 つのコントローラ IC を組み合わせ ることで実現できます。より優れた解決策は、 1 つの昇降圧 DC/DC コンバータを使用することです。これにより、ハンドヘルド機器では きわめて重要な特性である、より小型、より簡素で、より効率的な設 計を実現できます。 に除去します。これにより、システム内でのノ LTC3111 は、2.5V ∼15V の入出力電圧範囲 図 1．LTC3111 ベースの 18W ソリューション と 1.5A の出力電流能力を備えたモノリシック イズに敏感なデータ変換回路や RF 回路に対 昇降圧コンバータです。このデバイスは、シン して、高価なフィルタリングや遮蔽を行う必要 グル・セルまたはマルチ・セルのリチウムイオ 性が低くなるか不要になります。選択可能な ン電池、鉛蓄電池、コンデンサ・バンク、USB Burst Mode® 動作により、パワー・コンバータ 現します。部品のサイズが重要なアプリケー ケーブル、AC アダプタなどのさまざまな電源 の静止電流がかなり減少するので、バッテリ ションでは、デフォルトのスイッチング周波数 からの変換が可能です。 駆動機器がアイドル状態のときは動作時間が 800kHz を最大 1.5MHz まで同期させること 長くなります。 ができます。 LTC3111 は、 その 広 い 動 作 電 圧 範 囲 の 他 これによって過酷な環境でも堅牢な動作を実 に、リニアテクノロジー独自の低ノイズ昇降圧 高精度の動作しきい値により、コンバータの 図 1 に示す LTC3111 ベースのコンバータは、 PWM 制御アーキテクチャを特長にしており、 オンしきい値電圧を厳密に設定できます。内 12V 出力で 18W の電力を発生できます。こ 昇圧動作と降圧動作の間の境界を越えるとき 蔵のフォルト保護機能には、電流制限、サー のソリューションの実装面積は 180mm2 未満 に発生することがあるジッタや EMI を効果的 マル・シャットダウン、および短絡保護があり、 で、コントローラ・ベースの昇降圧コンバータ より小型であり、同様な電力レベルでは、複 雑なデュアル・インダクタ SEPIC コンバータ 図 2．このソリューションでは、1 セル、2 セル、または 3 セルのリチウムイオン・セルを LTC3111 の高精度 RUNしきい値機能と の設計よりはるかに効率が高くなります。主な 組み合わせて使用することができます。 外付け部品は、入力と出力のフィルタ・コンデ 4.7µH 0.1µF VIN 3V TO 12.6V 1 TO 3-CELL Li-Ion + NUMBER OF CELLS R 1 274k 2 698k 3 1.13M ンサおよびパワー・インダクタに限られます。 SW1 SW2 BST1 BST2 VIN VOUT 10µF LTC3111 680pF COMP BURST PWM R PWM/SYNC RUN SNSGND SGND 154k 24 | 2015年1月： LT Journal of Analog Innovation LTC3111 は、 熱 特 性 が 改 善された 16 ピン 0.1µF 26.1k 1M 33pF 27pF FB VCC PGND 191k 1µF 20k VOUT 5V 750mA 22µF VIN > 4V 4mm×3mm DFN パッケージまたは 16 ピン MSOP パッケージで供給されます。 設計特集 LTC3111 は、その広い動作電圧範囲の他に、リニアテクノロジー独自の低ノイズ昇降圧 PWM 制御 アーキテクチャを特長にしており、昇圧動作と降圧動作の間の境界を越えるときに発生することがある ジッタや EMI を効果的に除去します。これにより、システム内でのノイズに敏感なデータ変換回路や RF 回路に対して、高価なフィルタリングや遮蔽を行う必要性が低くなるか不要になります。 100 PWM 90 BURST MODE OPERATION 80 TURN ON THRESHOLD 3.3V EFFICIENCY (%) VOUT 1V/DIV TURN OFF THRESHOLD 3.0V 70 60 50 VIN 2V/DIV VIN = 3.6V VIN = 7.2V VIN = 10.8V 40 30 0.1m 100ms/DIV 1m 10m ILOAD (A) 0.1 1 2 図 3．1 セルのリチウムイオン・ソリューション向けに高精度の動作しきい値を使用した 図 4．1 セル、2 セル、または 3 セルのリチウムイオン・セルの場合の 5V 出力の LTC3111 の傾斜入力電圧応答 効率 1 セル、2 セル、および 3 セルのリチウムイオン・ ズすることができます。いったんイネーブルす が 3.3V より高くなるとオンになり、入力電圧が バッテリによる高精度の動作しきい値 ると、RUN ピンに 120mV のヒステリシスが 3V未満に低下するとオフになるようにします。 LTC3111 の RUN ピンは、デジタル選択を介 生じるので、電力変換をディスエーブルするに してコンバータをイネーブル / ディスエーブル は、その前に電源の入力電圧が 10% 低下す する目的か、ユーザーがプログラム可能な高 ることが必要です。 精度低電圧ロックアウト（UVLO）しきい値を 設定する目的に使用することができます。後者 の場合は、VINとグランドの間に抵抗分割器を 使用します。LTC3111 の 1.2V（全温度範囲 で ±5% 精度）の RUN しきい値により、コン バータのターンオンしきい値電圧をカスタマイ 変更することにより2 セルまたは 3 セルの直列 電池設計に適用することができます。1 セルの 1 セル、2 セル、または 3 セルのリチウムイオン・ 場合、 上昇速度が低い VIN に対する出力電 セル・バッテリが電源である場合、高精度の 圧の応答を図 3 に示します。1 セル構成での RUN ピンしきい値を使用して LTC3111 コン VOUT は、入力電圧が 3.3V に達するとオンに バータをオン / オフするアプリケーション回路 なり、3V でオフになります。同様に、このプロッ を図 2 に示します。1 セルの場合、R は 267k で、 トは、 2 セルの場合および 3 セルの場合に合 LTC3111 の RUN ピンを構成して、入力電圧 わせて調整できます。ここで、ターンオン / ター 図 5．LTC4412 PowerPath™ コントローラが、 12V ADAPTER 最も高い電圧入力を選択して、LTC3111 コン バータの電力を供給 1- OR 2-SERIES Li-ION CELLS 図 2 の表に示すように、この方法は R の値を LTC4412 VIN GATE CTL SENSE GND STAT 1N5819 4.7µH 0.1µF SW1 SW2 BST1 BST2 VIN VOUT 47µF LTC3111 0.1µF 1200pF COMP BURST PWM OFF ON PWM/SYNC 1M FB VCC PGND VCC 20k 33pF 27pF RUN SGND 25.5k 22µF VOUT 3.3V 1.2A MBR0520L 316k 1µF 2015年1月： LT Journal of Analog Innovation | 25 LTC3111 はループ利得変動を最小限に抑える回路を内蔵しているので、入力トラン ジェント応答が向上しています。22µF の出力コンデンサを使用し、負荷が 1A の場合、 VOUT = 3.3V のレギュレーションは、20µs、7.2V/12V 間の VIN の立ち上がり遷移時 および立ち下がり遷移時に 50mV（つまり1.5%）以内に抑えられます。 100 EFFICIENCY (%) 80 VOUT 100mV/DIV PWM 90 BURST MODE OPERATION 70 VIN 2V/DIV 60 50 40 30 0.1m VIN = 7.2V VIN = 12V 1m 10m ILOAD (A) 0.1 1 2 500µs/DIV 図 6．LTC3111 の効率と負荷電流、VOUT = 3.3V、 VIN = 7.2V および 12V 図 7．VOUT = 3.3V の入力応答、VIN を 7.2V と 12V の間で ンオフしきい値は、それぞれ 6.6V/6V および 複数の入力電圧源 は 12V の AC アダプタのうち電圧が高い方に 9.9V/9V です。高精度の RUN 機能は、コンデ LTC3111 は動作電圧範囲が広いので、複数 切り替えます。 ンサ・バンク、鉛蓄電池、NiCd 電池など、最 小入力動作電圧に対して動作を制限する必要 がある電源にも適用できます。 標準的な電圧で動作する 1 セル、2 セル、およ び 3 セルのリチウムイオン電池設計の効率曲 線を図 4 に示します。3 種類すべてのバッテリ 電圧に関して、 90% より高いピーク効率を実 現しています。入力電圧が 6V 未満である場合 は、5V 出力での最大負荷電流能力が低下する 階段状に変化させた場合 の入力電圧源から機器の電源を供給するの 2 つの入力電圧源に基づ いた、効率と 3.3V が簡単です。2 つの入力電圧源のうち電圧の 出力の負荷電流の曲線を、図 6 に示します。 高い方を LTC4412 PowerPath コントローラ 89% を超えるピーク効率を達成しています。 （SOT-23 パッケージ）が選択するアプリケー 標準的なスリープ電流が 49µA の選択可能な ションを図 5 に示します。LTC4412 は、選択 Burst Mode 動作により、高効率の負荷電流 された P チャネル MOSFET 両端の順方向電 範囲が 2 桁にわたっています。 圧 20mV を維持して、損失を最小限に抑えま LTC3111 はループ利得変動を最小限に抑え す。この回路で、 LTC4412 は、 LTC3111 の る回路を内蔵しているので、入力トランジェン 入力を 7.2V のリチウムイオン・バッテリまた ト応答が向上しています。図 7 に示すように、 ことに注意してください。LTC3111 のデータ シートには、PWM モードおよび Burst Mode 動作での最大出力電流能力と入力電圧の特性 を示す性能曲線がいくつかの出力電圧につい 4.7µH て示されており、特定の入力電圧範囲にわたっ て負荷をサポートできるかどうかの判断に役立 0.1µF ちます。 VIN 5V SW1 SW2 BST1 BST2 VIN VOUT 10µF LTC3111 0.1µF 2.5V < VOUT < 10V 680pF COMP VCC PWM/SYNC RUN SNSGND SGND 図 8．可変出力電源として構成した LTC3111 26 | 2015年1月： LT Journal of Analog Innovation 26.1k R1 1M R2 191k 0V < VCONTROL < 1.2V VCONTROL R3 162k 1µF 27pF FB VCC PGND 1µF VOUT 22µF 20k 33pF 設計特集 LTC3111 は、広い入力 / 出力電圧範囲が必要なさまざまなアプリケーションで低ノイズ昇降 圧変換を実現します。LTC3111 は、重い負荷をサポートする能力を備えているので、電力が 必要なデバイスに最適です。ソリューション・サイズと変換効率は、 90mΩ の内部 N チャネル MOSFET スイッチと、熱特性が改善されたパッケージによって改善されています。 2.5 VOUT 2V/DIV IOUT (A) 2 VCONTROL 500mV/DIV 1.5 1 0.5 0 5ms/DIV 図 9．LTC3111 を使用した可変出力応答 VIN = 5V INPUT CURRENT LIMIT = 2.3A 2 3 4 5 6 7 VOUT (V) 8 9 10 図 10．PWM モードでの最大出力電流と VIN = 5V での出力 電圧 22µF の出力コンデンサを使用し、降圧動作で 100Hz で 動 作 する 0V ∼1.2V の 傾 斜 制 御 の負荷が 1A の場合、 VOUT のレギュレーショ 信 号 の 出 力 電 圧 応 答を図 9 に示します。対 ンは、20µs の立ち上がり遷移時および立ち下 応する出力電圧振幅は 10V ∼2.5V なので、 がり遷移時に 50mV（つまり1.5%）以内に抑 VCONTROL から VOUT までの反転利得は 6.2 えられます。 になります。低ノイズの PWM 制御により、低 LTC3111 を使用した可変出力電圧 モータ制御、照明、電源余裕度テストなどのア プリケーションでは、LTC3111 を可変電圧電 源として使用できます。これを実現する方法は 複数あります。1 つの方法を図 8 に示します。こ れは、FB ピンと制御電圧（VCONTROL）の間 に加算抵抗を追加する方法です。 出力電圧設定値は次式を使用して計算でき ます。 R1 R1 VOUT = 0.8V 1+ + (0.8V − VCONTROL ) R2 R3 ここで、R1 は VOUTとFB の間に接続した抵抗、 R2 は FBとグランドの間に接続した抵抗、およ び R3 は FB と VCONTROL の間に接続した抵 歪みで高品質の入力信号を複製できます。 LTC3111 を可変出力電圧レギュレータとして 使用する場合、VOUT > VIN のとき（つまり、 デバイスが昇圧モードのとき）は、 LTC3111 の最大負荷電流能力が低下します。図 10 に示 すように、最大出力電流能力は実質的にコン バータの昇圧比だけ低下します。 まとめ LTC3111 は、広い入力 / 出力電圧範囲が必 要なさまざまなアプリケーションで低ノイズ昇 降圧変換を実現します。LTC3111 は、重い負 荷電流を効率的にサポートする能力を備えて いるので、電力が必要なデバイスに最適です。 ソリューション・サイズと変換効率は、 90mΩ の内部 N チャネル MOSFET スイッチと、 熱 特性が改善されたパッケージの恩恵を受けて います。静止電流の少ない Burst Mode 動作 により、高い効率の負荷電流範囲が数桁にわ たっているので、多くのバッテリ駆動アプリケー ションで動作時間を長くすることができます。n 例えば、VOUT = 2VIN のときの出力電流能力 は、 VOUT = VIN のときの能力の約半分です。 上記の応用例では、固定の 500mA 負荷が出 力に加わりますが、このデバイスはすべての出 力電圧で電流を供給できます。コンバータの 安定性を保証するため、このアプリケーション での補償値は VIN = 5Vと VOUT = 10V の最 も高い昇圧比で決まります。 抗です。 2015年1月： LT Journal of Analog Innovation | 27 数百 W、60V の入出力：並列接続が容易で 温度上昇を最小限に抑える同期整流式 4 スイッチ昇降圧コンバータ Keith Szolusha LT3790 は 4 スイッチの同期整流式昇降圧 DC/DC コンバータで、最 大効率 98.5% 時に定電圧および定電圧の両方を安定化し、使用す るインダクタは 1 個だけです。このデバイスは数百 W の電力を供給 可能であり、入出力定格 60V が特長なので、昇圧と降圧の両方の変 換が必要な場合の DC/DC 電圧レギュレータやバッテリ・チャージャ 120W、24V、5A 出力の 昇降圧電圧レギュレータ 図 1 に示す昇降圧コンバータは、負荷 0A ∼ 5A のとき最大効率 98.5% で 24V を安定化し ます。また、8V ∼56V の入力電圧範囲で動作 します。この回路は、調整可能な低電圧および に最適です。 過電圧ロックアウトによって保護されます。この デバイスは短絡保護回路を内蔵しており、出 力に短絡が生じるとSHORT 出力フラグによっ LT3790 コンバータは、その同期スイッチング 外付けのゲート・ドライバ、または強制空気流 回路構成により、単独で大電力を供給できま あるいはその組み合わせによって軽減できま すが、最終的には大電力時のスイッチング損 すが、 2 個以上のコンバータを単純に互いに 失または導通損失あるいはその両方によって 並列に接続して負荷を分散する方が良い場合 基板が過熱し、コンバータ 1 個に負担がかか があります。これは LT3790 昇降圧レギュレー る可能性があります。熱は大型のヒートシンク、 タを使うと簡単です。 て示します。軽負荷時の DCM 動作による最も 低い消費電力と、逆電流保護が特長です。検 出抵抗 ROUT は、短絡と過負荷の両方の状況 での出力電流制限値を設定して、堅牢なアプ リケーションを実現します。 RIN 1.5mΩ VIN 8V TO 56V 4.7µF 100V ×2 51Ω INTVCC VIN 1µF D1 D2 TG1 499k BG1 OVLO INTVCC 100k 0.1µF M4 M2 L1 10µH M3 120W、24V、5A 出力の昇降圧電圧 レギュレータは、効率が最大で98.5%で、 0.1µF 200k 4.7µF 50V ×2 BG2 SW2 TG2 ISP ISN FB CTRL CSS 33nF 1000pF RT RC 15k CC 10nF SGND 147k 200kHz VOUT 24V 5A (12A*) 71.5k 1.37k SNSN SS SYNC VC 28 | 2015年1月： LT Journal of Analog Innovation ROUT 8mΩ PGND PWM 100k COUT 220µF 35V ×2 RSENSE 2mΩ LT3790 ISMON CLKOUT PWMOUT VREF 並列接続が簡単です。 + SNSP SHORT C/10 CCM IVINMON 33nF 図 1．入力電圧範囲が 8V ∼56V で M1 SWI EN/UVLO 27.4k CVCC 4.7µF 0.1µF BST1 IVINP 88.7k C1 47µF 80V BST2 IVINN 470nF 499k + D1, D2: NXP BAT46WJ L1: COILCRAFT SER2915L-103KL 10µH M1, M2: INFINEON BSC100N06LS3 60Vds M3, M4: INFINEON BSC032N04LS 40Vds C1: NIPPON CHEMICON EMZA800ADA470MJAOG COUT: SUNCON 35HVT220M ×2 *WITH VIN > 20V, CAN DELIVER 300W USING ROUT = 4mΩ, RC = 5k, CC = 22nF 3.83k 設計特集 図 3．2 つの LT3790 24V 電圧レギュレータは並列接続するのが 簡単で、ディスクリート部品の温度上昇が制限されている出力の 倍増に対応します。 VIN 8V TO 56V 図 2．図 1 に示す 24V、5A のコンバータが 1 個の場合、どの 部品でも温度上昇は 12V 入力（a）時が最大 20° C であり、9V 1.5mΩ 499k 470nF 499k 51Ω 4.7µF 100V ×2 1µF 入力（b）時が 50° C です。8V 入力（c）時でも、最も高温の部 品が到達する温度は、強制空冷もヒートシンクによる放熱も 行わずに、わずか 96.5° C です。 IVINP EN/UVLO EN IVINN VIN INTVCC 27.4k 0.1µF C/10 TG1 M1 SWI SHORT VREF 0.1µF BG1 LT3790 PWM M2 0.1µF L1 10µH VOUT 24V 10A (25A*) ROUT1 8mΩ M4 51Ω M3 + COUT1 220µF 35V ×2 + COUT2 220µF 35V ×2 0.47µF SNSP CTRL 2mΩ 100k SNSN PGND SS 33nF 4.7µF 50V ×2 BST1 INTVCC1 VIN = 12V VOUT = 24V IOUT = 5A 単層 PCB 強制空冷なし 4.7µF 10V D1 D2 BST2 200k SHORT C1 47µF 80V INTVCC1 CCM OVLO 88.7k + BG2 IVINMON CLKOUT ISMON SYNC (a) SW2 VC 1.37k 3.83k 147k 200kHz 5k 1000pF SGND RT 71.5k TG2 ISP ISN FB 47nF VIN VIN = 9V VOUT = 24V IOUT = 5A 単層 PCB 強制空冷なし 1.5mΩ 499k 470nF 499k IVINP EN/UVLO EN 51Ω 1µF IVINN VIN INTVCC 88.7k 27.4k 0.1µF C/10 TG1 SHORT VREF BG1 LT3790 33nF M6 0.1µF L2 10µH M8 M7 ROUT2 8mΩ 51Ω 0.47µF SNSP 2mΩ 100k VIN = 8V VOUT = 24V IOUT = 5A 単層 PCB 強制空冷なし M5 SWI PWM 4.7µF 50V ×2 BST1 200k 0.1µF C2 47µF 80V 4.7µF 10V D3 D4 BST2 INTVCC2 SHORT + INTVCC2 CCM OVLO (b) 4.7µF 100V ×2 SNSN PGND SS BG2 1nF (c) CTRL IVINMON ISMON CLKOUT SYNC VC 470Ω 22nF RT SW2 TG2 ISP ISN FB SGND 147k 200kHz 71.5k 14.0k D1–D4: NXP BAT46WJ 3.83k L1, L2: COILCRAFT SER2915L-103KL 10µH M1, M2, M5, M6: INFINEON BSC100N06LS3 60Vds M3, M4, M7, M8: INFINEON BSC032N04LS 40Vds COUT1, COUT2: SUNCON 35HVT220M ×2 C1, C2: NIPPON CHEMICON EMZA800ADA470MJAOG *25A FOR VIN > 20V AND ROUT1,2 =4mΩ 2015年1月： LT Journal of Analog Innovation | 29 マスタの CLKOUT ピンをスレーブの SYNC 入力ピンに直接接続して、2 つの並列接続コンバータの 位相を 180° 交互に配置することができます。コンバータ間の位相差を 180° にすると、コンバータの 全体的な出力リップルは低減され、2 倍にはなりません。3 つ以上のコンバータを並列に接続した場 合は、外部のクロック信号源を使用するか、または CLKOUT ピンをデイジーチェーン接続して、コ ンバータを同期し、位相をずらして動作させるか、同相で動作させることができます。 0.5 IL1(MASTER) 5A/DIV IL2(SLAVE) 5A/DIV IL1(MASTER) 2A/DIV IL2(SLAVE) 2A/DIV 0.4 0.3 0.2 ISMON1 500mV/DIV ISMON2 500mV/DIV ∆I (A) 0.1 ISMON1 500mV/DIV ISMON2 500mV/DIV 0.0 –0.1 –0.2 –0.3 –0.4 VIN = 12V VOUT = 24V ILOAD = 10A 2µs/DIV VIN = 24V VOUT = 24V ILOAD = 10A 2µs/DIV –0.5 0 2 6 4 LOAD CURRENT (A) 8 図 4．並列接続コンバータのインダクタ電流と出力電流の整合 この 120W 基板の 12V 入力時の温度上昇は、 並列接続コンバータ、 図 2a に示すように最も高温の部品（スイッチ 定電圧のマスタ、定電流のスレーブ 位相をずらして動作させるか、同相で動作させ ング MOSFET）でもわずか 20 ° C です。部品 並列接続のスイッチング・コンバータは、出力 ることができます。 の温度を過剰に上昇させずに、12V 入力時の 電圧範囲全体を通じて負荷を均等に分担す 出力電力を大きくするか低めの VIN から同じ るのが理想です。定電圧または定電流で動作 120W を得る場合でも、なお余裕があります。 する LT3790 の能力により、1 つのマスタ・コ ただし、出力電力を大きくするには、それに ンバータで出力電圧を制御できます。さらに、 応じて出力電流制限値を増やすことが必要な その電流モニタ出力（ISMON）は、スレー ので注意してください。入力を 8V まで下げて ブ・コンバータ固有の出力レベルと一致させ 120W 出力で動作させた場合、この標準の 4 るためにどの程度の出力電流を安定化するか 層 LT3790 PCB の部品は、強制空冷もヒート （CTRL 入力）を 1 つまたは複数のスレーブ・ シンクによる放熱も行わずに（室温で）97° C未 コンバータに指示します。この方法を使用して イジーチェーン接続して、コンバータを同期し、 LT3790 を並列に動作させることによって形成 される 24V、10A（特定の条件では 25A、図 を参照）の電圧レギュレータを図 3 に示します。 2 つの並列回路を使用することにより、温度 上昇の最大値は、どのディスクリート部品でも 12V 入力の M3 および M7 MOSFET でわず か 20° C であり、9V 入力では 50° C です。 図 3 の上側のコンバータ（マスタ）は、24V の 満にとどまります。温度上昇と入力電圧範囲を 複数のコンバータ間で電流が一致すれば、ほ 出力電圧を安定化し、下側（スレーブ） コンバー 同じ大きさだけ制限して、きわめて大きな電力 ぼ理想的です。 タによって安定化される電流レベルを指示し を供給するため、2 つ以上の LT3790 コンバー タを容易に並列接続することができます。 マスタの CLKOUT ピンをスレーブの SYNC 入力ピンに直接接続して、2 つの並列接続コン バータの位相を 180° 交互に配置することがで きます。コンバータ間の位相差を 180° にする と、コンバータの全体的な出力リップルは低減 され、2 倍にはなりません。3 つ以上のコンバー タを並列に接続した場合は、外部のクロック信 号源を使用するか、または CLKOUT ピンをデ 30 | 2015年1月： LT Journal of Analog Innovation ます。マスタの ISMON 出力は、マスタがどの 程度の電流を供給しているかを示します。ま た、スレーブの CTRL 入力に ISMON を直接 接続することにより、スレーブはマスタに従うこ とを強 制されます。LT3790 の ISMON 出 力 レベルと CTRL 入力レベルは、一方から他方 への直接接続が可能になるように、まったく同 じように対応付けられます。また、そうすること により、図 4 に示すように、全出力電流を並列 10 設計特集 並列接続のスイッチング・コンバータは、出力電圧範囲全体を通じて負荷を均等に分担 するのが理想です。定電圧または定電流で動作する LT3790 の能力により、 1 つのマス タ・コンバータで出力電圧を制御できます。さらに、その電流モニタ出力（ISMON）は、 スレーブ・コンバータ固有の出力レベルと一致させるためにどの程度の出力電流を安 定化するか（CTRL 入力）を 1 つまたは複数のスレーブ・コンバータに指示します。 摂動信号を注入してループの応答を測定する VOUT 1V/DIV (AC COUPLED) VOUT 1V/DIV (AC COUPLED) ISMON1 (MASTER) 500mV/DIV ISMON1 (MASTER) 500mV/DIV ISMON2 (SLAVE) 500mV/DIV ISMON2 (SLAVE) 500mV/DIV VIN = 12V 500µs/DIV VOUT = 24V ILOAD = 5A TO 10A ことで各ループを測定することができます。 定電流のスレーブでは、そのループを切断し、 従来の電圧帰還経路ではなく電流ループの帰 還経路で信号を注入する必要があります。並 列動作時に使用するのは帰還ループだからで す。図 7 に示すマスタのボード線図は、システ ムの安定性を実証しています。 まとめ 500µs/DIV VIN = 24V VOUT = 24V ILOAD = 5A TO 10A LT3790 同期整流式昇降圧コントローラは、さ まざまな負荷に対して 100W 超の電力を最大 効率 98.5% で供給し、複数のコンバータを並 図 5．並列接続コンバータのトランジェント応答では電流が均等に分担される 列接続するのが簡単で、さらに大電力の出力 にも対応します。出力電圧または出力電流を 接続コンバータ間で均等に分担するよう強制し ことができます。図 5 に示す電流が 50% から 制御する能力と、ISMON 出力アンプと CTRL ます。スレーブの電圧帰還ループはレギュレー 100% に変化したときのトランジェント応答で 入力アンプのレベル整合機能を組み合わせる ション状態になっておらず、スレーブがマスタ は、適切に補償されたコンバータと均等に分担 ことにより、マスタの電圧レギュレータと 1 つま に従うことができるように、スレーブの出力電 された負荷電流を実証しています。ネットワー たは複数のスレーブ電流レギュレータの接続 圧をわずかに高く（28V）設定していることに ク・アナライザを使用してさらに解析すること が簡単になります。結果として、数百 W を高効 注意してください。 により、個々のコンバータの詳細が分かります。 率で供給できる大電力 60V 昇降圧レギュレー 制御ループのボード線図を生成するためのノ ションを実現できます。n イズ注入点および測定は、定電圧レギュレー トランジェント応答とネットワーク・アナライザ タのマスタと定電流レギュレータのスレーブで のループ解析を使用して、安定性を測定する は異なります。これとは別に、図 6 に示すように、 IOUT ROUT1 + + 100Ω CH1 – + CH2 – CURRENT LOOP BODE PLOT MEASUREMENT SETUP FOR SLAVE 72.8k IOUT ROUT2 VOUT + COUT1 – CH1 + NOISE INJECT ISP – CH2 + 39Ω VOUT COUT2 NOISE INJECT 60 180 50 150 40 120 30 90 PHASE 20 GAIN (dB) VOLTAGE LOOP BODE PLOT MEASUREMENT SETUP FOR MASTER 30 0 3.83k ISN 図 6．並列接続コンバータのループ応答測定 0 GAIN –10 –30 –20 –60 –30 VIN = 18V VOUT = 24V ILOAD = 10A –40 –50 FB 60 10 –60 PHASE (°) 安定性を得るためのループ解析 0.2 –90 –120 –150 PARALLEL 1 10 FREQUENCY (kHz) 50 –180 図 7．ボード線図が示すのは並列システムの測定結果です。 2015年1月： LT Journal of Analog Innovation | 31 LTspice IV の最新情報 Gabino Alonso 新着ブログのビデオ： 「LTspice:SOAtherm の手引き」 （Dan Eddleman） www.linear-tech.co.jp/solutions/5445 ̶www.twitter.com/LTspice で @LTspice をフォロー ̶facebook.com/LTspice で「いいね !」をクリック エンジニアによるエンジニアのためのブログ 厳選デモ回路 昇圧レギュレータ LTspice に関する技術ニュース、業界内部関 リニアテクノロジーのデバイスを使用している • LT3048-15：単一セルのリチウムイオン・バッ 係 者 向 けのヒント、 および 興 味 深 い 視 点に シミュレーション例を網羅する一覧表について ついては、LTspice のブログ（www.linear- は、 www.linear-tech.co.jp/democircuits に tech.co.jp/solutions/LTspice）を 参 照してく アクセスしてください。 ださい。 新着ビデオ： 「LTspice:SOAtherm の手引き」 （Dan Eddleman） www.linear-tech.co.jp/solutions/5445 このビデオでは、LTspice とともに配 布され る新しい SOAtherm モデルの使用方法を説 明します。SOAtherm モデ ルを 使 用 すると、 Spirito 領域であっても MOSFET の最大ダイ 温度を超えないことを確認することができま す。この領域では、ドレイン / ソース間電圧が 高いときに許容電流が指数関数的に低下しま す。SOAtherm は、MOSFET ダイの最高温箇 所の温度を報告します。SOAtherm モデルは 回路シミュレーションの電気的挙動に影響しま せん。 降圧レギュレータ • LT8302：負電圧入力、負電圧出力の降圧 コンバータ（入力：–18V ∼–42V、出力： –12V/1.8A） www.linear-tech.co.jp/LT8302 • LT6110/LT3976：ケーブル / ワイヤ電圧降下 補償回路内蔵の降圧レギュレータ （入力：5V ∼40V、出力：3.3V/5A） www.linear-tech.co.jp/LT6110 • LTC3639：高効率、150V 同期整流式降圧 コンバータ（入力：4V ∼150V、出力： 3.3V/100mA） www.linear-tech.co.jp/LTC3639 • LTC3774：ディスクリート MOSFETドライバ 内蔵の高効率の 2 相降圧コンバータ（入力： 7V ∼14V、出力：1.2V/60A） www.linear-tech.co.jp/LTC3774 • LTC3838-1：大電流、デュアル出力の同期 整流式降圧コンバータ（入力：4.5V ∼14V、 出力：1.5V & 1.2V/20A） www.linear-tech.co.jp/LTC3838-1 LTspice IV とは LTspice® IV は、電源設計の作業を迅速化す るための高性能 SPICE シミュレータ、回路図 入力プログラム、 および波形ビューワです。 LTspice IV では、SPICE を拡張してモデルを 加えたことにより、標準的な SPICE シミュレー タと比較してシミュレーション時間が大幅に短 縮されており、他の SPICE シミュレータでは 数時間を要するほとんどのスイッチング ･レ ギュレータの波形を数分以内に表示できます。 LTspice IV は、 www.linear-tech.co.jp/ LTspice で、リニアテクノロジーから無償で入 手できます。このダウンロードには、LTspice IV の完全機能版、リニアテクノロジーのパワー 製品のマクロ・モデル、200 種類を超えるオペ アンプ・モデル、ならびに抵抗、トランジスタ、 MOSFET のモデルが含まれています。 32 | 2015年1月： LT Journal of Analog Innovation • LTC3869：DCR による電流検出を使用する 高効率デュアル 1.5V/1.2V 降圧コンバータ （入力：4.5V ∼14V、出力：1.5V & 1.2V/15A） www.linear-tech.co.jp/LTC3869 • LTM4634：トリプル出力 5A/5A/4A µModule 降圧レギュレータ（入力：4.8V ∼ 28V、出力：1.0V、3.3V/5A & 12.0V/4A） www.linear-tech.co.jp/LTM4634 • LTM4639：高効率、20A µModule 降圧 レギュレータ（入力：2.4V ∼7V、出力： 1.2V/20A） www.linear-tech.co.jp/LTC4639 テリを電源とする低ノイズのバイアス電圧 ジェネレータ（入力：2.7V ∼4.8V、出力： 15V/24mA） www.linear-tech.co.jp/LT3048-15 • LTC3872：高効率、5V 入力、24V 出力の 昇圧コンバータ（入力：3V ∼9.8V、出力： 24V/1A） www.linear-tech.co.jp/LTC3872 昇降圧コンバータ • LT8302：負電圧入力、正電圧出力の昇降圧 コンバータ（入力：–4V ∼–42V、出力： 12V/1.3A） www.linear-tech.co.jp/LT8302 絶縁型コンバータ • LT8310：光帰還回路を付加した 72W 絶縁 型非同期フォワード・コンバータ（入力： 36V ∼72V、出力：12V/6A） www.linear-tech.co.jp/LT8310 • LTM8058：直列接続の低ノイズ絶縁型 µModule レギュレータ（入力：5V ∼28V、 出力：10V/300mA) www.linear-tech.co.jp/LTM8058 SCAP チャージャ • LTC3625：MPPT 機能を備えた太陽電池式 SCAP チャージャ www.linear-tech.co.jp/LTC3625 Hot Swap コントローラ • LTC4226：デュアル 12V、7.6A デュアル理 想ダイオードおよび Hot Swap コントローラ www.linear-tech.co.jp/LTC4226 • LTC4232：自動再試行機能を備えた 12V、 5A Hot Swap コントローラ www.linear-tech.co.jp/LTC4232 設計上のアイデア 電圧制御スイッチ LTspice には、多数の優れた FET モデルが組み込まれていますが、特定のタイミ 電圧制御スイッチの典型的なアプリケーションの 1 つは、開回路と条件短絡条件 ングまたは一定の条件下で開閉する単純なスイッチのシミュレーションが必要に のシミュレーションです。ここに示す例では、 LED 列での短絡条件と開回路条件 なることがあります。 を 2 個のスイッチでシミュレートします。 LTspice でスイッチを挿入して構成するには（この例は LTspice で使用可能で、 \LTspiceIV\examples\Educational\Vswitch.asc で入手できます） 1. 電圧制御スイッチのシンボルを回路図に挿入します（F2 を押し、シンボル・ラ イブラリの検索フィールドに「sw」と入力します）。 2. SPICE 指令を挿入し（S を押す）、次の例を使用して SW モデルのパラメータを 定義します。 .model MYSW SW(Ron=1 Roff=1Meg Vt=.5 Vh=-.4) ここで、 「MYSW」は固有のモデル名、Ron と Roff はオン抵抗とオフ抵抗、Vt と Vh は作動電圧とヒステリシス電圧です。スイッチは (Vt − Vh) および (Vt + Vh) で作動します。 LTspice Help（F1 を押す）には、SW モデルのパラメータに関する詳細が記載 されています。 「SW」 3. 次のようにして、MYSW モデルをスイッチ・シンボル S1 に割り当てます。 を右クリックして、固有のモデル名「MYSW」を入力します。 4. 電圧源をスイッチの正端子に接続してスイッチを制御し、負端子を接地します。 この例では、PULSE 関数信号源を使用して、0V ∼1V の三角形波形を 1ms 周 期で生成します。 デバイス名を モデル名に 置き換える シミュレーションを楽しんでください！ スイッチ・ モデルの定義 パワー・ユーザーのヒント 厳選モデル 昇圧レギュレータ 特 定 の デ バ イ ス・ モ デ ル の LTspice ラ イ • LTC3124：出力切断機能を備えた 15V、 ブラリを 検 索 するに は、 「Edit」メニュー の 「Component」を選択するか、 F2 を押します。 LTspice は更新時に新しいモデルが追加され ることが多いので、 「Tools」メニューの「Sync 5A、2 相同期整流式昇圧 DC/DC コン バータ www.linear-tech.co.jp/LTC3124 昇降圧レギュレータ • LT3790：60V 同期整流式 4 スイッチ昇降圧 Release」を選択することにより、 LTspice の コントローラ インストール環境を最新の状態にしておいて www.linear-tech.co.jp/LT3790 ください。LTspice の changelog.txt ファイル （ルート・インストール・ディレクトリ内）には、 LTspice の改訂履歴が列挙されています。 降圧レギュレータ • LTC3637：76V、1A 降圧レギュレータ www.linear-tech.co.jp/LTC3637 • LTM4639：低入力電圧 20A DC/DC µModule 降圧レギュレータ www.linear-tech.co.jp/LTM4639 フォワード・コントローラ • LT3752-1：ハウスキーピング・コントローラ を内蔵したアクティブ・クランプ同期整流式 フォワード・コントローラ www.linear-tech.co.jp/LT3752 バッテリ管理 / チャージャ • LT8584：遠隔測定インタフェースを備えた 2.5A モノリシック・アクティブ・セル・バラ ンサ www.linear-tech.co.jp/LT8584 • LTC4054-4.2：温度レギュレーション機能を 備えた単独型のリニア・リチウムイオン・ バッテリ・チャージャ www.linear-tech.co.jp/LTC4054-4.2 • LTC4079：低静止電流の 60V、250mA リニア・チャージャ www.linear-tech.co.jp/LTC4079 高精度アンプ • LT6017：Quad 3.2MHz、0.8V/µs 低消費 電力のクワッド Over-The-Top® 高精度オペ アンプ www.linear-tech.co.jp/LT6017 • LTC6268/LTC6269：超低バイアス電流の 500MHz シングル / デュアル FET 入力オペ アンプ www.linear-tech.co.jp/LTC6268 高速コンパレータ • LTC6752：レール・トゥ・レール入力および CMOS 出力を備えた 280MHz、2.9ns コンパレータ・ファミリ www.linear-tech.co.jp/LTC6752 n 2015年1月： LT Journal of Analog Innovation | 33 フォールドバック電流制限回路を内蔵した Hot Swap 回路の解析 Vladimir Ostrerov & Josh Simonson 信頼できるアナログ回路は、能動制御 IC と受動部品がパラメータ許容誤差範囲内で適正に動作すること を保証します。Hot Swap 回路が正常に動作するには、多くのパラメータの最小値および最大値をすべ ての部品のデータシートから収集する必要があります。これらのことから、さまざまな容量性負荷に対す る Hot Swap 回路の動作を知っておくことが必要です。この記事では、フォールドバック電流制限特性を 持つ Hot Swap 回路について重要な容量性負荷をどのように計算するかを示します。 概要 図 1 に示すような Hot Swap 回路の場合、重 要なパラメータは動作電圧（VOPER）、最大電 流制限値（ILIMIT）、タイマ期間（T）、および 最大出力電圧スルーレート（SO）で、最後のパ ラメータは Hot Swap 回路が無負荷で動作を CLOAD = ILIMIT • T VOPER RC 負荷の場合、負荷の容量成分に対して許 容される超過電流を定義して、適切な負荷容 量を選択するのは簡単です。 開始するときに生じます。これらのパラメータ Hot Swap 回路を使用して負荷を充電する場 は、負荷要件、電源の制限事項、MOSFET の 合は、解を求める必要がある次の 2 つの共通 ドレイン / ソース間オン抵抗（RDS(ON)）、およ した問題があります。 びその安全動作領域（SOA）に基づいて最初 に選択します。 • 電源投入時トランジェントが正常になる最大 の純粋な容量性負荷。 図 1b に示す、出力電圧の関数としての電流制 限値は、異なる出力電圧レベルに対応する 3 つの異なる式で表現されます（以下を参照）。 ILOAD(VOUT ) = IINIT when 0 VOUT VINIT when VINIT VOUT VFIX I I where = LIMIT INIT VFIX VINIT • 電源投入時トランジェントが正常になる最大 ロワとして動作するので、最大出力電圧スルー の容量性負荷。これは抵抗性負荷（RL）に レート （SO）は GATE ピンのスルーレート （SG） ILOAD(VOUT ) = ILIMIT 並列に加わることがあります。 when ランド間容量で割った値）で定義され、電源投 入時トランジェントに強く影響されます。タイマ 期間（T）は、フォルトが発生するまでに、Hot Swap 回路が電流制限モードで動作可能な時 間です。正常な電源投入時トランジェントとは、 フォルトが発生しないトランジェントです。 回 路 パラメータのすべての 変 化 にわたって 正常に動作するという問題は、 電流制限値 （ILIMIT）が一定の回路の場合は比較的簡単 です。一定の電流制限値での純粋な容量性負 荷のパラメータの時間 T に対する関係は、次 のとおりです。 34 | 2015年1月： LT Journal of Analog Innovation フォールドバック特性の線形近似を図 1b に示 します。これは以下の検討事項のすべてで使用 されます。この特性の主な点は次のとおりです。 • 動作電圧は VOPER です。 • 出力電圧が 0 ≤ VOUT ≤ VINIT のときの初 期電流制限値は IINIT です。 ILOAD(VOUT ) = IINIT + • VOUT (t) スルーイング時に、 MOSFET はソース・フォ と同じで、回路部品（ゲート電流をゲート / グ (1) (2) (3) VFIX VOUT VOPER 図 1b に表示されているパラメータの値、タ イマ期間 T の値、およびスルーレート SO は、 許容誤差と合わせてすべて既知であり、以下 の解で使用されます。一部の回路では、突入時 トランジェントの影響を無視できるほどスルー レート SO が高く、他の回路では突入時トラン この電流制限値は出力電圧が VLIMIT（A 点） ジェントの影響が顕著です。前述の 2 つの負荷 に達するまで持続し、その後電流制限値は は、スルーレートがこれらの 2 つの事例の場合 直線的に増加します。この増加は出力電圧が には解くことができます。 VFIX（B 点）に達するまで続きます。B 点以降、 電流制限値は一定（ILIMIT = 一定）です。電 圧 VFIX は VOPER より低い値です。 設計上のアイデア 図 1． （a）Hot Swap 回路の主な機能部品と（b）フォールド バック特性の線形近似 (a) (b) RSENSE Q1 CL Hot Swap CONTROLLER ILOAD VOPER B ILIMIT RL 最大の純粋な容量性負荷の計算 A IINIT CGATE CTIMER VINIT VFIX VOUT Hot Swap 回路について知るための 1 つの重 VOPER 要なパラメータは、回路がフォルトなしで正常 に起動することができる最大の純粋な容量性 負荷です。 ケース 1：SO による電流制限が発生しない場合 2 つの重要な容量性負荷である CNO_FLT およ 自然なスルーレート SO が十分に高速なので、 び CFLT について検討します。CNO_FLT は、回 関数 ILOAD(VOUT) の 3 つの部分すべてで、動 路パラメータの任意の可能な組み合わせに対 作点が電流制限モード内に保持されると想定 して、フォルトを発生することなく、回路が電源 します。 投入時トランジェントをクリアする最大の容量 性負荷です。CFLT は、電源投入時トランジェン トが常に失敗し、フォルトが発生する最小の容 量性負荷です。これらのことから、容量性負荷 の範囲を 3 つのグループに分けることができま す。電源投入時トランジェントは、0 から CNO_ FLT までの容量性負荷では正常です。CFLT よ り大きな負荷では起動は失敗します。CNO_ FLT から CFLT までの負荷については、電源投 入時トランジェントを予測できません。 あり、時間 t1 の間に出力電圧は 0 から VINIT ま で直線的に上昇します。容量性負荷 CLOAD1 は、次のように表現できます。 IINIT t 1 VINIT (4) トランジェントの第 2 段階では、出力電圧が VINIT から VFIX まで増加するので、電流は（2） に従って IINIT から ILIMIT まで直線的に増加し 以下の Hot Swap 回路パラメータは、許容誤 ます。時間 t2 は、この段階の時間を表し、出力 差ありで最初に定義できます。それは、VINIT、 電圧が VFIX に達すると完了します。VFIX は、 VFIX、IINIT、ILIMIT、T です。 抵抗分割器を適切に選択することにより、通常 図 1b および式 (1-3) に示す関数 ILOAD(VOUT) には、電流制限値について異なる 3 つの領域 は (0.5 ∼0.9)VOPER に設定されます（この電 圧は VOPER より低くする必要があります）。 があります。スルーレート（SO）が原因で、 （タ 時間の関数としての出力電圧は、次のようにな イマ期間 T が期限切れになる前に）回路がこ ります。 れらの動作領域のいずれかで電流制限モード を終了することがあります。あるいは、スルー レートが影響しないことがあります（つまり、 SO が非常に高速な場合です）。これらのシナリ オ（トランジェント）のそれぞれを任意の Hot Swap 回路について解析することが必要です。 それぞれについて以下に説明します。トラン ジェントによっては、ワーストケースのパラメー タの分析表現を見つけることができます。ただ VOUT (t) = dVOUT (t) IINIT + • VOUT (t) = dt CLOAD1 1 初期条件は次のとおりです。 VOUT (0) = VINIT = ILOAD(t)dt IINIT t 1 CLOAD1 階の開始時点（t = 0）から、電流制限値が最 大値 ILIMIT に達する時刻 t2 までです。 式（8）の解は次のとおりです。 VOUT (t) = IINIT + VINIT e ( • VOUT (t)] dt IINIT (10) 時刻 t2 での出力電圧は VFIX なので、 VOUT (t 2 ) = VFIX = IINIT + VINIT e ( t 2 CLOAD1) IINIT (11) 時間間隔 t2 は次のとおりです。 t2 = [IINIT + t CLOAD1) (5) ます。 1 CLOAD1 (9) 式（8）による VOUT(t) の記述範囲は、第 2 段 = t1 CLOAD1 0 dVOUT (t) IINIT • VOUT (t) = 0 (8) dt CLOAD1 CLOAD1 式（2）を式（5）に代入すると、次の式が得られ VOUT (t) = (7) これにより、次の 1 階微分方程式が導かれます。 トランジェントの第 1 段階では、電流は IINIT で CLOAD1 または、 (6) CLOAD1 • ln VFIX + VINIT + IINIT (12) IINIT 3 番目の式は、VFIX からある中 間レ ベルの し、一般解または汎用解は数値形式で求めら VINTERIM までの時間間隔 t3 の間、CLOAD1 れることがあります。 が電流 ILIMIT によりどのように充電されるかを 2015年1月： LT Journal of Analog Innovation | 35 Hot Swap 回路を使用して負荷を充電する場合は、解を求める必要がある次の （1）電源投入時トランジェントが正常になる最 2 つの共通した問題があります。 大の純粋な容量性負荷、 （2）電源投入時トランジェントが正常になる最大の容量 性負荷。これは抵抗性負荷（RL）に並列に加わることがあります。 ILOAD 1A/DIV ILOAD 10mA/DIV VC(TIMER) 500mV/DIV VOUT 2V/DIV VOUT 2V/DIV ILOAD 1A/DIV VOUT 2V/DIV VC(TIMER) 500mV/DIV 2ms/DIV VC(TIMER) 500mV/DIV 2ms/DIV 2ms/DIV 図 2． （ケース 1）純粋な容量性負荷。動作点は第 3 領域で 図 3． （ケース 2）SO が制限された純粋な容量性負荷（自然な 電流制限モードを終了します。この領域での電流制限値は 出力電圧スルーレート）。動作点は第 1 領域で電流制限モー 図 4． （ケース 4）SO が制限された純粋な容量性負荷（自然な 出力電圧スルーレート）。動作点は第 2 領域で電流制限モー ILIMIT です。 ドを終了します。この領域での電流制限値は IINIT です。 ドを終了します。この領域での電流制限値は直線的に増加し ます。 記述します。ここで、中間レベルの電圧は、動 作点が電流制限モードを終了する電圧で、理 由は MOSFET の相互コンダクタンスが 3 極管 領域で低下するからです。この領域に入ると、 正常な起動が保証されますが、入手が困難な MOSFET パラメータが必要となる可能性もあ るので、この領域が始まる点を解くのは困難 です。この領域は通常狭いので、CLOAD1 が VFIX から VOPER まで ILIMIT で充電されると 仮定してこの領域の記述を簡略化することに は意味があります。この場合、時間の式は次の とおりです。 C (V V ) t 3 = LOAD1 OPER FIX ILIMIT CLOAD1VINIT IINIT (13) 36 | 2015年1月： LT Journal of Analog Innovation T IINIT = VFIX + VINIT 1 V V + ln + OPER FIX IINIT IINIT I LIMIT VINIT + 流制限モードを終了するのが正確に図 1 の A 点である場合、容量性負荷 CLOAD2 は次のよ 式（15） の CLOAD1 の 最 小 値 は、TMIN、 VINIT_MAX、IINIT_MIN、 および VFIX_MAX によって求められます。後続の CNO_FLT の式 には、同じパラメータ制限値を使用する必要が あります。 ます。 範囲に収まります。 (14) ケース 2：SO が A 点で電流を制限する場合 スルーレート SO の制限が原因で、動作点が電 この場合の出力電圧スルーレートは、以下の T = t1 + t2 + t3 であることを考慮に入れると、 容量性負荷は次のように表現できます。 (15) このタイプの起動トランジェントを図 2 に示し （4）によると、次のようになります。 t1 = CLOAD1 = SLOAD1_MIN = IINIT CLOAD1 (15a) SLOAD1_MAX = ILIMIT CLOAD1 (15b) うに表現できます。 CLOAD2 IINIT T VINIT (16) CLOAD2 は、IINIT_MIN、TMIN、および VINIT_MAX のときに最小になります。 この場合の出力電圧スルーレートの最大値は 次式で表されることに注意してください。 SLOAD2_MAX = IINIT CLOAD2 (16a) 動作点が電流制限モードに存在しているとき、 この値は一定です。 このトランジェントを図 3 に示します。 設計上のアイデア ケース 4：SO が A 点と B 点の間で電流を制限する 場合 出力電圧スルーレート SO が SLOAD1_MIN ≤ SO ≤ SLOAD1_MAX の範囲に収まる場合、電 流制限は出力電圧が VFIX に到達する前に（B 点の前に）停止します。つまり、出力電圧スルー VOUT 2V/DIV ILOAD 1A/DIV VOUT 2V/DIV ILOAD 1A/DIV VC(TIMER) 500mV/DIV VC(TIMER) 500mV/DIV 2ms/DIV レートは、時刻 t1_4 の間は（IINIT により）一定 であり、時刻 t2_4 の間は SO に等しくなります。 以下の方法を推奨します。 出力電圧は時刻 t1_4 の間に 0 から VFIX まで上 2ms/DIV 昇します。これは（16）から次のように表現でき 図 5．SO の制限がない RC 負荷。動作点は第 3 領域で電流 図 6．SO が制限された RC 負荷。動作点は第 1 領域で電流制 制限モードを終了します。この領域での電流制限値は ILIMIT 限モードを終了します。この領域での電流制限値は IINIT です。 ます。 です。 t 1_ 4 = さらに、 （17）と（18）から次のようになります。 ケース 3：SO が B 点で電流を制限する場合 動作点が B 点で電流制限モードを終了する場 合、 CLOAD3 の分析表現を生成するには、出 力電圧が VFIX に到達したときにちょうど電流 制限モードが終了すると仮定します。電流制限 モードでの全動作期間（T）には、 2 つの時間 間隔 t1 および t2 が含まれます。 （14）によると、 t1 は次のようになります。 t 1_ 3 = (17) 電圧は式（10）に従って変化し、時間間隔 t2 は 次のようになります。 ln VFIX + VINIT + VINIT 1 + ln I IINIT VINIT + INIT IINIT (18) IINIT 出力電圧 VOUT(t2_4) は、特性図 1（式 2）の第 2 段階の電圧と等しくなるはずです。 VOUT (t 2_ 4 ) = ILOAD(t 2_ 4 ) IINIT (20) （14）の ILOAD(t2_4) に SOCLOAD4 を代入し、 （14）と t2_4 = T − t1_4 であることを考慮して、 式（19）から、 CLOAD3 の最小値は、 TMIN、 （11）の間に等号を置くと、次の式が得られま す。 、 、 および VINIT_MAX IINIT_MIN CLOAD3VINIT IINIT CLOAD3 VFIX + (19) IINIT VFIX_MAX を使用して求められます。 このトランジェントの 2 番目の部分では、出力 t2 = T CLOAD3 = CLOAD4 • VINIT IINIT SOCLOAD4 この場合の出力電圧スルーレートの範囲は、 以下のように定義できます。 SLOAD3_MIN = SLOAD3_MAX = IINIT CLOAD3 ILIMIT CLOAD3 = IINIT + VINIT e ( t CLOAD4 ) (21) CLOAD4 が未知のこの超越方程式（21）は、適 (19a) 切な計算ソフトウェア（Mathcad、MATLAB、 Mathematica）または LTspice を使用して解く ことができます。 (19b) 正常な電源投入時トランジェントを図 4 に示し ます。ここでは、スルーレートが最大のときタ イマ期間より短い時間、電流が制限されてい ます。その結果、 トランジェントは電流制限モー ドで始まり、スルーレートが制限された動作で 突入状態を終了します。 2015年1月： LT Journal of Analog Innovation | 37 この記事での導出式と数値解を求める方法は、 Hot Swapソリューションの詳細な最適化の基礎と しての役割を果たすことができます。 この段階の最初から時刻 t2（出 式（23）の解は、 T = t1 + t2 + t3 なので、この場合の CLOAD は 抵抗性負荷による制限がないときに 力電圧が VFIX に達する時刻）までの出力電圧 次のとおりです。 正常な電源投入時トランジェントを を表しています。 出力電圧スルーレートと事前定義の 実現するための最大容量性負荷 受動負荷を抵抗性負荷 RLとして定義すること が可能で、すべての Hot Swap 回路パラメータ （VOPER、VFIX、IINIT、ILIMIT、T）が既知の RL ln VOUT (t) = = VINIT + 場合は、最大容量性負荷を見つけて正常な電 IINITRL e RL 1 RL 1 t CLR1RL IINITRL 1 (26) RL 1 源投入時トランジェントを確実にします。正常 時間間隔 t2 は、 （26）から、次のように CLOAD な電源投入時トランジェントが完了するのは、 の関数として表現できます。 電流が ILIMIT に達した後だけです。理由は、 スルーレートが十分に高く、トランジェント全 体が電流制限値以内にとどまるからです。 第 1 段階の微分方程式は次のとおりです。 CLR1 dVOUT (t) VOUT (t) + = IINIT dt RL (22) 式（22）の解は次のとおりです。 ( VOUT (t) = IINIT • RL 1 e t CLR1RL ) (23) 第 1 段階の終了時（t1）に、出力電圧は VINIT に等しくなり、次の式が成り立ちます。 IINIT • RL t 1 = CLR1 • RLOAD • ln IINIT • RL VINIT 第 2 段階の微分方程式は次のとおりです。 I R VFIX + INIT L RL RL 1 CLR1 = T ÷ + ln + (31) RL 1 V + IINITRL INIT RL 1 +RLOAD ln I R VFIX + INIT L RLCLR1 RL 1 t2 = ln RL 1 V + IINITRL INIT RL 1 (27) VFIX ILIMITRL VOPER ILIMITRL この場合の測定結果を図 5 に示します。 電流が出力電圧スルーレートによって 制限され、事前定義の抵抗性負荷が存在する 第 3 段階の微分方程式は次のとおりです。 ときに、正常な電源投入時トランジェントを dV (t) V (t) CLR1 OUT + OUT = ILIMIT dt RL (28) Hot Swap 回 路 が 電 流 制 限 モ ードでどの 程 出力電圧スルーレート（SO）がトランジェン （SO）の値によって定義されます。この事象（電 トに影 響しな いと仮 定 すると、 出 力 電 圧 は VOPER までは（28）に従って変化していると言 うことができます。式（28）の解は次のとおりで 流制限モードの終了）は、トランジェントの 3 つ の段階のどの瞬間にも起こる可能性がありま す。事前定義の A 点および B 点の場合、第 3 段階の間は前のセクションの式を使用できま す。中間点の場合は、 「ケース 4」で実証された VOUT (t) = ( VFIX 実現するための最大容量性負荷 度長く動作するかは、出力電圧スルーレート す。 (24) IINITRL + IINITRL VINIT ILIMITRL ) e 方法と超越方程式を使用することができます。 ( t CLR1RL ) +ILIMITRL (29) この段階の最後には、次式が成り立ちます。 図 6 のトランジェントがこの事例を示しており、 電流制限領域の第 1 段階で動作点が電流制限 モードを終了する場合です。 dV (t) V (t) CLR1 OUT + OUT = IINIT + VOUT (t) (25) dt RL VOUT (t 3 ) = VOPER 式（25）の左辺の第 1 項は、コンデンサを充電 また、時刻 t3 自体を表す等式は次のとおりで この記事での導出式と数値解を求める方法は、 する電流で、第 2 項は抵抗性の電流です。 す。 Hot Swap ソリューションの詳細な最適化の基 V I R t 3 = RLCLR1ln FIX LIMIT L VOPER ILIMITRL 38 | 2015年1月： LT Journal of Analog Innovation まとめ 礎としての役割を果たすことができます。n (30) 新製品の概要 新製品の概要 0V ∼100V 入力、12 ビット出力、1% 精度の 電圧フォルトと電流フォルトからバッテリを保護 プログラム可能なデューティ・サイクル制御回 エネルギー・モニタ する IQ 4µA の Hot Swap コントローラ 路を内蔵した 36V モノリシック 1A プッシュプル LTC2946 は、DC 電源レールの電圧範囲が LTC4231 は超低静止電流（IQ）の Hot Swap DC/DCトランス・ドライバ 0V ∼100V のハイサイドまたはローサイド電 コントローラで、 2.7V ∼36V のシステムに対 LT3999 は、2 つの 1A 電流制限パワー・スイッ 荷、電力、およびエネルギー・モニタです。± して基板やバッテリの安全な挿入および引き チを内蔵したモノリシックのプッシュプル絶縁 0.4% 精度の内蔵 12 ビット A/D コンバータと 抜きが可能です。LTC4231 は、外付けの N 型 DC/DCトランス・ドライバです。LT3999 外部の高精度タイム・ベース（水晶発振器また チャネル MOSFET を制御して基板上のコン は 2.7V ∼36V の入力電圧範囲で動作し、最 はクロック）により、電流と電荷については ± デンサの電力を徐々に供給し、スパーク、コネ 大 15W の電力レベルを対象としており、幅広 0.6% より優れた測定精度、電力とエネルギー クタの損傷、およびシステムのグリッチを防止 い出力電圧を生成できます。このため、自動車、 については ±1% より優れた測定精度を実現 します。デバイスの静止電流は、通常動作時 産業、医療、および軍事のアプリケーションに できます。外部のタイム・ベースがない場合は、 はわずか 4µA で、シャットダウン・モードでは 非常に適しています。 ± 5% 精度の内部タイム・ベースで代用します。 0.3µA まで減少します。低電流動作を保証す 電圧、電流、電力の最小値と最大値を含むす るため、低電圧用および過電圧用の抵抗分割 べてのデジタル測定値は、I2C/SMBus インタ 器をストローブ・グランドに接続し、流れる平 フェースを介してアクセス可能なレジスタに格 均電流を 1/50 に減少させます。LTC4231 は、 納されます。測定値が設定可能な警告しきい 特に太陽電池や環境発電を利用する省エネル 値を超えると、アラート出力信号によって通知 ギー向けアプリケーションで、活線挿抜（ホット されるので、ホストがデータをポーリングする スワップ）およびバッテリ保護向けの小型で堅 負担が軽減されます。LTC2946 は、ボード・ 牢なマイクロパワー・ソリューションを実現し レベルのエネルギー消費量を正確に評価し管 ます。 理するために必要なすべてのパラメータにアク プログラム可能なデューティ・サイクルとトラ ンスの巻数比によって出力電圧を設定します。 データシートに示すいくつかの既製トランスを 使用することにより、設計を単純化できます。 スイッチング周波数は 50kHz ∼1MHz の範 囲で調整可能であり、外部クロックに同期させ ることもできます。LT3999 の入力動作電圧範 囲は、高精度の低電圧ロックアウトおよび過電 圧ロックアウトで設定します。シャットダウン時 LTC4231 は、バック・トゥ・バックの N チャネ には電源電流が 1μA 未満に減少します。ユー ル MOSFET を制御することにより、− 40V ま ザー定義の RC 時定数により、起動時の突入 LTC2946 の 電 源 は、2.7V ∼5V では 直 接、 での逆バッテリ電圧から後段の回路を保護し 電流を制限することで、調整可能なソフトス 4V ∼100V では内部リニア・レギュレータを ます。低電圧保護により、低電圧バッテリを切 タート機能を実現します。また、内蔵の相互導 介して、 100V を超える場合は内部シャント・ り離して深い放電を防止する一方で、調整可 通防止回路により、信頼性が向上します。 レギュレータを介して供給できます。3 つの汎 能なヒステリシスにより、負荷を取り外した後 用入出力（GPIO）ピンのうちの 2 つは、アキュ のバッテリ回復による発振を防止します。時限 ムレータのイネーブル出力およびアラート出 回路ブレーカと高速電流制限回路により、デュ 力として構成できます。内蔵の A/D コンバータ アル・レベルの過電流保護を実現します。動 は、連続スキャン・モードまたはスナップショッ 作電圧範囲が 2.7V ∼36V なので、鉛蓄電池、 ト・モードで動作します。シャットダウン・モー リチウムイオン、スタック NiCd など、幅広い ドでは、デバイスの電流消費量が 900µA から 範囲のバッテリ組成に対応します。 セスできます。 15µA に減少します。 LTC3999 は、 熱特性が改善された MSOP10 パッケージおよび 3mm×3mm の DFN-10 パッケージで供給されます。n LTC4231 は、12 ピン MSOP パッケージおよ LTC2946 は、16 ピン MSOP パッケージおよ び 3mm×3mm の QFN パッケージで供給さ び 4mm×3mm の DFN パッケージで供給さ れます。 れます。 2015年1月： LT Journal of Analog Innovation | 39 circuits.linear-tech.co.jp からのハイライト VIN 4V TO 20V FREQ 10µF 25V CLKIN CLKOUT VOUT 1.5V 47µF 3A 4V VOUT VIN SVIN RUN INTVCC LTM4623 MODE PHMODE TRACK/SS 0.1µF です。 FB PGOOD www.linear-tech.co.jp/solutions/5527 COMP GND LTM4623 超薄型（< 2mm）の 4V ∼20V 入力、1.5V/3A 出力 LTM4623 は、6.25mm×6.25mm×1.82mm の超薄型 LGA パッケージに収容された完全な 3A 降圧スイッチング・ モード µModule（マイクロモジュール）レギュレータです。スイッチング・コントローラ、パワー FET、インダクタ、およ び支持部品がパッケージに搭載されています。LTM4623 は、4V ∼20V または 2.375V ∼20V（外部バイアス電源使 用時）の入力電圧範囲で動作し、0.6V ∼5.5V の出力電圧範囲をサポートしており、出力電圧を 1 本の外付け抵抗で設 定します。高効率設計により、 3A の連続出力電流を供給します。必要なのは入力と出力のセラミック・コンデンサだけ 40.2k SGND LTC6752 200MHz クロック復元 / レベル・シフト 200MHz CLOCK SIGNAL 高速コンパレータは、歪んだクロック波形を復元するために、デジタル・システムで使用されることがよくあり ます。LTC6752-2 は入力電源と出力電源が独立していることが特長なので、ある電圧領域から別の電圧領 域に信号をシフトする必要があるアプリケーションで使用できます。この回路は、復元機能とレベル変換機能 の両方を実行できます。このアプリケーションでは、入力クロック信号の信号源は 5V で動作し、レシーバは LONG TRACE CLOCK/DATA SOURCE 端に小さくなった場合、LTC6752-2 は入力信号を変換して、レシーバの駆動に適したフルスケールのデジタ ル出力信号にすることができます。 www.linear-tech.co.jp/solutions/5530 VIN 3.8V TO 42V 10µF VIN ON OFF BST EN/UV SW ISP SYNC IMON LT8613 ICTRL INTVCC 0.1µF 1µH 0.010Ω VOUT 0.97V 5A 1µF 1µF 150k VEE + 1.8V VDD LTC6752-2 VEE VREF = VEE + 2.5V ATTENUATED 150mVP-P 200MHz, VCM = 2.5V – ~1.8VP-P 200MHz, CLOCK SIGNAL CLOCK/DATA RECEIVER VEE VEE LT8613 出力電流制限値が 5A の 1V 降圧コンバータ LT8613 は、小型、高効率、高速の同期整流式モノリシック降圧スイッチング・レギュレータで、 消費する静止電流はわずか 3μA です。上側および下側のパワー・スイッチの他に、必要なす べての回路が内蔵されているので、必要な外付け部品は最小限で済みます。モニタ・ピンと 制御ピンを備えた内蔵の電流検出アンプにより、入力または出力の電流レギュレーションおよ び電流制限を高精度に実行できます。低リップルの Burst Mode 動作により、非常に少量の ISN BIAS PG FB 出力電流まで高い効率が可能であると同時に、出力リップルを 10mVP-P 未満に維持します。 SYNC ピンにより、外部クロックへの同期が可能です。ピーク電流モード方式を採用した内部 補償により、小型のインダクタを使用できるので、高速トランジェント応答と優れたループ安定 TR/SS RT VEE + 1.8V VCC + 1.8V で動作します。LTC6752-2 が備える 5V の入力電源 /1.8V の出力電源という機能は、こうした状況に 理想的です。浮遊容量、浮遊インダクタンス、または伝送線路での反射が原因で入力信号が歪み、振幅が極 VEE + 5V 性が得られます。EN/UV ピンのしきい値は高精度の 1V であり、EN/UV ピンを使用して入力 PGND GND 2×100µF 電圧の低電圧ロックアウトを設定することや、LT8613 をシャットダウンして入力電源電流を 1 μ A まで減らすことができます。TR/SS ピンに接続するコンデンサにより、起動時の出力電圧 上昇速度を設定できます。VOUT が出力電圧設定値の ±9% 以内に入るか、フォルト状態に f = 300kHz L: VISHAY IHLP2525CZ-01 なると、 PG フラグで通知します。LT8613 は、熱抵抗を低く抑えるための露出パッドを備えた 3mm×6mm の 28 ピン小型 QFN パッケージで供給されます。 www.linear-tech.co.jp/solutions/5543 L、LT、LTC、LTM、Linear Technology、Linear のロゴ、Burst Mode、LTspice、Over-The-Top、Silent Switcher、および µModule はリニアテクノロジー社の登録商標です。ClockWizard、EZSync、Hot Swap、LDO+、LTPoE++、および PowerPath はリニアテクノロジー 社の商標です。他のすべての商標はそれぞれの所有者に所有権があります。© 2015 Linear Technology Corporation リニアテクノロジー株式会社 本 社 〒102-0094 東京都千代田区紀尾井町3-6 紀尾井町パークビル8F TEL. 03(5226)7291 FAX. 03(5226)0268 大 阪 支 社 〒550-0011 大阪市西区阿波座1-6-13 カーニープレイス本町10F TEL. 06(6533)5880 FAX. 06(6543)2588 名古屋支社 〒460-0002 名古屋市中区丸の内3-20-22 桜通大津KTビル7F TEL. 052(955)0056 FAX. 052(955)0058 www.linear-tech.co.jp